KR20010076552A - 미세 콘택 홀 형성 방법 - Google Patents
미세 콘택 홀 형성 방법 Download PDFInfo
- Publication number
- KR20010076552A KR20010076552A KR1020000003756A KR20000003756A KR20010076552A KR 20010076552 A KR20010076552 A KR 20010076552A KR 1020000003756 A KR1020000003756 A KR 1020000003756A KR 20000003756 A KR20000003756 A KR 20000003756A KR 20010076552 A KR20010076552 A KR 20010076552A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- photoresist
- water
- soluble synthetic
- synthetic resin
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 229920006186 water-soluble synthetic resin Polymers 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000002253 acid Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004848 polyfunctional curative Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000012866 water-soluble synthetic resin Substances 0.000 claims description 22
- 239000003795 chemical substances by application Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- 230000009477 glass transition Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 5
- 239000011259 mixed solution Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 서멀 플로잉(thermal flowing)과 RELACS(Resolution Enhencement Lithography Assisted by Chemical Shrink) 기술을 병행하여 공정을 진행하는 방법으로 스테퍼(stepper) 한계 해상력 이하의 콘택 홀 형성 마진을 확보하기 위한 미세 콘택 홀 형성 방법을 제공하기 위한 것으로, 본 발명에 따른 미세 콘택 홀 형성 방법에 있어서 반도체 기판 상에 감광성 물질을 도포하고 패터닝하는 단계와 상기 반도체 기판과 감광성 물질 상에 수용성 합성수지/산활성 경화제층을 증착하는 단계와 베이크 공정을 통해 감광성 물질의 서멀 플로잉(thermal flowing) 과정과 산활성 경화 반응을 일으켜 감광성 물질의 서멀 플로잉(thermal flowing) 패턴을 형성시키고, 경화층을 형성하는 단계와 수용성 합성수지층을 용해시키는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 서멀 플로잉(Thermal flowing )과 RELACS(Resolution Enhencement Lithography Assisted by Chemical Shrink) 기술을 함께 이용한 미세 콘택 홀 형성 방법에 대한 것이다.
일반적으로 반도체 회로가 고집적화 됨에 따라 반도체 소자에서 요구되는 디멘션(dimension)이 줄어들고 있는 추세이다. 이와 같은 환경에서 스테퍼(stepper) 한계 해상력 이하의 미세 콘택 홀 형성이 필요하며, 포토 공정에서 미세 콘택 홀 형성 마진을 확보해야 한다.
이하 첨부된 도면을 참조하여 종래의 미세 콘택 홀 형성 방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 제 1 방법에 따른 미세 콘택 홀 제조공정 단면도이다.
도 1a에 도시된 바와 같이 반도체 기판(101)상에 포토레지스트(102)를 도포한다.
도 1b에 도시된 바와 같이 노광 및 현상공정으로 상기 포토레지스트(102)를패터닝하여 콘택 홀을 형성한다.
도 1c에 도시된 바와 같이 상기 패턴닝된 포토레지스트(102)를 서멀 플로잉(하드 베이크) 하여 종래 제 1 방법에 따른 미세 콘택 홀을 완성한다.
상기 과정을 거친 포토레지스트(102)의 콘택 홀 CD(critical dimension)는 감소되며, 포토 레지스트(102)는 서멀 플로잉(thermal flowing)패턴을 갖는다.
도 2는 DUV 포토레지스트와 I-line 포토레지스트의 온도에 따른 CD(critical dimension)를 나타내는 도면으로 유리전이 온도 이상에서 CD(critical dimension)가 급격히 감소함을 볼 수 있다.
도 3a 내지 도 3e는 종래 제 2 방법에 따른 미세 콘택 홀 형성 공정 단면도 이다.
도 3a에 도시된 바와 같이 반도체 기판(301)상에 포토레지스터(302)를 도포한다.
도 3b에 도시된 바와 같이 노광 및 현상 공정으로 상기 포토레지스트(302)를 패터닝 한다.
도 3c에 도시된 바와 같이 상기 반도체 기판(301)과 포토레지스트(302)상에 수용성 합성수지와 산활성경화제 혼합액을 도포하여 수용성 합성수지/산활성 경화제 혼합층(303)을 형성한다.
도 3d에 도시된 바와 같이 베이크 공정을 실시하여 상기 산활성 경화제를 포토레지스트(302)내로 확산시켜 포토 레지스트(302)내에 경화층(304)이 형성된다.
즉, 상기의 공정으로 수용성 합성수지/산활성 경화제 혼합층(303)의 산활성 경화제가 포토레지스트(302)내로 확산되며 수용성 합성수지는 포토레지스트(302)와 혼합되지 않으므로 수용성 합성수지/산활성 경화제 혼합층(303)에는 수용성 합성수지만 남아 수용성 합성수지층(305)이 형성된다.
도 3e에 도시된 바와 같이 수용성 합성수지층(305)을 용해시켜 종래 제 2 방법에 의한 미세 콘택홀을 완성한다.
그러나 상기와 같은 종래의 콘택 홀 형성 방법은 다음과 같은 문제점이 있다.
첫째, 포토레지스트의 분자량 분포 범위가 작아서 유리전이 온도 이상에서 유동성을 가지기 시작하면 온도 변화에 따라 급격히 그 유동성이 증가하여 CD감소를 제어하기가 곤란하다.
둘째, 서멀프로잉 실시후 포토레지스트의 프로파일이 나빠진다.
셋째, 경화층의 합성수지가 수용성 합성수지인 비닐 알코올을 기본 구조로 갖기 때문에 에칭에 대한 저항력이 낮다 .
본 발명은 상기와 같은 문제를 해결하기 위해 안출한 것으로 특히, 에칭에 대한 우수한 저항력을 가지며 CD감소 제어가 용이하고 개선된 프로파일을 갖는 미세 콘택 홀 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 제 1 방법에 따른 미세 콘택 홀의 제조공정 단면도
도 2는 온도 변화에 따른 DUV 포토레지스트와 I-Line 포토레지스트의 CD(critical dimension)값을 나타내는 도면
도 3a 내지 도 3e는 종래 제 2 방법에 따른 미세 콘택 홀의 제조공정 단면도
도 4은 본 발명의 실시예에 따른 미세 콘택 홀 구도 단면도
도 5a 내지 도 5e는 본 발명의 실시예에 따른 미세 콘택 홀의 제조공정 단면도
도 6은 본 발명을 적용하여 식각한 반도체 기판 구조 단면도
도면의 주요 부분에 대한 부호 설명
401 : 반도체 기판 402 : 포토 레지스트
403 : 수용성 합성수지/산활성 경화제 혼합층
404 : 경화층 405 : 수용성 합성수지층
상기 목적을 달성하기 위한 본 발명에 따른 미세 콘택 홀 형성 방법은 반도체 기판 상에 감광성 물질을 도포하고 패터닝하는 단계와, 상기 반도체 기판과 감광성 물질 상에 수용성 합성수지/산활성 경화제층을 증착하는 단계와, 베이크 공정을 통해 감광성 물질의 서멀 플로잉(thermal flowing) 과정과 산활성 경화 반응을 일으켜 감광성 물질의 서멀 플로잉(thermal flowing) 패턴을 형성시키고, 경화층을형성하는 단계와, 상기 수용성 합성수지층을 용해시키는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명의 실시예에 따른 미세 콘택 홀 형성방법에 관하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 4는 본 발명의 실시예에 따른 미세 콘택 홀의 구조 단면도이다.
반도체 기판(401)상에 선택적으로 패터닝된 포토레지스트(402)가 형성되어 있고, 포토레지스트(402)상부 및 측면에 경화층(404)이 형성되어 있다.
상기 포토레지스트(402)의 패터닝된 측면은 서멀 플로잉(thermal flowing)된 프로파일을 갖는다.
상기와 같이 구성된 본 발명의 실시예에 따른 미세 콘택 홀 형성 방법에 관하여 이하 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 미세 콘택 홀 형성 공정 단면도이다.
도 5a에 도시된 바와 같이, 반도체 기판(401)상에 감광성 물질인 포토레지스트(402)를 도포한다.
도 5b에 도시된 바와 같이, 차후에 미세 콘택 홀이 형성될 부분의 포토레지스트(402)를 선택적으로 패터닝 한다.
도 5c에 도시된 바와 같이, 포토레지스트(402)가 패터닝된 영역의 반도체 기판(401)과 포토레지스트(402) 상에 수용성 합성수지 수용액과 산활성 경화제 혼합물을 도포하여 수용성 합성수지/산활성 경화제층(403)을 형성한다.
상기 수용성 합성수지 수용액의 유리전이 온도는 포토레지스트(402)의 유리 전이 온도보다 충분히 낮게 유지시켜야 한다.
상기 산활성 경화제의 농도는 일반적인 RELACS 방법에서의 산활성 경화제의 농도보다 낮게 제어 되어야 한다.
도 5d에 도시된 바와 같이 베이크 과정을 통해 포토레지스트(402) 서멀 플로잉(thermal flowing)과 산활성 경화 반응을 동시에 실시하여 포토레지스트(402)의 서멀 플로잉(thermal flowing)패턴을 형성하고, 포토레지스트(402)의 상면 및 측면에 경화층(404)을 형성한다.
상기 베이크 과정에 있어서 수용성 합성수지 수용액과 포토레지스트(402)는 경계면에서 서로 혼합되지 않는다.
상기의 베이크 과정으로 형성되는 경화층(404)은 산활성 경화제가 포토레지스트(402)내로 확산되어 형성된다.
즉, 상기 수용성 합성수지/산활성 경화제층(403)의 산활성 경화제는 포토레지스트(402)로 확산되며, 수용성 합성수지 수용액은 포토레지스트(402)와 혼합되지 않으므로 수용성 합성수지/산활성 경화제층(403)에는 수용성 합성수지 수용액만 남게 되어, 수용성 합성수지 층(405)이 형성된다.
도 5d에 도시된 바와 같이, 수용성 합성수지층(405)을 용해하여 본 발명의 미세 콘택 홀을 완성한다.
도 6은 본 발명을 적용하여 반도체 기판(401)을 식각한 단면도로 포토레지스트(402) 하부의 프로파일이 개선됨을 나타낸다.
상기와 같은 본 발명의 미세 콘택 홀 형성 방법은 다음과 같은 효과가 있다.
첫째, 포토레지스트 서멀 플로잉(thermal flowing)으로 인한 포토레지스트 하부의 패턴 불량을 개선 할 수 있다.
둘째, 포토레지스트 서멀 플로잉(thermal flowing)방법에서 문제가 되는 온도 변화에 따른 급격한 콘택 홀 CD(critical dimension)의 변화를 방지하여 공정상의 안정성을 확보 할 수 있다.
셋째, 스테퍼(stepper) 한계 해상력 이하의 미세 콘택 홀에 대해 공정 마진을 확보할 수 있다.
넷째, RELACS 기술에서 문제시 되던 경화부의 에칭에 대한 약한 저항력으로 인한 문제점을 개선할 수 있다.
Claims (4)
- 반도체 기판 상에 감광성 물질을 도포하고 패터닝하는 단계.상기 반도체 기판과 감광성 물질 상에 수용성 합성수지/산활성 경화제층을 증착하는 단계.베이크 공정을 통해 감광성 물질의 서멀 플로잉(thermal flowing) 과정과 산활성 경화 반응을 일으켜 감광성 물질의 서멀 플로잉(thermal flowing) 패턴을 형성시키고, 경화층을 형성하는 단계.상기 수용성 합성수지층을 용해시키는 단계를 포함하여 형성함을 특징으로 하는 미세 콘택 홀 형성방법.
- 제 1항에 있어서,상기 수용성 합성수지의 유리 전이 온도는 포토레지스터의 유리 전이 온도 보다 충분히 낮게 유지하는 것을 특징으로 하는 미세 콘택 홀 형성 방법.
- 제 1항에 있어서,상기 산활성경화제의 농도는 일반적인 RELACS방법에서 적용되는 농도보다 낮게 유지 하는것을 특징으로 하는 미세 콘택 홀 형성 방법.
- 제 1항에 있어서 감광성 물질을 포토레지스트로 이용함을 특징으로 하는 미세 콘택 홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003756A KR100327436B1 (ko) | 2000-01-26 | 2000-01-26 | 미세 콘택 홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003756A KR100327436B1 (ko) | 2000-01-26 | 2000-01-26 | 미세 콘택 홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010076552A true KR20010076552A (ko) | 2001-08-16 |
| KR100327436B1 KR100327436B1 (ko) | 2002-03-25 |
Family
ID=19641713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000003756A KR100327436B1 (ko) | 2000-01-26 | 2000-01-26 | 미세 콘택 홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100327436B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493029B1 (ko) * | 2002-10-26 | 2005-06-07 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성방법 |
| KR100802227B1 (ko) * | 2006-01-03 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
-
2000
- 2000-01-26 KR KR1020000003756A patent/KR100327436B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493029B1 (ko) * | 2002-10-26 | 2005-06-07 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성방법 |
| US7172974B2 (en) | 2002-10-26 | 2007-02-06 | Samsung Electronics Co., Ltd. | Methods for forming fine pattern of semiconductor device |
| KR100802227B1 (ko) * | 2006-01-03 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100327436B1 (ko) | 2002-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5563544B2 (ja) | 表面にリセスを形成する方法 | |
| KR101438384B1 (ko) | 규소 함유 미세 패턴 형성용 조성물 및 이를 사용한 미세 패턴 형성 방법 | |
| JP2005301275A (ja) | 半導体素子の製造用のマスクパターンとその形成方法、及び微細パターンを有する半導体素子の製造方法 | |
| US9698014B2 (en) | Photoresist composition to reduce photoresist pattern collapse | |
| KR100327436B1 (ko) | 미세 콘택 홀 형성 방법 | |
| US6977219B2 (en) | Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow | |
| KR20010092385A (ko) | 패턴의 형성방법 | |
| US6444410B1 (en) | Method of improving photoresist profile | |
| JPH0234856A (ja) | パターン形成方法 | |
| KR100359787B1 (ko) | 패턴 형성 방법 | |
| KR100399060B1 (ko) | 반도체 제조용 레지스트 패턴 형성방법 | |
| JPS60200253A (ja) | パタ−ン形成方法 | |
| KR100905598B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| KR100578229B1 (ko) | 반도체 소자의 미세 콘택 홀 형성 방법 | |
| KR0170898B1 (ko) | 액상 실리레이션을 이용한 감광막패턴 제조방법 | |
| JPS6132718A (ja) | 合成樹脂成型金型の製法 | |
| JPH034899B2 (ko) | ||
| KR19990086370A (ko) | 반도체 장치의 사진식각 방법 | |
| KR0151294B1 (ko) | 전계효과트랜지스터 제조방법 | |
| JPS63247748A (ja) | パタ−ン形成方法 | |
| KR20030032179A (ko) | 레지스트 패턴의 형성방법 | |
| CN114686057A (zh) | 一种图形化用抗反射涂层组合物及图形化方法 | |
| KR100510616B1 (ko) | 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법 | |
| KR20030002445A (ko) | 고분자 용액 이중코팅을 이용한 미세 패턴 형성방법 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |