KR20010071699A - 잔류전류 검출장치 - Google Patents

Abstract

본 발명의 잔류전류 검출장치는 부하로 흐르는 전류 및 부하로부터 흐르는 전류가 통과하는 다수의 라인들중 각각 하나씩에 연결하기 위한 다수의 저항분류기와, 상기 분류기들을 통하여 흐르는 전류들 사이의 어떤 불평형을 검출하기 위하여 각 분류기들을 가로질러 발생된 전압에 감응하는 검출기 수단들을 포함한다.

Description

잔류전류 검출장치{RESIDUAL CURRENT DETECTION DEVICE}

통상적으로, 단상소자의 경우에, 잔류전류는 복귀전류가 전류누설때문에 바깥방향으로 흐르는 전류와 다를 경우, 출력전류신호가 변압기의 2차권선으로 유도되도록 반대방향으로 흐르는 부하전류가 통과하는 1차권선을 가지는 변류기를 이용함으로써 검출된다. 다상 소자의 경우에, 변압기의 1차 권선은 모든 위상라인과 중립라인에 연결된다. 통상의 상태에서, 어떠한 전류누설도 없을 경우, 2차 권선에 유도되는 순전류(net current)는 제로이고, 이에 따라 어떠한 출력도 검출되지 않는다.

변류기의 코어를 위해 정교한 소재가 개발되어 1차권선들내에서 흐르는 전류들이 실질적으로 사인곡선을 그릴 경우, 상당한 정밀도가 얻어지는 것을 가능하게 하고 있다. 그러나, 컴퓨터들과 다른 장비를 위해 종종 사용되는 스위치모드 전원들은 이러한 장비들에 대하여 전류들에서 직류편차(dc offset)를 야기시키는 경향이 증가하고 있다. 이러한 개발들은 신뢰성이 적고 직류(dc)전류 누설을 검출하는데 의사 트리핑(false tripping)이나 실패하기 쉬운 변류기를 이용하는 검출기들로 이루어져 있다.

이것은 상기 변류기의 2차권선이 실제적으로 액츄에이터를 구동시킬 때, 전자기계장치가 직접 가동되는 경우에 특히 문제가 있다. 상기 상태는 2차권선에 연결되는 전자검출 및 증폭수단을 포함할때, 고주파 과도현상과 직류(dc)편차에 의한 문제가 여전히 남아 있기 때문에, 더욱 개선되지 않고 있다. 매우 작은 직류전류 레벨은 상기 코어를 포화상태로 야기시킬 수 있으므로. 전류누설을 검출하기 위한 검출기의 능력을 심하게 감소시키게 된다.

따라서, 본 발명의 목적은 상기에서 언급된 문제들이 간단하고 효과적인 방식으로 실질적으로 극복될 수 있는 잔류전류 검출장치를 제공함에 있다.

본 발명은 회로 차단기에 이용되는 잔류전류 교정장치에 관한 것이다.

도1은 단상소자에 적용되는 본 발명의 일예를 나타낸 개략적인 사시도.

도2는 3상 소자에 적용되는 본 발명의 다른 일예의 블록 다이아그램.

도3은 전류감지소자들중 하나를 나타낸 사시도.

도4는 도3의 전류감지소자의 단면도.

도5는 도3의 소자의 정면도.

도6은 단일 전류 감지소자 전자회로의 간략한 형태의 블록 다이아그램.

도7은 전자회로의 다른 형태의 블록 다이아그램.

도8은 전자회로의 또다른 형태의 블록 다이아그램.

본 발명에 따르면, 부하로 흐르는 전류 및 부하로부터 흐르는 전류가 통과하는 다수의 라인들중 각각 하나씩에 연결하기 위한 다수의 저항분류기와, 상기 분류기들을 통하여 흐르는 전류들 사이의 어떤 불평형을 검출하기 위하여 각 분류기들을 가로질러 발생된 전압에 감응하는 검출기수단들을 포함하는 잔류전류 검출장치가 제공된다.

바람직하게, 상기 검출기수단들은 각각의 분류기를 위한 아날로그/디지털 변환기와, 상기 변환기들로부터 디지털 신호들을 인가받아서 전류의 불평형이 존재하는지 판정하기 위한 프로세서를 포함한다.

각각의 분류기는 바람직하게 그 단부들에 위치한 전도성 부분들과 상기 전도성 부분들을 상호 연결하는 하나의 저항부를 가지는 복합 스트립 형태를 취한다. 이러한 복합 스트립들은 그것들이 상기의 목적에 매우 알맞도록 하는 매우 높은 허용오차로 비용이 저렴하게 대량생산될 수 있다.

각 분류기를 위한 아날로그/디지탈 변환기는 저주파에서 데시메이션 필터링(decimation filtering)에 의해 멀티비트 디지탈 데이터 스트림으로 변환되는 고주파 신호 디지탈 데이터 스트림을 발생시키는 델타-시그마 변조기(delta-sigma modulator)를 포함할 수 있다.

각 분류기를 위한 아날로그/디지탈 변환기는 상기 변환기가 그것이 작용하는 분류기의 전압레벨에서 플로트(float)할 수 있도록 절연 장벽(isolation barrier)을 통과하여 프로세서에 바람직하게 연결된다. 상기 데시메이션 필터링은 상기 변환기, 상기 프로세서 또는 상기 변환기와 프로세서 사이의 스플릿에서 완전하게 달성될 수 있다.

도1에 도시된 장치에서, 기판(10)은 두개의 복합 컨덕터 스트립(conductor strip)(11, 12)을 지지한다. 이들 각각은 구리로 이루어진 단부(13)들과 망가닌(manganin)과 같은 저항 재질로 이루어진 중간부(14)를 포함한다. 상기 스트립은 망가닌부의 대향측면들에 구리부를 전자빔으로 용접하여 형성된 샌드위치 구조체를 잘게 썰음으로써 형성된다. 이와 같은 방법으로 제조된 저항부들에 의해 형성된 상기 분류기들은 5%보다 낮은 허용차로 공칭저항 0.2mΩ을 가질 수 있다. 하나의 장치에 사용된 상기 두개의 분류기(14)가 상기 샌드위치 스톡(sandwich stock)의 인접부들로부터 가압되는 경우, 그들은 2%이내로 맞춰진다. 두개의 다른 온도에서 하나의 유니트로 조립된 분류기를 교정하여 분류기 에러들을 실질적으로 제거할 수 있다.

도1에 도시된 예시에서는, 각각의 분류기(14)상에 탑재되며 결합된 컨덕터 스트립들의 구리단부(13)에 연결된 분할 신호 전처리 에이직(separate signal pre-processing ASIC)(15)이 있다. 상기 두개의 ASIC(15)들은 절연 변압기 어레이(isolation transformer array)(16)를 경유하여 메인 프로세서(17)에 연결된다. 상기 ASIC(15)들은 상기 분류기들을 가로지르는 두개의 전압이 절연 변압기 어레이를 경유하여 상기 프로세서(17)로 전달되는 디지탈 신호 스트림으로 변환하도록 작동한다. 상기 메인 프로세서는 트립 액츄에이터(trip actuator)(18)로 구동신호를 제공하도록 프로그램된다.

상기 센서들의 바람직한 실질적인 배치구조가 도3 내지 도5에 도시되었다. 이들은 두개의 구리 단부들에 상기 ASIC의 두개의 아날로그 입력 단자들을 연결하는 리드(40)들을 도시하고 있다. 다른 리드들은 다른 모든 외부 접속부를 만드는 리드프레임에 ASIC(15)의 다른 단자들을 연결한다. 도5는 캡슐자재의 블록(42)을 점선으로 도시하고 있으며, 도4는 ASIC을 상기 복합 스트립(14, 15)의 중간부에 부착시키는 전기적 절연접착층(41)을 도시한 것이다.

도2는 3상소자를 전기적으로 좀더 상세하게 도시한 것이다. 이 경우에 4개의 분류기(14)가 있는데, 각 상의 라인상에 각각 하나의 분류기가 있고, 중립라인에 네번째 분류기가 있다. 도1의 상기 ASIC(15)들은 4개의 분리된 블록(20, 21, 22, 23)으로 도시되며, 상기 분류기(14)의 메인들 측상의 위상라인들로부터 전원을 끌어들여 제어된 전압을 프로세서(17)에 제공하는 전원공급 유니트(24)가 있다. 전원은 어레이(16)를 구성하는 절연 장벽(isolation barrier)(25)들을 경유하여 4개의 블록(20 내지 23)으로 공급된다. 상기 ASIC의 각 블록은 고주파 단일-비트 디지탈 데이터 스트림(high frequency one bit digital data stream)을 제공하는 델타-시그마 변조기 형태의 아날로그/디지탈 변환기를 포함한다. 상기 변환기가 결합된 분류기내의 양측 전류와 분류기의 한쪽 단부에서의 전압을 나타내는 신호들을 각 절연 장벽을 통하여 프로세서에 제공할 수 있도록 멀티플렉서가 각 변환기에 포함되어질 수 있다. 상기 프로세서는 이들 신호들을 이용하여 각 분류기내의 전류를 모니터하고, 만약 불평형이 발생하였을 경우 상기 액츄에이터(18)를 작동시키게 된다.

상기 ASIC들에 대한 전압감지 연결들이 각각의 위상 라인과 중립 라인 사이에 연결된 저항기 체인(resistor chain)들을 경유하여 이루어진다는 것을 주시해야할 것이다. 이러한 각각의 저항기 체인은 비교적 낮은 저항값의 한쌍의 외부 정밀 저항기들과 비교적 높은 저항값의 중간 저항기를 포함한다. 이들 저항기 체인들은 RCD에 독립 기준(independent reference)이 제공될 수 있도록 허가한다. 상기 중립 ADC가 선택된 시스템 기준(selected system reference)으로서 취해진 경우, 상기 메인 프로세서의 운영 소프트웨어는 중립 기준에 대하여 각각의 위상을 보정할 수 있도록 여러개의 저항기 체인들로부터 유도된 다중 신호들을 이용할 수 있다.

CPU는 불평형의 존재를 판정하는데 필요한 계산을 수행하도록 프로그램되며, 종래의 장치들이 비사인곡선적인 전류파형의 경우에서 특히 올바르게 판정하지 못하는 잔류전류의 진정한 실효값(RMS value)을 판정할 수 있다. 상기 CPU는 그것이 수신하는 데이터로부터 특정한 이벤트가 실제적인 수용불가능한 누설전류인지 여부를 종래의 장치들보다 더욱 신뢰성있게 판정할 수 있도록 프로그램될 수 있다. 예를 들면, 상기 CPU는 누설전류 임계치(leakage current threshold)를 세팅할 때, 유니트의 이력실행을 고려할 수 있으며, 인식가능한 "기호(signature)"를 가진 이벤트를 무시할 수 있다. 이러한 방식으로, 방해 트리핑(nuisance tripping)에 대한 개선된 허용차가 얻어질 수 있다.

각각의 데이터 스트림을 소정의 샘플 주파수에서 멀티-비트 디지탈 신호로 감소시키기 위해 고주파 단일 비트 데이터 스트림의 데시메이션 필터링(decimation filtering)이 요구된다. 예를들어, 각 전류신호는 메인 주파수의 64배의 샘플비율에서 23-비트 신호일 수 있지만, 선형 변환이 아니라 비선형이 수용가능한 경우에 보다 낮은 샘플비율에서 보다 낮은 분해능이 사용되어질 수 있다. 상기 데시메이션 필터링은 일반적으로 프로세서 기능이며, 4개의 데이터 스트림들의 필터링이 동시에 실행되어짐으로써 4개의 모든 분류기에 대해서 동시에 샘플값이 얻어진다. 이러한 구성을 사용하는 회로는 도6에 도시된 바와 같다.

도7에 도시된 바와 같이 다른 실시예에서는 데시메이션 필터링의 하나 또는 그 이상의 스테이지가 상기 ASIC내에 포함된 하드웨어에 의해 실행되어질 수 있다. 멀티-비트 디지탈 워드들은 단일-비트 신호스트림 대신에 절연 장벽들을 가로질러 연속적으로 전달된다. 상기 필터 스테이지(filtration stage)들은 ASIC와 프로세서 사이에서 분할될 수 있다.

도2에 도시된 시스템에서와 같이 전류와 전압이 모두 모니터되는 경우, 상기 회로(15)는 두개의 신호스트림에 대한 별도의 변조 및 필터링 성분과 공통 직렬 인터페이스를 구비한 도8에 도시된 바와 같이 될 수 있다. 대안으로, 별도의 직렬 인터페이스들이 사용되어질 수 있다.

전술한 구성은 스위칭 과도현상과 직류편차가 존재하는 경우 조차도 전류 불평형의 매우 정확한 검출이 수행될 수 있도록 한다. 변류기 코어의 전위포화로부터 발생하는 문제들이 완전히 회피되었다.

상기 CPU는 각 블록(20 내지 23)으로부터 실질적인 라인 전류 및 전압 데이터를 수신하기 때문에, 전류한계와 전력 소모와 같은 다른 계산들을 수행하도록 프로그램될 수 있다. 따라서, 전술된 바와 같이 구성된 RCD 장치는 어떠한 추가적인 감지 또는 아날로그/디지탈 구성요소들을 필요로하지 않고도 종래의 회로 차단기 및/또는 이들 전력소모 메터의 기능들을 제공할 수 있다.

전술한 바와 같이 본 발명에 따르면, 두개의 복합 컨덕터 스트립(conductor strip)이 구리로 이루어진 단부들과 망가닌(manganin)과 같은 저항 재질로 이루어진 중간부를 각각 포함하며, ASIC들은 상기 분류기들을 가로지르는 두개의 전압이 절연 변압기 어레이를 경유하여 상기 프로세서로 전달되는 디지탈 신호 스트림으로 변환하도록 작동하고. 상기 메인 프로세서는 트립 액츄에이터(trip actuator)로 구동신호를 제공하도록 프로그램됨으로서 어떠한 추가적인 감지 또는 아날로그/디지탈 구성요소들을 필요로하지 않고도 종래의 회로 차단기 및/또는 이들 전력소모 메터의 기능들을 제공할 수 있는 효과를 가진다.

Claims (7)

1. 부하로 흐르는 전류 및 부하로부터 흐르는 전류가 통과하는 다수의 라인들중 각각 하나씩에 연결하기 위한 다수의 저항분류기와, 상기 분류기들을 통하여 흐르는 전류들 사이의 어떤 불평형을 검출하기 위하여 각 분류기들을 가로질러 발생된 전압에 감응하는 검출기 수단들을 포함하는 잔류전류 검출장치.
2. 제 1 항에 있어서,

   상기 검출기 수단들은 각각의 분류기를 위한 아날로그/디지탈 변환기 및 상기 변환기들로부터 디지탈신호들을 인가받아서 전류의 불평형이 존재하는지를 판정하기 위한 프로세서를 포함하는 잔류전류 검출장치.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 각각의 분류기는 그 단부들에 위치한 전도성부분들과 상기 전도성 부분들에 상호연결하기 위한 하나의 저항부를 가지는 복합 스트립의 형태를 취하는 잔류전류 검출장치.
4. 제 2 항 또는 제 3 항에 있어서,

   상기 각각의 분류기를 위한 아날로그/디지탈 변환기는 저주파에서 데시메이션 필터링(decimation filtering)에 의해 멀티비트 디지탈 데이터 스트림으로 변환되는 고주파 신호 디지탈 데이터 스트림(high frequency single digital data stream)을 발생시키는 델타-시그마 변조기를 포함하는 잔류전류 검출장치.
5. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,

   상기 각각의 변환기가 저항 분류기들중 상응하는 하나에 장착되는 집적회로 형태로 이루어진 잔류전류 검출장치.
6. 제 5 항에 있어서,

   상기 각각의 집적회로가 리드 와이어들에 의해 상기 저항 분류기들중 상응하는 하나의 두 구리단부에 연결되는 아날로그 입력단자들을 가지는 잔류전류 검출장치.
7. 제 6 항에 있어서,

   상기 집적회로가 전압 기준 소스에 연결된 하나의 단자를 가지며, 상기 분류기중 결합된 하나의 구리단부들중 하나에 대한 전압에 의존하는 디지탈신호 스트림을 제공하기 위한 제2 변환기를 포함하는 잔류전류 검출장치.