KR20010071066A - 델타-시그마 디지털 대 아날로그 변환기를 갖는 하드웨어송수신기 - Google Patents

델타-시그마 디지털 대 아날로그 변환기를 갖는 하드웨어송수신기 Download PDF

Info

Publication number
KR20010071066A
KR20010071066A KR1020017001264A KR20017001264A KR20010071066A KR 20010071066 A KR20010071066 A KR 20010071066A KR 1020017001264 A KR1020017001264 A KR 1020017001264A KR 20017001264 A KR20017001264 A KR 20017001264A KR 20010071066 A KR20010071066 A KR 20010071066A
Authority
KR
South Korea
Prior art keywords
signal
digital
analog
transceiver
frequency
Prior art date
Application number
KR1020017001264A
Other languages
English (en)
Inventor
다니엘 키이즈 버터필드
Original Assignee
러셀 비. 밀러
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 러셀 비. 밀러, 콸콤 인코포레이티드 filed Critical 러셀 비. 밀러
Publication of KR20010071066A publication Critical patent/KR20010071066A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 효율적인 하드웨어 송수신기에 관한 것이다. 송수신기(80)는 기저대역 신호를 중간 주파수 신호로 변환하는 디지털 회로를 포함한다. 신호 소스는 제 1 주파수의 제 1 주기 신호를 제공한다. 직접 디지털 합성기(84)는 제 1 주기 기준 신호로부터 제 2 주파수의 제 2 주기 신호를 제공한다. 상향변환기 회로는 제 2 주기 신호를 사용하여 기저대역 신호를 디지털 중간 주파수 신호로 디지털 상향변환한다. 디지털 대 아날로그 변환기(82)는 제 1 주기 신호를 사용하여 디지털 중간 주파수 신호를 아날로그 중간 주파수 신호로 변환한다.

Description

델타-시그마 디지털 대 아날로그 변환기를 갖는 하드웨어 송수신기 {HARDWARE-EFFICIENT TRANSCEIVER WITH DELTA-SIGMA DIGITAL-TO-ANALOG CONVERTER}
셀룰라 통신 시스템들은 하나 이상의 기지국들과 통신하는 다수의 이동 송수신기에 의해 특성화된다.
각 송수신기는 송신기 및 수신기를 포함한다.
종래 송수신기에서, 안테나에 의해 수신된 아날로그 무선 주파수(RF) 입력 신호는 RF 섹션에 의해 중간 주파수(IF)로 하향변환된다. 신호 처리 회로들은 아날로그 자동 이득 제어(AGC) 회로를 통해 잡음 필터링을 수행하고 신호의 크기를 조절한다. IF 섹션은 그후에 기저대역에 신호를 혼합시키고 아날로그 신호를 디지털 신호로 변환한다. 상기 디지털 신호는 음성 또는 데이터를 출력하기 위한 신호 처리를 위해 기저대역 처리기에 입력된다.
유사하게, 송신기는 기저대역 처리기로부터 디지털 입력을 수신하고 상기 입력을 아날로그 신호로 변환한다. 상기 신호는 그후에 IF 단계에 의해 중간 주파수로 필터링되고 상향변환된다. 송신 신호의 이득은 무선 송신에 대비하여 RF로 상향변환된다.
송신 및 수신 섹션에서, 신호 이득 조절 및 혼합은 일반적으로 아날로그 영역에서 수행된다. 이것은 신호 하향변환, 상향변환 및 혼합을 위해 다수의 국부 발진기(LOs)들의 사용을 필요로 한다. 아날로그 국부 발진기는 부피가 큰 편이며 하나 이상의 위상-동기된 루프들의 사용을 필요로 한다. 기술분야에 공지된 바와 같이, 위상-동기된 루프들은 상당한 전력량을 소비하는 큰, 비용이 비싼 회로들이다. 따라서, PLL의 사용은 이러한 회로들이 사용되는 아날로그 국부 발진기 및 송수신기의 비용, 크기 및 전력 소비를 증가시킨다.
따라서, 저잡음 특성 및 최소 전력 소비를 갖는 비용 및 공간면에서 효율적인 송수신기가 요구된다.
본 발명은 통신 시스템에 관한 것이다. 구체적으로, 본 발명은 통신 망에 사용되는 송수신기에 관한 것이다.
도 1은 종래 송수신기의 블록선도이다.
도 2는 델타-시그마(Δ∑) 디지털 대 아날로그 변환기(DAC) 및 직접 디지털 합성기(DDS)를 사용하며 본 발명의 특성에 따라 제작된 송수신기의 블록선도이다.
도 3은 도 2의 Δ∑ DAC의 블록선도이다.
기술분야의 요구는 본 발명의 송수신기에 의해 처리된다. 본 발명의 송수신기는 기저대역 신호를 중간 주파수 신호로 변환하는 디지털 회로를 포함한다. 신호 소스는 제 1 주파수의 제 1 주기 신호를 제공한다. 직접 디지털 합성기는 제 1 주기 기준 신호로부터 제 2 주파수의 제 2 주기신호를 제공한다. 상향변환 회로는 제 2 주기 신호를 사용하여 기저대역 신호를 디지털 중간 주파수 신호로 디지털 상향변환한다. 디지털 대 아날로그 변환기는 제 1 주기 신호를 사용하여 디지털 중간 주파수 신호를 아날로그 중간 주파수 신호로 변환한다.
송수신기 실행에서, 디지털 회로는 제 2 주기 신호에 응답하여 제 1 주파수로부터 제 2 주파수로 상향변환하고 그에 응답하는 디지털 송신 신호를 제공한다.제 2 회로는 디지털 송신 신호를 아날로그 송신 신호로 변환하도록 제공된다. 송신 및 수신 회로는 각각 아날로그 송신 신호를 송신하고 아날로그 수신 신호를 수신하도록 제공된다.
특정 실시예에서, 아날로그 수신 신호는 제 2 주기 신호에 응답하여 디지털 수신 신호를 제공하도록 디지털 하향변환된다. 본 발명의 중요한 특성은 단일 국부 발진기에서의 제 1 및 제 2 주기 신호들을 제공하는데 있다. 직접 디지털 합성기는 국부 발진기의 출력으로부터의 기준 신호들 중 하나를 생성하기 위해 포함된다.
송신 회로는 입력으로 제 1 주기 신호를 갖는 디지털 대 아날로그 변환기를 포함한다. 델타-시그마 디지털 대 아날로그 변환기는 하위 비트 디지털 대 아날로그 변환기 및 델타-시그마 변조기를 갖는다.
예시적인 실시예에서, 하위 비트 디지털 대 아날로그 변환기는 1 비트 디지털 대 아날로그 변환기이고 상기 델타-시그마 변조기는 3/2, -3/4, 1/8의 이득을 갖는 증폭기를 포함한다.
송신 회로는 제 1 신호의 이득을 조절하기 위한 디지털 자동 이득 제어 회로를 포함한다. 자동 이득 제어 회로의 출력은 델타-시그마 디지털 대 아날로그 변환기에 대해 입력된다. 또한, 디지털 저역 통과 필터, 디지털 혼합기 및 디지털 가산기는 송신 회로에 포함된다. 디지털 가산기의 출력은 자동 이득 제어 회로에 입력을 제공한다.
본 발명의 신규 설계는 직접 디지털 합성기 및 델타-시그마 디지털 대 아날로그 변환기의 사용을 통해 국부 발진기를 제거함으로써 용이해진다. 국부 발진기를 제거함으로써, 전력 및 공간의 절약이 달성된다.
본 발명의 특징, 목적 및 장점들은 유사 참조 특성들이 나타나는 도면들과 관련하여 하기의 자세한 상술에 의해 더 명백해질 것이다.
본 발명은 특정 응용에 대한 예시적인 실시예들을 참조하여 여기에 기술되지만, 본 발명은 여기에 제한되지 않는다는 것이 이해되어야 할 것이다. 당업자는 본 발명을 상당히 이용하는 부가적인 분야 및 본 발명의 정신내에서의 부가적인 변형, 응용 및 실시예들을 인식할 것이다.
종래의 송수신기의 다음 고찰은 본 발명의 이해를 용이하게 하기 위한 것이다.
도 1은 종래 송수신기(20)의 블록선도이다. 송수신기(20)는 이중 변환 통신 송수신기이며 RF 신호들을 수신하고 송신하기 위한 안테나(21)를 포함한다. 안테나(21)에 접속된 듀플렉서(22)는 송신 RF 신호(26)로부터 수신 RF 신호(24)의 분리를 용이하게 한다.
수신 RF 신호(24)는 수신 RF 증폭기(28), RF 대 IF 혼합기(30), 수신 대역통과 필터(32), 아날로그 수신 자동 이득 제어(AGC) 회로(34) 및 아날로그 IF 대 기저대역 처리 회로(36)를 포함하는 수신 회로에 인가된다. 수신 RF 신호(24)는 수신 증폭기(28)에 의해 증폭되고, RF 대 IF 혼합기(30)를 통해 중간 주파수에 혼합되며, 수신 대역통과 필터(32)에 의해 필터링되며, 수신 AGC(34)에 의해 이득 조절되며, 아날로그 IF 대 기저대역 처리 회로(36)를 통해 디지털 기저대역 신호(48)로 변환된다. 디지털 기저대역 신호(48)는 그후에 디지털 기저대역 처리기(46)에 입력된다.
RF 송신 신호(26)는 송신 RF 증폭기(38), IF 대 RF 혼합기(40), 송신 대역통화 필터(42) 및 아날로그 기저대역 대 IF 처리 회로(44)를 포함하는 송신 회로로부터 듀플렉서(22)에 도달한다. 디지털 기저대역 처리기 출력 신호(50)는 아날로그 신호들로 변환되는 아날로그 기저대역 대 IF 처리 회로(44)에 의해 수신되고, 송신 대역통과 필터(42)에 의해 필터링되는 IF 신호들로 혼합되며, IF 대 RF 혼합기(40)에 의해 RF로 혼합되며, 송신 증폭기(38)에 의해 증폭되고 듀플렉서(22) 및 안테나(21)를 통해 송신된다.
수신 및 송신 회로들은 수신된 기저대역 디지털 신호(48)를 처리하고 디지털 기저대역 처리기 출력 신호(50)를 출력하는 디지털 기저대역 처리기(46)에 접속된다. 기저대역 처리기(46)는 신호 대 음성 변환 기능 또는 그 역의 기능을 포함할 수 있다.
기저대역 처리기 출력 신호(50)는 서로에 대해 90°만큼 위상차가 있으며 동위상(I) 및 직교(Q) 신호들에 일치한다. 출력 신호(50)는 혼합을 준비하는 저역통과 필터(54)에 의해 필터링되는 아날로그 신호들로 변환되는 아날로그 기저대역 대 IF 처리 회로(44)에서 디지털 대 아날로그 변환기(DACs)(52)에 대해 입력된다. 신호 위상들은 90°시프터(56), 기저대역 대 IF 혼합기(58) 및 가산기(60)를 통해 각각 조절되고, 혼합되며 가산된다. 가산기(60)는 혼합된 IF 신호(62)의 이득이 송신 대역통과 필터(42)를 통해 필터링하고, IF 대 송신 혼합기(40)를 통해 RF로 혼합되며, 송신 증폭기(38)를 통해 증폭되며 듀플렉서(22) 및 안테나(21)를 통해 지속적인 무선 송신을 준비하도록 조절되는 아날로그 송신 자동 이득 제어(AGC) 회로(64)에 입력되는 IF 신호(62)들을 출력한다.
기저대역 대 IF 처리 회로(44)에서의 DAC(52)들은 제 1 국부 발진기 (LO1)(66)의 주파수에 의해 결정된다. DAC(52)의 샘플링 속도는 국부 발진기(66)의 주파수에 의해 결정된다. 국부 발진기(66)는 또한 아날로그 IF 대 기저대역 처리 회로(36)에 클록 신호를 제공하며, 상기 신호는 아날로그 IF 대 기저대역 처리 회로 (36)의 아날로그 대 디지털 변환기(ADC)(68)에 의해 사용된다.
제 2 국부 발진기(LO2)(70)는 아날로그 대 기저대역 처리 회로(44)의 혼합기 (58)들에 의해 요구된다. 제 2 국부 발진기(70)는 제 1 국부 발진기(66)의 출력과는 다른 주파수를 갖는 클록 신호를 출력한다. 일반적으로, 제 2 국부 발진기(70)는 제 1 국부 발진기(66)보다 훨씬 더 높은 주파수에서 동작한다.
제 3 국부 발진기(72)는 수신 RF 대 IF 혼합기(30) 및 송신 IF 대 RF 혼합기 (40)의 동작에 요구된다. 일반적으로 동일한 국부 발진기(72)는 양 혼합기(30,40)를 위해 사용된다.
제 4 국부 발진기(73)는 아날로그 혼합 회로(75)에 의해 수행되는 IF 대 기저대역 처리 기능을 용이하게 하도록 아날로그 IF 대 기저대역 회로(36)에서의 아날로그 혼합 회로(75)에 의해 사용된다.
모든 국부 발진기(66, 70, 72, 73)들은 하나 이상의 위상 동기 루프(PLL)를 필요로 한다. PLL들은 일반적으로 과도 전력을 소비하는 큰 아날로그 회로들이다.
송수신기(20)의 설계상의 한계들은 디지털 영역에서 수행될 수 있는 신호 처리량을 제한하고, 국부 발진기 및 아날로그 AGC들과 같은 부가적인 큰 아날로그 전력 소비 회로들의 사용을 필요로 한다. 예를 들어, 다중 비트 DAC(52)들은 기저대역 대 IF 처리 회로(44)에 의해 아날로그 신호 혼합 및 필터링이 수행되기 전에 형성된다. 이것은 부분적으로 DAC(52)들이 혼합후에 실행되면 부가적인 의사 잡음량을 생성하기 때문이다. 이것은 IF 신호(62)들이 변환기 글리치를 증대하고 그로인해 의사 잡음을 증가시키는 더 높은 주파수 신호들이기 때문이다. 의사 잡음은 일반적으로 대역내에 있고 종래 수단을 통해 필터링하기 어렵다.
디지털 대 아날로그 변환은 회로(44)에 의한 기저대역 대 IF 변환전에 대체되어야 하기 때문에, 기저대역 대 IF 처리 회로(44)는 아날로그 영역에서 형성되어야 한다. 아날로그 혼합기(58), 필터(54), 가산기(60) 및 아날로그 AGC(64)는 디지털 대응물보다 훨씬 더 크고 더 전력을 많이 소비한다. 게다가, 아날로그 회로들의 낮은 정확도에 기인하는 불균형들은 실제 수단에 의해 필터링될 수 없는 발진기 신호 (70)의 피드스루를 발생시킨다.
게다가, 송수신기(20)의 설계는 적어도 세개의 국부 발진기들, 즉, 제 1 국부 발진기(66), 제 2 국부 발진기(70) 및 제 3 국부 발진기(72)의 사용을 요구한다. 발진기(66, 70, 72)들은 큰, 전력-비효율적인 아날로그 PLL들을 포함한다.
도 2는 본 발명의 특징에 따라 설계된 송수신기(80)의 블록선도이다. 송수신기(80)는 델타-시그마(Δ∑) 디지털 대 아날로그 변환기(DAC)(82) 및 직접 디지털 합성기(DDS)(84)를 사용한다. 송수신기(80)에서, 도 1의 아날로그 기저대역 대 IF 처리 회로(44) 및 도 1의 아날로그 IF 대 기저대역 처리 회로(36)는 각각 재설계된 기저대역 대 IF 처리 회로(86) 및 재설계된 IF 대 기저대역 처리 회로(88)로 교체된다. 상기 교체물들은 송수신기 전력 소비 및 크기를 상당히 감소시키면서, 도 1의 제 2 국부 발진기(70)를 필요로 하지 않는다.
Δ∑ DAC(82)는 다중 비트 DAC의 의사 잡음 문제없이 디지털 IF 신호들을 아날로그 신호들로 변환할 수 있다. Δ∑ DAC(82)를 사용함으로써, 기저대역 대 IF 신호 처리는 디지털 영역에서 수행될 수 있으며, 따라서 발진기 피드스루를 제거한다.
디지털 기저대역 대 IF 처리 회로(86)는 각각, 기저대역 처리기(46)로부터 수신된 직각 위상(Q)(94) 및 동상(I)(96) 신호들로부터의 잡음과 같은 바람직하지 않은 신호들을 필터링하는 제 1 디지털 저역통과 필터(90) 및 제 2 디지털 저역통과 필터(92)를 포함한다. 필터링된 동상 신호들은 제 1 디지털 혼합기(98)에 입력되는 반면, 필터링된 직각 위상 신호들은 제 2 디지털 혼합기(100)에 입력된다. 제 1 혼합기(98)는 DDS(84)로부터 DDS 클록 신호(102)에 의해 클로킹된다. DDS 클록 신호 (102)는 디지털 위상 시프터(106)에 의해 90°만큼 위상 시프팅되며, 그에 응답하여 시프팅된 클록 신호(104)를 제공한다. 90°위상차인 클록 신호들을 갖는 혼합기 (98, 100)들을 클로킹함으로써, I 및 Q 신호들은 위상내로 진입된다. 혼합기(98, 100)들은 I 및 Q 신호들을 디지털 가산기(108)를 통해 결합되는 IF 신호들로 변환한다. 가산된 IF 신호들은 그 구조가 기술분야에 공지된 디지털 AGC(110)로 출력된다. 디지털 AGC(110)는 IF 신호들의 이득을 조절하고 상기 신호들을 Δ∑ DAC(82)로 출력한다. Δ∑ DAC(82)는 대역통과 필터(42)에 의한 필터링, 혼합기(40)에 의한 무선 주파수로의 혼합, 증폭기(38)에 의한 증폭 및 듀플렉서(22)와 안테나(21)를 통한 송신에 대비하여 상기 신호들을 아날로그 신호들로 변환한다.
Δ∑ DAC(82)는 Δ∑ DAC(82)에 포함된 1 비트 DAC를 구동하기 위해 단일 국부 발진기(114)에 의해 생성된 발진기 신호(112)를 이용한다(하기에 더 자세히 검토됨). 발진기 신호(112)는 또한 DDS 클록 신호(102)를 합성하는 DDS(84)를 구동하기 위한 주파수 제어 신호로서 사용된다. DDS 클록 신호(102)는 발진기 신호(112)와는 다른 주파수를 갖는다.
DDS(84)는 더 고속의 발진기 신호(112)에서 디지털화된 사인 곡선 신호(102)의 위상 증분들을 축적함으로써 발진기 신호(112)로부터의 클록 신호(102)에 따른 디지털화된 사인 곡선 신호를 생성한다. 축적된 위상은 탐색 표(보이지 않음)를 통해 디지털화된 사인 곡선 신호(102)로 변환된다. 디지털화된 사인 곡선 신호(102)는 기저대역 신호(94, 96)들을 IF로 변조하기 위해 혼합기(98, 100)들에 의한 주파수 기준으로 사용된다.
DDS(84)의 구조는 기술분야에 공지되어 있으며 여기에 참조로 통합되고 본 발명의 양수인에게 양도된 "위상 동기 루프 주파수 합성기가 구동된 직접 디지털 합성기"란 제목의 미국 특허 No. 4,965,533에 기술되어 있다.
당업자는 DDS(84)가 발진기 주파수 드리프트 및/또는 다른 관련 오류들에 기인하는 송신 또는 수신 오류들에 응답하여 자신의 출력 클록 신호(102)가 조절가능한 프로그램가능한 DDS로 형성될 수 있다는 것을 이해할 것이다. 상기 오류 측정물들은 기저대역 처리기(46)에서의 로직에 의해 또는 부가적 오류 탐지 회로(보이지 않음)를 통해 탐지될 수 있다.
DDS 클록 신호(102)를 생성하기 위해 DDS(84)를 사용함으로써 부가적 PLL을 갖는 부가적인 국부 발진기가 필요하지 않게 된다. DDS(84)는 국부 발진기 및 PLL보다 훨씬 작고 디지털 혼합기(98, 100), 필터(90, 92), 가산기(108), AGC(110) 및 Δ∑ DAC(82)를 갖는 컴팩트 VLSI(Very Large Scale Integration) 회로에서 쉽게 실행될 수 있다. 게다가, DDS(84)는 비교적 적은 양의 전력을 소비한다. 또한, 도 1의 송수신기(20)에서 요구되는 바와 같이 부가적인 다중 비트 DAC의 필요성은 저잡음 Δ∑ DAC(82)를 사용함으로써 제거된다.
도 1 및 도 2를 참조하면, 기저대역 대 IF 변환을 위한 종래 송수신기(20)에서 요구되는 개별 PLL 발진기(70)는 디지털 DDS(84)에 의해 본 발명의 송수신기 (80)에서 교체된다. 도 1의 기저대역 대 IF 처리 회로(44)의 성능은 본 발명에서 개선된다. 본 발명에서, 아날로그 처리 함수들은 디지털 회로들에서 형성되며 의사 다중 비트 DAC(52)들은 1 비트 시그마-델타 DAC(82)로 교체된다. 본 발명의 특정 실시예에서, 발진기 신호(112)는 또한 수신 회로에서 디지털 IF 대 기저대역 처리 회로(88)를 클로킹하는데 사용된다. 본 발명의 특정 실시예에서, 디지털 IF 대 기저대역 처리 회로(88)는 고속 Δ∑ 아날로그 대 디지털 변환기(ADC)(116), 디지털 혼합 회로(117) 및 발진기 신호(112)를 Δ∑ ADC(116)에 의해 사용되는 제 2 주파수로 변환하는 주파수 배율기를 포함한다. Δ∑ ADC, 디지털 혼합 회로 및 주파수 배율기의 구조는 기술분야에 공지되어 있다.
본 실시예에서, 주파수 배율기(117)는 발진기 신호(112)의 주파수(F)를 4로 나누고 최종 분할된 발진기 신호를 Δ∑ ADC(116)에 포함된 1 비트 ADC(보이지 않음)에 클록으로 제공한다.
발진기 신호(112)는 Δ∑ ADC(116)에서 기저대역 신호(48)들로 출력되는 디지털 IF 신호들을 하향변환하기 위해 디지털 혼합 회로(117)에 의해 사용되는 디지털 혼합 회로(117)에 기준 주파수를 제공한다.
당업자는 디지털 IF 대 기저대역 처리 회로(88)에서 수행되는 디지털 하향변환 함수가 디지털 기저대역 대 IF 처리 회로(86)에서 수행되는 상향변환 함수들과 유사한 방법으로 형성될 수 있다는 것을 이해할 것이다. 또한 아날로그 AGC(34)는 디지털 IF 대 기저대역 회로(88)에서의 Δ∑ ADC(116)후에 디지털 AGC로서 실행될 수 있다.
수신 회로의 구조는 여기서 참조로 통합되며 본 발명의 양수인에게 양도된 "델타-시그마 아날로그 대 디지털 변환기를 갖는 수신기"란 제목의 1997년 12월 9일에 출원된 미국 특허 출원 No. 08/987,306의 특징에 따라 이루어질 수 있다.
당업자는 디지털 IF 대 기저대역 처리 회로(86)가 본 발명의 범위를 벗어나지 않고서 도 1의 아날로그 IF 대 기저대역 처리 회로(36)와 같은 다른 버젼으로 교체될 수 있다. 또한, 디지털 기저대역 대 IF 처리 회로(86)의 DDS(84)는 디지털 기저대역 대 IF 처리 회로(86)에 형성되는 대신에 IF 대 기저대역 처리 회로(88)에 형성될 수 있다. 즉, DDS 출력(102)은 IF 대 기저대역 처리 회로(88)의 하향변환 회로 및/또는 ADC에 의해 사용될 수 있다. 게다가, AGC 회로(110)는 본 발명의 범위를 벗어나지 않고서 Δ∑ DAC(82)후에 아날로그 영역에서 형성될 수 있다.
도 3은 도 2의 Δ∑ DAC(82)의 블록선도이다. Δ∑ DAC(82)는 Δ∑ 변조기 (122)의 출력에서 1 비트 DAC(120)를 포함한다. Δ∑ 변조기(122)는 제 6 Δ∑ 변조기이다. Δ∑ 변조기(82)는 서로 직렬인 제 2 공진기들로 지칭되는 세개의 기본 건조 블록(124)들을 갖는다. 각 기본 건조 블록(124)은 디지털 지연(z-1)(128)의 조합, 전압 이득(αi)(i는 0에서 5까지의 범위인 정수 표시)을 갖는 증폭기(130)들, 가산기(132) 및 감산기(134)를 포함한다. 가산기(132)는 병렬로 증폭기(130)로부터 입력 및 출력을 수신한다. 증폭기(130) 중 하나는 디지털 지연기(128)에 의해 제공된 다른 증폭기(130)의 입력이기도 한 입력을 갖는다. 상기 입력은 후속의 공진기 (124)에서 디지털 지연기(128)에 의해 제공되고, 또는 출력 기본 블록(124)의 경우에, Δ∑ 변조기(82)의 잡음 형태 출력(127)에 의해 제공된다.
제 1 기본 건조 블록(124)은 가산기(132)에 제 3 입력으로서 도 2의 디지털 AGC(110)의 출력을 수신한다. 후속의 건조 블록(124)들은 가산기(132)에 제 3 입력들로 이전의 기본 건조 블록(124)의 출력들을 수신한다.
당업자는 기본 건조 블록(124)을 형성하는 방법이 기술분야에 공지되어 있으며 프로그램가능한 게이트 어레이들을 사용하여 형성될 수 있음을 이해할 것이다.
가산기(132)의 출력은 감산기(134)에 입력을 제공한다. 가산기(132)의 출력은 공진기(124)의 출력을 제공하면서, 디지털 지연기(128)를 통해 송신된다. 공진기(124)의 출력은 다른 디지털 지연기(128)를 통해 송신되며 피드백 루프를 형성하는 가산기(132)에 제 2 입력을 제공한다.
양자화 잡음은 선형 잡음 소자(126)로서 모델링되며 잡음 형태 출력(127)전에 발생한다.
증폭기(130)의 전압 이득은 Δ∑ 변조기(82)가 특정 응용에 대해 안정 잡음 형태 요구들을 충족시키도록 하는 잡음 송신 함수 및 신호 송신 함수를 제공하기 위해 수집된다. 증폭기(130)에 대한 이득(α)의 수집 방법은 기술분야에 공지되어 있다. 본 발명의 특정 실시예에서, 이득들은 α0= 0, α1= 3/2, α2= 0, α3= -3/4, α4= 0, α5= 1/8이다.
1 비트 DAC(120)는 도 2의 발진기 신호(112)에 의해 클로킹된다. 당업자는 1 비트 DAC(120)가 본 발명의 범위를 벗어나지 않고서 2 또는 3 비트 DAC와 같은 하위 비트 DAC에 의해 교체될 수 있다는 것을 이해할 것이다.
따라서, 본 발명은 특정 응용에 대해 특정 실시예를 참조하여 여기에 기술되었다. 당업자는 본 발명의 범위내에서 부가적인 변형, 응용 및 실시예들을 인식할것이다.
따라서 첨부된 청구항은 본 발명의 범위내에서 그러한 모든 응용, 변형 및 실시예들을 포함하도록 의도되었다.

Claims (62)

  1. 기저대역 신호를 중간 주파수 신호로 변환하는 디지털 회로에 있어서,
    제 1 주파수의 제 1 주기 신호를 제공하는 신호 소스;
    상기 제 1 주기 신호로부터 제 2 주파수의 제 2 주기 신호를 제공하는 주파수 합성 수단;
    상기 제 2 주기 신호를 사용하여 기저대역 신호를 디지털 중간 주파수 신호로 디지털 상향변환(upconverting)하는 상향변환 수단; 및
    상기 제 1 주기 신호를 사용하여 상기 디지털 중간 주파수 신호를 아날로그 중간 주파수 신호로 변환하는 디지털 대 아날로그 변환기 수단을 포함하는 것을 특징으로 하는 디지털 회로.
  2. 제 1 항에 있어서, 상기 신호 소스는 전압 제어된 발진기를 포함하는 것을 특징으로 하는 디지털 회로.
  3. 제 1 항에 있어서, 상기 주파수 합성 수단은 디지털 회로인 것을 특징으로 하는 디지털 회로.
  4. 제 3 항에 있어서, 상기 주파수 합성 수단은 직접 디지털 합성기를 포함하는 것을 특징으로 하는 디지털 회로.
  5. 제 1 항에 있어서, 상기 상향변환 수단은 상기 기저대역 신호 및/또는 상기 중간 주파수 신호로부터 바람직하지 않은 신호들을 제거하는 디지털 필터를 포함하는 것을 특징으로 하는 디지털 회로.
  6. 제 1 항에 있어서, 상기 상향변환 수단은 제 1 및 제 2 디지털 혼합기를 포함하는 것을 특징으로 하는 디지털 회로.
  7. 제 1 항에 있어서, 상기 상향변환 수단은 디지털 자동 이득 제어 회로를 포함하는 것을 특징으로 하는 디지털 회로.
  8. 제 1 항에 있어서, 상기 디지털 대 아날로그 변환기 수단은 델타-시그마 디지털 대 아날로그 변환기를 포함하는 것을 특징으로 하는 디지털 회로.
  9. 제 8 항에 있어서, 상기 델타-시그마 디지털 대 아날로그 변환기는 두번째 이상의 델타-시그마 변조기를 포함하는 것을 특징으로 하는 디지털 회로.
  10. 제 9 항에 있어서, 상기 델타-시그마 변조기는 여섯번째 델타-시그마 변조기인 것을 특징으로 하는 디지털 회로.
  11. 제 8 항에 있어서, 상기 델타-시그마 디지털 대 아날로그 변환기는 하위 비트 디지털 대 아날로그 변환기를 포함하는 것을 특징으로 하는 디지털 회로.
  12. 제 11 항에 있어서, 상기 디지털 대 아날로그 변환기는 1 비트 디지털 대 아날로그 변환기인 것을 특징으로 하는 디지털 회로.
  13. 중간 주파수 신호를 기저대역 신호로 변환하는 디지털 회로에 있어서,
    제 1 주파수의 제 1 주기 신호를 제공하는 신호 소스;
    상기 제 1 주기 신호로부터 제 2 주파수의 제 2 주기 신호를 제공하는 주파수 합성 수단;
    상기 제 2 주기 신호를 사용하여 아날로그 중간 주파수 신호를 디지털 기저대역 신호로 디지털 하향변환하는 하향변환 수단; 및
    상기 제 1 주기 신호를 사용하여 상기 아날로그 중간 주파수 신호를 디지털 중간 주파수 신호로 변환하는 아날로그 대 디지털 변환기 수단을 포함하는 것을 특징으로 하는 디지털 회로.
  14. 제 13 항에 있어서, 상기 신호 소스는 전압 제어 발진기를 포함하는 것을 특징으로 하는 디지털 회로.
  15. 제 13 항에 있어서, 상기 주파수 합성 수단은 주파수 배율기를 포함하는 것을 특징으로 하는 디지털 회로.
  16. 제 13 항에 있어서, 상기 주파수 합성 수단은 디지털 회로인 것을 특징으로 하는 디지털 회로.
  17. 제 16 항에 있어서, 상기 주파수 합성 수단은 직접 디지털 합성기를 포함하는 것을 특징으로 하는 디지털 회로.
  18. 제 13 항에 있어서, 상기 하향변환 수단은 디지털 혼합기를 포함하는 것을 특징으로 하는 디지털 회로.
  19. 제 13 항에 있어서, 아날로그 대 디지털 변환기 수단은 델타-시그마 아날로그 대 디지털 변환기를 포함하는 것을 특징으로 하는 디지털 회로.
  20. 수신 회로;
    송신 회로;
    상기 수신 회로 및 상기 송신 회로에 접속된 기저대역 처리기;
    상기 기저대역 처리기로부터의 기저대역 신호를 디지털 중간 주파수 신호로 변환하는 상기 송신회로에서의 디지털 회로; 및
    상기 디지털 중간 주파수 신호를 아날로그 중간 주파수 신호로 변환하기 위하여 상기 송신 회로에 설치된 델타-시그마 디지털 대 아날로그 변환기를 포함하는 것을 특징으로 하는 송수신기.
  21. 제 20 항에 있어서, 상기 델타-시그마 디지털 대 아날로그 변환기에 대한 입력을 위해 제 1 주파수의 제 1 주기 신호를 제공하는 신호 소스를 더 포함하는 것을 특징으로 하는 송수신기.
  22. 제 21 항에 있어서, 상기 제 1 주기 신호를 제 2 주파수의 제 2 주기 신호로 변환하는 직접 디지털 합성기를 더 포함하며, 상기 제 2 주기 신호는 상기 디지털 회로의 입력인 것을 특징으로 하는 송수신기.
  23. 제 1 기준 신호에 응답하여 제 1 주파수로부터 제 2 주파수로 제 1 신호를 디지털 상향변환하고 그에 응답하여 제 1 디지털 신호를 제공하는 제 1 수단;
    상기 제 2 주파수의 상기 제 1 디지털 신호를 제 1 아날로그 신호로 변환하는 제 2 수단;
    상기 제 1 아날로그 신호를 송신하는 제 3 수단;
    제 2 아날로그 신호를 수신하는 제 4 수단;
    상기 제 2 아날로그 신호를 제 2 기준 신호에 응답하여 제 2 디지털 신호로 디지털 하향변환하는 제 5 수단; 및
    상기 제 1 및 제 2 기준 신호를 제공하는 위상 동기 루프를 포함하는 것을특징으로 하는 송수신기.
  24. 제 23 항에 있어서, 입력으로써 상기 국부 발진기의 출력을 갖고 출력으로써 상기 제 1 기준 신호를 제공하는 직접 디지털 합성기를 더 포함하는 것을 특징으로 하는 송수신기.
  25. 제 23 항에 있어서, 입력으로써 상기 국부 발진기의 출력을 갖고 출력으로써 상기 제 2 기준 신호를 제공하는 직접 디지털 합성기를 더 포함하는 것을 특징으로 하는 송수신기.
  26. 제 1 주파수의 제 1 주기 신호를 생성하는 제 1 수단;
    상기 제 1 주기 신호로부터 제 2 주파수의 제 2 신호를 디지털로 생성하는 제 2 수단;
    상기 제 1 주기 신호를 사용하여 송수신기의 송신 회로 또는 수신 회로에서 신호들의 디지털 대 아날로그 변환 또는 아날로그 대 디지털 변환을 수행하며 델타-시그마 변조기를 포함하는 제 3 수단; 및
    상기 송수신기 및/또는 상기 수신기에서의 부가 회로를 위한 상기 제 2 신호를 이용하는 제 4 수단을 포함하며, 상기 부가 회로는 상기 제 2 신호에 의해 제공되는 클록 신호 또는 기준 주파수 제어 신호를 요구하는 것을 특징으로 하는 송수신기.
  27. 제 26 항에 있어서, 상기 제 1 수단은 발진기를 포함하는 것을 특징으로 하는 송수신기.
  28. 제 26 항에 있어서, 상기 제 2 수단은 직접 디지털 합성기를 포함하는 것을 특징으로 하는 송수신기.
  29. 제 26 항에 있어서, 상기 제 3 수단은 하위 비트 델타-시그마 디지털 대 아날로그 변환기를 포함하는 것을 특징으로 하는 송수신기.
  30. 제 29 항에 있어서, 상기 하위 비트 델타-시그마 디지털 대 아날로그 변환기는 1 비트 디지털 대 아날로그 변환기인 것을 특징으로 하는 송수신기.
  31. 제 26 항에 있어서, 상기 델타-시그마 변조기는 제 6 순서 델타-시그마 변조기인 것을 특징으로 하는 송수신기.
  32. 제 1 주파수의 제 1 주기 신호를 생성하는 수단;
    아날로그 신호를 수신하는 수단을 포함하는데, 상기 수신 수단은 상기 수신된 아날로그 신호를 디지털 신호로 변환하기 위해 상기 제 1 주기 신호를 이용하는 수단을 포함하며;
    상기 수신된 신호를 디지털 처리하고 제 1 송신 신호를 제공하는 수단;
    상기 제 1 송신 신호를 송신하는 수단을 포함하는데, 상기 송신 수단은 상기 제 1 송신 신호를 디지털로부터 아날로그로 변환하기 위해 상기 제 1 주기 신호를 이용하는 수단을 포함하며; 및
    상기 제 1 주기 신호를 사용하는 상기 송신 수단 및/또는 상기 수신 수단에서의 디지털 회로를 구동하는 수단을 포함하는 것을 특징으로 하는 송수신기.
  33. 제 32 항에 있어서, 상기 구동 수단은 제 1 주파수의 상기 제 1 주기 신호를 제 2 주파수의 제 2 주기 신호로 변환하는 직접 디지털 합성기를 포함하며, 상기 제 2 주기 신호는 상기 디지털 회로에 포함된 디지털 회로에 입력으로 제공되는 것을 특징으로 하는 송수신기.
  34. 제 33 항에 있어서, 상기 디지털 회로는 디지털 혼합기인 것을 특징으로 하는 송수신기.
  35. 제 32 항에 있어서, 상기 디지털 회로는 상기 송신 수단에서의 신호 혼합 회로에 의해 사용되는 상기 제 1 주기 신호로부터의 제 2 주기 신호를 생성하는 직접 디지털 합성기를 포함하는 것을 특징으로 하는 송수신기.
  36. 제 1 항에 있어서, 상기 직접 디지털 합성기는 프로그램가능한 직접 디지털합성기인 것을 특징으로 하는 송수신기.
  37. 제 32 항에 있어서, 상기 송신 수단은 델타-시그마 디지털 대 아날로그 변환기를 포함하며, 상기 디지털 대 아날로그 변환기는 입력으로 상기 제 1 주기 신호를 갖는 것을 특징으로 하는 송수신기.
  38. 제 37 항에 있어서, 상기 델타-시그마 디지털 대 아날로그 변환기는 하위 비트 디지털 대 아날로그 변환기 및 델타-시그마 변조기를 포함하는 것을 특징으로 하는 송수신기.
  39. 제 38 항에 있어서, 상기 하위 비트 디지털 대 아날로그 변환기는 1 비트 디지털 대 아날로그 변환기인 것을 특징으로 하는 송수신기.
  40. 제 38 항에 있어서, 상기 델타-시그마 변조기는 제 6 순서 델타-시그마 변조기인 것을 특징으로 하는 송수신기.
  41. 제 40 항에 있어서, 상기 델타-시그마 변조기는 3/2, -3/4, 1/8의 이득을 갖는 증폭기를 포함하는 것을 특징으로 하는 송수신기.
  42. 제 32 항에 있어서, 상기 송신 수단은 상기 제 1 송신 신호의 이득을 조절하는 디지털 자동 이득 제어 회로를 포함하는 것을 특징으로 하는 송수신기.
  43. 제 42 항에 있어서, 상기 자동 이득 제어 회로의 출력은 상기 델타-시그마 아날로그 대 디지털 변환기에 입력되는 것을 특징으로 하는 송수신기.
  44. 제 43 항에 있어서, 상기 송신 수단은 상기 자동 이득 제어 회로에 입력을 제공하기 위해 디지털 저역통과 필터, 디지털 혼합기 및 디지털 가산기를 포함하는 것을 특징으로 하는 송수신기.
  45. 제 32 항에 있어서, 상기 수신 수단은 델타-시그마 아날로그 대 디지털 변환기를 포함하는 것을 특징으로 하는 송수신기.
  46. 제 45 항에 있어서, 상기 수신 수단은 입력으로 상기 제 1 주기 신호를 수신하고 그에 응답하여 주파수 조절된 신호를 제공하는 주파수 배율기를 포함하는 것을 특징으로 하는 송수신기.
  47. 제 46 항에 있어서, 상기 주파수 조절된 신호는 상기 제 1 주기 신호의 주파수의 약 1/4 번째 주파수를 갖는 것을 특징으로 하는 송수신기.
  48. 제 46 항에 있어서, 상기 델타-시그마 아날로그 대 디지털 변환기는 입력으로 상기 주파수 조절된 신호를 수신하는 것을 특징으로 하는 송수신기.
  49. 제 32 항에 있어서, 상기 생성 수단은 전압 제어된 발진기를 포함하는 것을 특징으로 하는 송수신기.
  50. 제 32 항에 있어서, 상기 처리 수단은 기저대역 처리기를 포함하는 것을 특징으로 하는 송수신기.
  51. 고성능, 공간효율 및 전력효율성을 갖는 송수신기에 있어서,
    무선 주파수 신호를 수신 및 송신하는 안테나 수단;
    상기 무선 주파수 신호를 중간 주파수 신호로 및 중간 주파수 신호를 상기 무선 주파수 신호로 변조하는 제 1 변조 수단;
    상기 중간 주파수 신호를 기저대역 신호로 및 기저대역 신호를 상기 중간 주파수 신호로 변조하는 제 2 변조 수단을 포함하는데, 상기 제 2 변조 수단은 단일 국부 발진기를 가지며;
    상기 기저대역 신호 및 상기 중간 주파수 신호로부터 바람직하지 않은 신호들을 제거하는 필터링 수단;
    신호 처리를 용이하게 하도록 상기 기저대역 신호 및 상기 중간 주파수 신호의 이득을 조절하기 위해 상기 필터링 수단과 통신하는 이득 제어 수단; 및
    미리 결정된 송수신기 명령들에 따라 상기 기저대역 신호를 처리하는 수단을포함하는 것을 특징으로 하는 송수신기.
  52. 제 51 항에 있어서, 상기 제 2 변조 수단은 디지털 혼합 회로로 상기 변조를 수행하는 것을 특징으로 하는 송수신기.
  53. 제 52 항에 있어서, 상기 제 2 변조 수단은 상기 제 1 국부 발진기에 의한 출력과는 다른 주파수의 클록 신호를 생성하는 직접 디지털 합성기를 포함하는 것을 특징으로 하는 송수신기.
  54. 제 51 항에 있어서, 상기 이득 제어 수단은 상기 혼합 회로와 통신하는 디지털 자동 이득 제어 회로를 포함하는 것을 특징으로 하는 송수신기.
  55. 제 51 항에 있어서, 상기 처리 수단은 셀룰라 전화 기저대역 처리기인 것을 특징으로 하는 송수신기.
  56. 제 51 항에 있어서, 상기 필터링 수단은 송신 대역통과 필터, 수신 대역통과 필터 및 적어도 하나의 저역통과 필터를 포함하는 것을 특징으로 하는 송수신기.
  57. 제 51 항에 있어서, 상기 제 1 변조 수단은 제 1 국부 발진기를 포함하는 것을 특징으로 하는 송수신기.
  58. 고성능의 효율적인 하드웨어 송수신기에 있어서,
    수신 신호를 수신하고 송신 신호를 송신하는 안테나 수단;
    제 1 주기 신호를 생성하는 발진기 수단;
    송신된 신호 및 수신된 신호를 처리하는 신호 처리기;
    상기 수신 신호를 기저대역 신호로 변환하기 위한 입력으로서 상기 제 1 주기 신호를 갖는 제 1 아날로그 대 디지털 변환기를 갖는 수신 회로를 포함하는데, 상기 기저대역 신호는 상기 신호 처리기에 입력되며;
    상기 신호 처리기로부터 수신된 송신 기저대역 신호를 중간 주파수 대역 신호와 혼합하기 위한 혼합 회로를 갖는 송신 회로;
    상기 혼합 회로를 클로킹하기 위해 상기 제 1 주기 신호와 제 2 주기 신호를 합성하는 직접 디지털 합성기;
    상기 중간 주파수 대역 신호를 아날로그 신호로 변환하기 위한 입력으로 상기 제 1 주기 신호를 갖는 상기 송신 회로에서의 제 1 디지털 대 아날로그 변환기; 및
    상기 중간 주파수 대역 신호를 방송에 적합한 주파수 대역에 변조하고 그에 응답하여 상기 송신 신호를 생성하는 변조 회로를 포함하는 것을 특징으로 하는 송수신기.
  59. 중간 주파수 대역 및 기저대역간의 신호를 변조하는 디지털 회로에 있어서,
    제 1 주파수의 제 1 주기 신호를 제공하는 국부 발진기;
    상기 제 1 주기 신호를 사용하여 아날로그 신호를 디지털 신호로 및/또는 디지털 신호를 아날로그 신호로 변환하는 델타-시그마 변환기;
    상기 제 1 주기 신호에 기초하며 제 2 주파수를 갖는 제 2 주기 신호를 제공하는 직접 디지털 합성기; 및
    상기 제 2 주기 신호를 사용하는 상기 중간 주파수 대역과 상기 기저대역 간의 상기 디지털 신호 및/또는 상기 아날로그 신호를 변조하는 혼합 수단을 포함하는 것을 특징으로 하는 디지털 회로.
  60. 신호를 송신하고 수신하는 방법에 있어서,
    제 1 기준 신호에 응답하여 제 1 주파수로부터 제 2 주파수로 제 1 신호를 디지털 상향변환하고 그에 응답하여 제 1 디지털 신호를 제공하는 단계;
    상기 제 2 주파수의 상기 제 1 디지털 신호를 제 1 아날로그 신호로 변환하는 단계;
    상기 제 1 아날로그 신호를 송신하는 단계;
    제 2 아날로그 신호를 수신하는 단계;
    제 2 기준 신호에 응답하여 상기 제 2 아날로그 신호를 제 2 디지털 신호로 디지털 하향변환하는 단계; 및
    국부 발진기를 통해 상기 제 1 및 제 2 기준 신호들을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  61. 제 60 항에 있어서, 상기 국부 발진기의 출력을 갖는 직접 디지털 합성기를 통해 상기 제 1 기준신호를 입력으로 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  62. 제 60 항에 있어서, 상기 국부 발진기의 출력을 갖는 직접 디지털 합성기를 통해 상기 제 2 기준 신호를 입력으로 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020017001264A 1998-07-30 1999-07-27 델타-시그마 디지털 대 아날로그 변환기를 갖는 하드웨어송수신기 KR20010071066A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/126,681 1998-07-30
US09/126,681 US6321075B1 (en) 1998-07-30 1998-07-30 Hardware-efficient transceiver with delta-sigma digital-to-analog converter
PCT/US1999/017081 WO2000007301A2 (en) 1998-07-30 1999-07-27 Hardware-efficient transceiver with delta-sigma digital-to-analog converter

Publications (1)

Publication Number Publication Date
KR20010071066A true KR20010071066A (ko) 2001-07-28

Family

ID=22426166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001264A KR20010071066A (ko) 1998-07-30 1999-07-27 델타-시그마 디지털 대 아날로그 변환기를 갖는 하드웨어송수신기

Country Status (14)

Country Link
US (1) US6321075B1 (ko)
EP (1) EP1145449B1 (ko)
JP (5) JP2002521954A (ko)
KR (1) KR20010071066A (ko)
CN (1) CN1138348C (ko)
AT (1) ATE411648T1 (ko)
AU (1) AU759608B2 (ko)
BR (1) BR9912530A (ko)
CA (1) CA2338539C (ko)
DE (1) DE69939750D1 (ko)
HK (1) HK1042174B (ko)
ID (1) ID28513A (ko)
RU (1) RU2248665C2 (ko)
WO (1) WO2000007301A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848243B1 (ko) * 2007-01-09 2008-07-24 에스케이 텔레콤주식회사 모뎀 동기를 이용한 무선 중계 시스템

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321075B1 (en) * 1998-07-30 2001-11-20 Qualcomm Incorporated Hardware-efficient transceiver with delta-sigma digital-to-analog converter
EP1161799B1 (de) * 1999-03-12 2002-08-28 Siemens Aktiengesellschaft Sendeempfänger
US6799020B1 (en) * 1999-07-20 2004-09-28 Qualcomm Incorporated Parallel amplifier architecture using digital phase control techniques
EP1198889B1 (de) * 1999-07-21 2003-06-25 Siemens Aktiengesellschaft Taktsignalgenerator
EP1148654A1 (de) 2000-04-18 2001-10-24 Infineon Technologies AG Sende- und Empfangseinheit
ES2184587B1 (es) * 2000-12-18 2004-08-01 Diseño De Sistemas En Silicio, S.A. Sistema y procedimiento de transmision digital de datos punto a multipunto sobre red electrica.
US7088979B1 (en) * 2001-06-13 2006-08-08 Lsi Logic Corporation Triple conversion RF tuner with synchronous local oscillators
WO2003017508A1 (en) * 2001-08-20 2003-02-27 Qualcomm Incorporated Transmitter system and method for a wireless communication system
US7924937B2 (en) 2002-03-04 2011-04-12 Stmicroelectronics N.V. Resonant power converter for radio frequency transmission and method
JP2005520406A (ja) * 2002-03-04 2005-07-07 エスティーマイクロエレクトロニクス エヌ．ブィ． 共振パワー変換用コーダー装置およびその方法
US7116721B1 (en) * 2002-05-20 2006-10-03 Cirrus Logic, Inc. Delta-sigma modulators with integral digital low-pass filtering
US7219037B2 (en) 2002-10-24 2007-05-15 Lecroy Corporation High bandwidth oscilloscope
US10659071B2 (en) 2002-10-24 2020-05-19 Teledyne Lecroy, Inc. High bandwidth oscilloscope
US7421043B2 (en) * 2002-11-27 2008-09-02 Lsi Corporation Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms
KR20050115258A (ko) * 2003-02-28 2005-12-07 실리콘 래버래토리즈 , 인코포레이티드 라디오 주파수 수신기를 위한 튜너 및 그와 관련된 방법
US7447493B2 (en) * 2003-02-28 2008-11-04 Silicon Laboratories, Inc. Tuner suitable for integration and method for tuning a radio frequency signal
US7606321B2 (en) * 2004-01-22 2009-10-20 Broadcom Corporation System and method for simplifying analog processing in a transmitter incorporating a randomization circuit
US7330698B1 (en) 2004-04-27 2008-02-12 Piping Hot Networks Ltd. Intelligent spectrum management in a multiple input multiple output (MIMO) wireless communications system
US7330697B1 (en) 2004-04-27 2008-02-12 Piping Hot Networks Ltd. Installation technique for a multiple input multiple output (MIMO) wireless communications systems
US7333455B1 (en) 2004-04-27 2008-02-19 Piping Hot Networks Ltd Multiple input multiple output (MIMO) wireless communications system
US7469013B1 (en) 2004-04-27 2008-12-23 Mototola, Inc. Intelligent adaptive modulation in a multiple input multiple output (MIMO) wireless communications system
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US7626462B1 (en) * 2006-05-02 2009-12-01 Rf Micro Devices, Inc. Fractional-N based digital AFC system with a translational PLL transmitter
GB2440187A (en) * 2006-07-17 2008-01-23 Ubidyne Inc DUC and DDC forming digital transceiver
GB2459312A (en) * 2008-04-19 2009-10-21 Peter Henry Saul Non-Heterodyne Frequency Converter which uses a Direct Digital Synthesiser
CN102113244B (zh) 2008-07-30 2015-12-02 微动公司 用于脉宽调制信号处理的方法和装置
RU2467476C2 (ru) * 2008-07-30 2012-11-20 Майкро Моушн, Инк. Способ и устройство для обработки сигналов широтно-импульсной модуляции
KR101599985B1 (ko) * 2008-11-14 2016-03-04 삼성전자주식회사 이동통신 시스템의 디지털 송신 장치 및 방법
JP5852308B2 (ja) 2009-12-22 2016-02-03 曙ブレーキ工業株式会社 摩擦材の製造方法
CN101800678B (zh) * 2010-03-12 2012-05-23 华为技术有限公司 应用ccdp和xpic的微波传输方法、装置和系统
US8451150B2 (en) * 2010-04-11 2013-05-28 Mediatek Inc. Transceiver and method for converting signals of the transceiver thereof
DE102010043842A1 (de) * 2010-11-12 2012-05-16 Endress + Hauser Wetzer Gmbh + Co Kg Delta-Sigma-D/A-Wandler
GB2489002A (en) * 2011-03-14 2012-09-19 Nujira Ltd Delay adjustment to reduce distortion in an envelope tracking transmitter
CN102118168A (zh) * 2011-04-08 2011-07-06 中国科学院半导体研究所 基于多比特串行转换的逐次逼近模数转换器
CN102916720B (zh) * 2012-10-16 2014-07-23 清华大学 一种可重构多频段收发机射频前端
GB2513549B (en) * 2013-02-20 2017-04-26 Lime Microsystems Ltd Transmitter and receiver circuits
US9294079B1 (en) 2014-11-10 2016-03-22 Mitsubishi Electric Research Laboratories, Inc. System and method for generating multi-band signal
US9985667B1 (en) 2017-04-24 2018-05-29 Mitsubishi Electric Research Laboratories, Inc. Inter-band CA digital transmitter with multi-stage out-of-band noise canceller
EA037933B1 (ru) * 2018-11-12 2021-06-09 Открытое акционерное общество "Межгосударственная Корпорация Развития" Передатчик

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HU183313B (en) 1981-02-06 1984-04-28 Egyesuelt Izzolampa Lighting system and electric lighting unit of compact structure
US5058107A (en) * 1989-01-05 1991-10-15 Hughes Aircraft Company Efficient digital frequency division multiplexed signal receiver
US5003621A (en) 1989-11-02 1991-03-26 Motorola, Inc. Direct conversion FM receiver
JPH03258125A (ja) * 1990-03-08 1991-11-18 Toshiba Corp 無線通信装置
FI89845C (fi) 1991-09-04 1993-11-25 Nokia Mobile Phones Ltd Koppling foer alstring av saendningssignal i en radiotelefon
US5745523A (en) 1992-10-27 1998-04-28 Ericsson Inc. Multi-mode signal processing
DE4237692C1 (de) 1992-11-07 1994-03-03 Grundig Emv Empfänger für ein digitales Rundfunksignal
US5375146A (en) * 1993-05-06 1994-12-20 Comsat Corporation Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters
EP0701745B1 (en) * 1993-06-04 1999-09-15 Rca Thomson Licensing Corporation Direct conversion tuner
JP3154624B2 (ja) * 1994-09-26 2001-04-09 松下電器産業株式会社 デジタルデータ受信装置
GB2304243B (en) * 1995-08-04 2000-03-15 Nokia Mobile Phones Ltd Analogue to digital and digital to analogue converters
US5627499A (en) * 1995-10-13 1997-05-06 Pacific Communication Sciences, Inc. Digital modulator and upconverter having single-bit delta-sigma data converters
US5796777A (en) * 1996-02-27 1998-08-18 Motorola, Inc. Apparatus and method for digitizing and detecting a received radio frequency signal
GB2311194B (en) * 1996-03-12 2000-05-31 Nokia Mobile Phones Ltd Transmitting and receiving radio signals
US5930301A (en) * 1996-06-25 1999-07-27 Harris Corporation Up-conversion mechanism employing side lobe-selective pre-distortion filter and frequency replica-selecting bandpass filter respectively installed upstream and downstream of digital-to-analog converter
US5898325A (en) * 1997-07-17 1999-04-27 Analog Devices, Inc. Dual tunable direct digital synthesizer with a frequency programmable clock and method of tuning
US6321075B1 (en) * 1998-07-30 2001-11-20 Qualcomm Incorporated Hardware-efficient transceiver with delta-sigma digital-to-analog converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848243B1 (ko) * 2007-01-09 2008-07-24 에스케이 텔레콤주식회사 모뎀 동기를 이용한 무선 중계 시스템

Also Published As

Publication number Publication date
CA2338539A1 (en) 2000-02-10
JP5844294B2 (ja) 2016-01-13
JP2009290886A (ja) 2009-12-10
ID28513A (id) 2001-05-31
ATE411648T1 (de) 2008-10-15
CN1338154A (zh) 2002-02-27
JP5602709B2 (ja) 2014-10-08
RU2248665C2 (ru) 2005-03-20
CN1138348C (zh) 2004-02-11
JP2002521954A (ja) 2002-07-16
HK1042174B (zh) 2004-12-10
EP1145449A3 (en) 2002-09-11
JP5546812B2 (ja) 2014-07-09
DE69939750D1 (de) 2008-11-27
EP1145449B1 (en) 2008-10-15
WO2000007301A3 (en) 2001-08-23
BR9912530A (pt) 2001-10-23
AU759608B2 (en) 2003-04-17
CA2338539C (en) 2010-11-30
WO2000007301A2 (en) 2000-02-10
AU5323299A (en) 2000-02-21
JP5571209B2 (ja) 2014-08-13
EP1145449A2 (en) 2001-10-17
JP2012055005A (ja) 2012-03-15
HK1042174A1 (en) 2002-08-02
JP2013118690A (ja) 2013-06-13
US6321075B1 (en) 2001-11-20
JP2013153447A (ja) 2013-08-08

Similar Documents

Publication Publication Date Title
JP5602709B2 (ja) デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ
US7075384B2 (en) Delta-sigma modulated fractional-N PLL frequency synthesizer and wireless communication apparatus
US20030210746A1 (en) Radio transmission frequency digital signal generation
US20060092061A1 (en) Continuous-time delta-sigma ADC with programmable input range
EP1424777B1 (en) Linearization technique for phase locked loops employing differential charge pump circuitry
EP2304874A2 (en) Dithering a digitally-controlled oscillator output in a phase-locked loop
EP1212838B1 (en) Hybrid bandpass and baseband delta-sigma modulator
JP4416660B2 (ja) 信号の周波数を変換するためのシステムおよび方法
JPH1093475A (ja) 複合システム共用端末
EP1095458A1 (en) System for generating an accurate low-noise periodic signal
KR20010041140A (ko) 무선 주파수 신호의 전송 회로, 무선전화 장치 및 주파수변환기
MXPA01000175A (en) System for generating an accurate low-noise periodic signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application