KR20010066288A - Method for measuring a overlay status in a fabricating process of a semiconductor device - Google Patents
Method for measuring a overlay status in a fabricating process of a semiconductor device Download PDFInfo
- Publication number
- KR20010066288A KR20010066288A KR1019990067887A KR19990067887A KR20010066288A KR 20010066288 A KR20010066288 A KR 20010066288A KR 1019990067887 A KR1019990067887 A KR 1019990067887A KR 19990067887 A KR19990067887 A KR 19990067887A KR 20010066288 A KR20010066288 A KR 20010066288A
- Authority
- KR
- South Korea
- Prior art keywords
- overlay
- pattern
- patterns
- measurement
- wafer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
Description
본 발명은 반도체 장치의 제조 공정에 관한 것으로, 더욱 상세하게는 반도체 장치의 제조 공정에서 웨이퍼 상에 패턴을 형성하기 위한 포토 공정에서 각 레이어(layer : 층)의 오버레이를 측정하는 오버레이 측정 방법에 관한 것이다.The present invention relates to a manufacturing process of a semiconductor device, and more particularly to an overlay measuring method for measuring the overlay of each layer in a photo process for forming a pattern on a wafer in the manufacturing process of a semiconductor device. will be.
잘 알려진 바와 같이 반도체 제조 공정중 포토 공정은 웨이퍼 상에 실제로 필요한 회로를 포토 레지스트(photo resist)를 이용하여 그리는 공정으로서, 설계하고자 하는 회로 패턴이 그려진 포토 마스크 또는 레티클(photo mask 또는 reticle)에 빛을 조사하여 웨이퍼 상에 도포된 포토 레지스트를 감광시키므로써 원하는 패턴을 웨이퍼 상에 형성할 수 있게 된다.As is well known, the photo process in the semiconductor fabrication process is a process of drawing a photoresist that is actually needed on a wafer by using a photo resist, which is used to light a photo mask or reticle on which a circuit pattern to be designed is drawn. The photoresist applied on the wafer is irradiated to expose the desired pattern on the wafer.
그리고, 이러한 포토 공정을 진행중에 수행되는 오버레이는 반도체 장치 내의 각 층을 형성하는 과정에서, 각 층에서 형성되는 패턴을 정확히 맞추어 쌓기 위한 것으로서, 이는 포토 공정에 있어서 중요한 공정중 하나이다. 즉, 상위 층으로 진행해 가면서 각 층 간의 오버레이 공정 마진(margin)이 실제 반도체 소자의 특성에 상당한 영향을 미치게 된다. 특히, 최근 들어 포토 리소그래피(photo lithography) 기술의 향상으로 패턴의 크기가 점차 축소되면서 오버레이 마진 또한 상당한 정밀도를 요구하게 된다.In addition, the overlay performed during the photo process is to accurately stack the patterns formed in each layer in the process of forming each layer in the semiconductor device, which is one of the important processes in the photo process. In other words, as the process progresses to the upper layer, the overlay process margin between each layer has a significant influence on the characteristics of the actual semiconductor device. In particular, as the size of the pattern is gradually reduced due to the advancement of photo lithography technology, the overlay margin also requires considerable precision.
한편, 이와 관련하여 도 1은 종래의 일반적인 반도체 제조 공정에서 오버레이 측정을 위해 사용되는 오버레이 마크를 예시적으로 도시한 도면으로서, 동도면에 도시한 바와 같이, 종래의 일반적인 오버레이 마크는 한 변이 20∼30㎛의 외부 박스(outer box)(12)와, 한 변이 10∼20㎛의 내부 박스(inner box)(11)로 이루어져있으며, 각 박스(10),(20)의 바(bar)의 폭은 2㎛이다.Meanwhile, FIG. 1 exemplarily illustrates an overlay mark used for overlay measurement in a conventional general semiconductor manufacturing process. As shown in the drawing, the conventional general overlay mark is 20 to one side. It consists of an outer box 12 of 30 mu m and an inner box 11 of 10 to 20 mu m on one side, and the width of the bars of each box 10, 20. Is 2 µm.
외부 박스(12)는 패터닝 공정의 제 1 층의 레티클 스크라이브 라인(도시 생략됨)내에 전사되고, 내부 박스(11)는 제 2 층의 레티클 스크라이브 라인(도시 생략됨)내에 전사되는데, 변위 측정은 이러한 내부 및 외부 박스(11),(12)의 정렬 상태가 동일한 비율로 전사되는지를 검사하는 것이다.The outer box 12 is transferred into the reticle scribe line (not shown) of the first layer of the patterning process, and the inner box 11 is transferred into the reticle scribe line (not shown) of the second layer, the displacement measurement being This is to check whether the alignment of the inner and outer boxes 11 and 12 is transferred at the same ratio.
즉, 내부 박스(11)와 외부 박스(12)를 오버랩(over-lap)시키면, 도시한 바와 같이, 크기가 작은 내부 박스(11)가 외부 박스(12) 내부에 포함되는 바, 외부 박스(12)의 바 안쪽과 내부 박스(11)의 바 바깥쪽간의 거리 비율을 측정하여 오버레이에 따른 패턴 변위를 측정할 수 있다.That is, when the inner box 11 and the outer box 12 overlap with each other, as illustrated, a small inner box 11 is included in the outer box 12 as shown in the figure. The displacement of the pattern according to the overlay may be measured by measuring the distance ratio between the inside of the bar of 12) and the outside of the bar of the inner box 11.
이러한 오버레이 마크를 이용하여 하나의 층에 대한 오버레이 상태를 판단하는 종래의 오버레이 측정 방법에서는 웨이퍼 상의 각 샷(shot)에 대한 노광을 수행하여 각 샷에 포함된 각각의 칩에 대한 패턴을 형성한 다음 하나의 층에 대한 패터닝이 종료되면, 소정의 샷(예를 들어, 9 샷)에 대해서만 오버레이를 측정하므로써 해당 층에 대한 오버레이 상태를 판별하였다.In the conventional overlay measurement method of determining the overlay state of one layer by using the overlay mark, a pattern of each chip included in each shot is formed by performing exposure to each shot on the wafer. When the patterning for one layer was finished, the overlay state for that layer was determined by measuring the overlay only for a given shot (eg, nine shots).
이때, 하나의 샷 내에는 도 1에 도시된 바와 같은 오버레이 마크가 4개씩 존재하기 때문에 하나의 층에 대한 오버레이 상태를 판별하기 위해서는 9×4=36개의 오버레이 마크에 대한 외부 박스 및 내부 박스간의 거리를 측정하게 된다.At this time, since there are four overlay marks as shown in FIG. 1 in one shot, in order to determine the overlay state of one layer, the distance between the outer box and the inner box for 9 × 4 = 36 overlay marks Will be measured.
따라서, 이러한 종래의 오버레이 측정 방법에서는, 36번의 연산 과정이 수행하기 때문에 그 만큼 많은 시간이 소요되며, 웨이퍼 상에 형성된 다수의 칩에 대한 다수의 샷중에서 소정 갯수의 샷(통상적으로 9샷)에 대한 오버레이만을 측정하기때문에 소요되는 시간에 비해 효율성이 저하되는 문제점이 있다.Therefore, in the conventional overlay measurement method, since 36 calculations are performed, it takes a lot of time, and a predetermined number of shots (typically nine shots) among a plurality of shots for a plurality of chips formed on a wafer are performed. Since only the overlay is measured, there is a problem that the efficiency is lowered compared to the time required.
만일, 이러한 오버레이 측정을 보다 더 빠른 시간 내에 보다 더 많은 샷에 대해서 측정할 수 있게 된다면, 오버레이 측정에 따른 효율성을 향상시킬 수 있게 될 것이다.If the overlay measurement can be measured for more shots in a faster time, it will be possible to improve the efficiency of the overlay measurement.
따라서, 본 발명은 상기한 점에 착안하여 안출한 것으로, 보다 더 많은 샷에 대한 오버레이를 보다 더 빠른 시간 내에 측정할 수 있는 반도체 제조 공정에서의 오버레이 측정 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an overlay measuring method in a semiconductor manufacturing process that can measure an overlay for more shots in a faster time.
상기 목적을 달성하기 위한 본 발명은, 레티클에 형성된 패턴을 웨이퍼 상에 노광하여 반도체 장치에 대한 다수의 층을 형성하는 과정에서 각 층에 대한 패턴의 정확한 적층 여부를 검출하는 오버레이 측정 방법에 있어서, 상기 레티클은, 상기 오버레이 측정을 위한 각기 다른 형태의 제 1 및 제 2, 제 3, 제 4 오버레이 마크를 포함하고, 상기 오버레이 마크는 상호 인접하는 네 개의 샷(shot)에 의해 하나의 측정용 오버레이 패턴을 형성하며, 상기 방법은: 상기 레티클에 형성된 상기 오버레이 패턴을 상기 웨이퍼 상에 샷 단위로 노광하여 상기 각 오버레이 마크에 대응하는 제 1 및 제 2, 제 3, 제 4 오버레이 패턴을 형성하는 제 1 단계; 상기 각 오버레이 패턴중 2개의 오버레이 패턴과 상기 레티클 상의 오버레이 마크중 두 개의 오버레이 마크를 중첩하여 인접하는 다음 샷에 대한 노광을 수행하는 제 2 단계; 상기 제 2 단계를 반복 수행하여 상기 웨이퍼 상의 모든 샷에 대한 오버레이 패턴을 형성하는 제 3 단계; 상기 모든 샷에 대한 오버레이 패턴이 형성되면, 상기웨이퍼 상에 형성된 다수의 상기 측정용 오버레이 패턴중 n개의 측정용 오버레이 패턴을 이용하여 후속하는 다음 층과의 오버레이 상태를 측정하는 제 4 단계를 포함하는 반도체 제조 공정에서의 오버레이 측정 방법을 제공한다.In the present invention for achieving the above object, in the overlay measurement method for detecting whether the pattern for each layer is accurately stacked in the process of forming a plurality of layers for the semiconductor device by exposing the pattern formed on the reticle on the wafer, The reticle comprises different types of first and second, third and fourth overlay marks for measuring the overlay, wherein the overlay marks are one overlay for measurement by four adjacent shots. Forming a pattern, the method comprising: exposing the overlay pattern formed on the reticle on a wafer in shot units to form first, second, third, and fourth overlay patterns corresponding to each overlay mark; Stage 1; A second step of performing exposure to an adjacent next shot by overlapping two overlay marks of each overlay pattern and two overlay marks of the overlay marks on the reticle; Repeating the second step to form an overlay pattern for all shots on the wafer; A fourth step of measuring an overlay state with a subsequent next layer using n measurement overlay patterns of the plurality of measurement overlay patterns formed on the wafer when the overlay patterns for all shots are formed; An overlay measurement method in a semiconductor manufacturing process is provided.
도 1은 종래의 일반적인 반도체 제조 공정에서 오버레이 측정을 위해 사용되는 오버레이 마크를 예시적으로 도시한 도면,1 exemplarily illustrates overlay marks used for overlay measurement in a conventional general semiconductor manufacturing process;
도 2는 본 발명의 바람직한 실시예에 따른 오버레이 측정 방법을 수행하기 위해서 레티클 상에 형성된 오버레이 마크를 도시한 도면,2 illustrates an overlay mark formed on a reticle to perform an overlay measuring method according to a preferred embodiment of the present invention;
도 3은 도 2에 도시된 레티클을 이용하여 형성된 각각의 샷에 대한 오버레이 패턴을 도시한 도면,FIG. 3 illustrates an overlay pattern for each shot formed using the reticle shown in FIG. 2;
도 4는 본 발명에 따른 오버레이 측정 방법을 설명하기 위해 도시한 도면,4 is a view illustrating an overlay measuring method according to the present invention;
도 5는 도 3에 도시된 오버레이 패턴을 이용하여 본 발명에 따른 오버레이를 측정하는 방법을 설명하기 위해 도시한 도면.5 is a view for explaining a method of measuring an overlay according to the present invention using the overlay pattern shown in FIG.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
20 : 레티클 21, 22, 23, 24 : 오버레이 마크20: Reticle 21, 22, 23, 24: Overlay Mark
31, 32, …, 36 : 샷 41, 42, …, 52 : 오버레이 패턴31, 32,... , 36: shots 41, 42,... , 52: overlay pattern
100 : 웨이퍼100: wafer
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 제조 공정에서의 오버레이 측정 방법에 대해 상세히 설명한다.Hereinafter, an overlay measuring method in a semiconductor manufacturing process according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 바람직한 실시예에 따른 오버레이 측정 방법을 수행하기 위해 레티클(20) 상에 형성된 오버레이 마크를 도시한 도면으로서, 본 발명에서는 도 1에 도시된 종래의 오버레이 마크와는 달리, 도 2에 도시된 바와 같이 각기 다른 형태를 갖는 오버레이 마크(21, 22, 23, 24)를 사용한다.FIG. 2 illustrates an overlay mark formed on the reticle 20 to perform an overlay measuring method according to a preferred embodiment of the present invention. Unlike the conventional overlay mark shown in FIG. 1, FIG. As shown in Fig. 2, overlay marks 21, 22, 23 and 24 having different shapes are used.
그리고, 이러한 오버레이 마크(21∼24)가 포함된 레티클(20)을 이용하여 도시 생략된 웨이퍼 상에 형성된 다수의 칩에 대해 샷(shot) 단위로 노광을 수행하므로써 실제 각각의 칩에 형성하고자 하는 패턴 및 오버레이 패턴을 형성하게 되는데, 이때 하나의 샷은 통상적으로 다수의 칩, 예를 들어 9개로 구성되기 때문에 하나의 샷에 대한 노광을 수행하게 되면 9개의 칩 각각에 패턴이 형성된다.In addition, by using the reticle 20 including the overlay marks 21 to 24, a plurality of chips formed on a wafer (not shown) are exposed on a shot basis to actually form the chips on each chip. A pattern and an overlay pattern are formed. In this case, since one shot is typically composed of a plurality of chips, for example, nine shots, a pattern is formed on each of the nine chips when exposure to one shot is performed.
한편, 이러한 노광 과정은 각각의 샷에 대해 순차적으로 수행되는데, 먼저 하나의 샷에 대한 노광이 완료되면 다시 인접하는 다른 샷으로 이동하여 노광을 수행하게 된다.On the other hand, the exposure process is performed sequentially for each shot, when the exposure of one shot is completed first, the exposure is moved to another adjacent shot again.
도 3은 도 2에 도시된 레티클(20)을 이용하여 각각의 샷(31, 32, …, 36)에 대한 노광을 수행하므로써, 도시 생략된 웨이퍼 상에 형성된 오버레이 패턴(41,42, …, 52)을 도시한 도면이다.FIG. 3 shows the overlay patterns 41, 42,... Formed on the wafer, not shown, by performing exposure for each shot 31, 32,..., 36 using the reticle 20 shown in FIG. 2. 52 is a view showing.
즉, 도 2에 도시된 형태의 레티클(20)을 이용하여 샷 단위로 노광을 수행하게 되면, 각 샷(31∼36)에 대응하는 오버레이 패턴(41∼52)이 형성되는데, 이때 상호 인접하는 4개의 샷이 모두 겹친 부분의 오버레이 패턴(46, 47)은 동도면에 도시된 바와 같은 형태의 오버레이 패턴이 형성되며, 이대 형성된 오버레이 패턴(46, 47)은 실제로 본 발명에 따라 하부층과 상부층간의 오버레이 측정을 위해 사용되는 패턴이 된다. 그리고, 이러한 과정을 계속 반복 수행하여 하나의 층에 대한 노광을 수행하여 패터닝을 진행하게 된다.That is, when exposure is performed in units of shots using the reticle 20 of the type shown in FIG. 2, overlay patterns 41 to 52 corresponding to the shots 31 to 36 are formed. The overlay patterns 46 and 47 of the portions where all four shots overlap each other form an overlay pattern as shown in the same figure, and the overlaid overlay patterns 46 and 47 are actually formed between the lower layer and the upper layer according to the present invention. This is the pattern used for overlay measurements. Then, the process is repeatedly performed to perform patterning by performing exposure on one layer.
한편, 상술한 바와 같은 방법을 이용하여 하나의 층에 대한 노광 공정이 완료되면, 정확한 패턴 형성 여부를 판단하기 위해 하부층과 상부층간의 오버레이를 측정하게 되는데, 이때 웨이퍼 상의 하부층에 형성된 각각의 샷에 대한 오버레이 패턴중 소정 갯수의 오버레이 패턴에 대해서만 오버레이 측정을 수행한다.Meanwhile, when the exposure process of one layer is completed by using the method described above, the overlay between the lower layer and the upper layer is measured to determine whether the pattern is formed accurately, wherein each shot formed on the lower layer on the wafer is measured. Overlay measurement is performed only for a certain number of overlay patterns in the overlay pattern.
도 4를 참조하면, 도 4는 본 발명에 따른 오버레이 측정 방법을 설명하기 위해 도시한 도면으로서, 본 발명에 따르면 웨이퍼 상(100)의 각 샷으로부터 형성된 다수의 오버레이 패턴중 소정 갯수의 오버레이 패턴에 대해서만 오버레이 측정을 수행하게 되는데, 본 실시예에서는 동도면에 표시된 부분(P1∼P9)에 형성된 9개의 오버레이 패턴에 대한 오버레이 측정을 예로 하여 설명한다. 그리고, 이때 도 4에 표시된 각 부분(P1∼P2)의 오버레이 패턴은 모두 4개의 샷에 의해 형성되는 오버레이 패턴으로서, 도 3의 도면 부호 46 또는 47에서와 같은 형태를 갖는 오버레이 패턴이다.Referring to FIG. 4, FIG. 4 is a view illustrating an overlay measuring method according to the present invention, and according to the present invention, a predetermined number of overlay patterns among a plurality of overlay patterns formed from each shot on the wafer 100 are provided. Overlay measurement is performed only for this example. In the present embodiment, overlay measurement on nine overlay patterns formed on the portions P1 to P9 shown in the same drawing will be described as an example. In this case, the overlay patterns of each of the portions P1 to P2 shown in FIG. 4 are overlay patterns formed by four shots, and are overlay patterns having the same shapes as those of 46 or 47 of FIG. 3.
한편, 도 4에 표시된 부분(P1∼P9)의 각 오버레이 패턴을 이용하여 오버레이 측정을 수행하기 위해서는 하부층과의 오버레이 패턴을 비교하게 되는데, 도 5는 도 4에 표시된 부분(P1∼P9)의 각 오버레이 패턴과 도시 생략된 하부층과의 오버레이 패턴을 비교하여 본 발명에 따른 오버레이를 측정하는 방법을 설명하기 위해 도시한 도면으로서, 도 5를 참조하여 설명하면 다음과 같다.Meanwhile, in order to perform overlay measurement using the overlay patterns of the portions P1 to P9 shown in FIG. 4, the overlay patterns with the lower layers are compared. FIG. 5 shows each of the portions P1 to P9 shown in FIG. 4. FIG. 5 is a view illustrating a method of measuring an overlay according to the present invention by comparing the overlay pattern with the overlay layer and the lower layer, not shown. Referring to FIG.
먼저, 도 5에 도시된 오버레이 패턴중 외곽측의 각 오버레이 패턴은 상위 층에 대한 오버레이 패턴이며, 내부측의 각 오버레이 패턴은 하위층에 형성된 오버레이 패턴이다.First, each overlay pattern on the outer side of the overlay patterns illustrated in FIG. 5 is an overlay pattern for an upper layer, and each overlay pattern on the inner side is an overlay pattern formed on a lower layer.
그리고, 도 5에 도시된 바와 같이 내부측의 각 오버레이 패턴과 외곽측의 각 오버레이 패턴간의 거리(d1, d2, d3, d4)를 비교하여 하부층과 상부층간의 오버레이 상태를 측정하게 된다.As shown in FIG. 5, the distances d1, d2, d3 and d4 between the overlay patterns on the inner side and the overlay patterns on the outer side are compared to measure the overlay state between the lower layer and the upper layer.
결과적으로 본 발명에 따르면, 통상적으로 9개의 샷에 대해 오버레이를 측정하여 실질적으로 36개의 오버레이 패턴 상태를 비교하던 종래와는 달리, 9개의 오버레이 패턴만을 이용하여 오버레이 상태를 측정하며, 이때 실질적으로 오버레이 측정에 참여되는 샷은 36개로 종래보다 4배 많은 샷에 대한 오버레이를 측정할 수 있게 된다.As a result, according to the present invention, unlike the conventional method in which the overlay is measured for nine shots to compare substantially 36 overlay pattern states, the overlay state is measured using only nine overlay patterns, wherein the overlay state is substantially The 36 shots participating in the measurement can measure the overlay for 4 times as many shots as before.
따라서, 종래의 오버레이 측정 방법과 비교할 때, 보다 더 짧은 시간(9개의 오버레이 패턴만 측정하기 때문임)에 보다 더 많은 샷(36개의 샷)에 대한 오버레이를 측정할 수 있게 된다.Thus, compared to the conventional overlay measurement method, it is possible to measure the overlay for more shots (36 shots) in a shorter time (because only 9 overlay patterns are measured).
이상 설명한 바와 같이 본 발명에 따르면, 보다 더 짧은 시간에 보다 더 많은 샷에 대한 오버레이를 측정할 수 있게 되므로써, 보다 더 정확한 오버레이 측정은 물론 오버레이 측정 시간을 단축시킬 수 있는 효과가 있으며, 그로 인해 반도체 장치의 제조 공정에 대한 전반적인 효율을 향상시킬 수 있는 효과가 있다.As described above, according to the present invention, since the overlay for more shots can be measured in a shorter time, there is an effect that it is possible to shorten the overlay measurement time as well as more accurate overlay measurement. There is an effect that can improve the overall efficiency for the manufacturing process of the device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067887A KR100321442B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a overlay status in a fabricating process of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067887A KR100321442B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a overlay status in a fabricating process of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066288A true KR20010066288A (en) | 2001-07-11 |
| KR100321442B1 KR100321442B1 (en) | 2002-03-18 |
Family
ID=19634976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067887A KR100321442B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a overlay status in a fabricating process of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321442B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190024852A (en) * | 2017-08-31 | 2019-03-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Multi-function overlay marks for reducing noise and extracting focus and critical dimension information |
| CN114236983A (en) * | 2021-12-30 | 2022-03-25 | 北海惠科半导体科技有限公司 | Method for manufacturing alignment mark of photoetching machine and wafer |
| US11835864B2 (en) | 2017-08-31 | 2023-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-function overlay marks for reducing noise and extracting focus and critical dimension information |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101659482B1 (en) | 2014-10-22 | 2016-09-23 | 주식회사 한국공업엔지니어링 | Shielding devic for non-destructive |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344426B2 (en) * | 1992-07-07 | 2002-11-11 | 株式会社ニコン | Measurement method and device manufacturing method |
| JP3198310B2 (en) * | 1993-01-06 | 2001-08-13 | 株式会社ニコン | Exposure method and apparatus |
| JPH11219878A (en) * | 1998-01-30 | 1999-08-10 | Sony Corp | Electron beam exposure method, exposure system, and pattern forming method |
| KR100268313B1 (en) * | 1998-02-18 | 2000-11-01 | 김규현 | Mask for isolating semiconductor device and manufacturing mathod of the semiconductor device using the mask |
| JPH11340133A (en) * | 1998-05-22 | 1999-12-10 | Sony Corp | Method for measuring overlay accuracy and semiconductor manufacturing device |
-
1999
- 1999-12-31 KR KR1019990067887A patent/KR100321442B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190024852A (en) * | 2017-08-31 | 2019-03-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Multi-function overlay marks for reducing noise and extracting focus and critical dimension information |
| US10915017B2 (en) | 2017-08-31 | 2021-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-function overlay marks for reducing noise and extracting focus and critical dimension information |
| US11448975B2 (en) | 2017-08-31 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-function overlay marks for reducing noise and extracting focus and critical dimension information |
| US11835864B2 (en) | 2017-08-31 | 2023-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-function overlay marks for reducing noise and extracting focus and critical dimension information |
| CN114236983A (en) * | 2021-12-30 | 2022-03-25 | 北海惠科半导体科技有限公司 | Method for manufacturing alignment mark of photoetching machine and wafer |
| CN114236983B (en) * | 2021-12-30 | 2024-03-22 | 北海惠科半导体科技有限公司 | Manufacturing method of alignment mark of photoetching machine and wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100321442B1 (en) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| KR100424228B1 (en) | Alignment method, test method for matching, and photomask | |
| US8717539B2 (en) | Calibration of optical line shortening measurements | |
| KR100519252B1 (en) | Overlay mark, method for forming overlay mark and mearsurement method for overlay | |
| CN110750038B (en) | Mask plate, standard plate and alignment pattern error compensation method | |
| US7427774B1 (en) | Targets for measurements in semiconductor devices | |
| JPH09166866A (en) | Mark for aligning photomask and semiconductor device | |
| CN101789386A (en) | Method for chip alignment | |
| CN109119353B (en) | The semiconductor pattern of stage monitoring overlay situation and critical dimension after etching | |
| KR100321442B1 (en) | Method for measuring a overlay status in a fabricating process of a semiconductor device | |
| US6127075A (en) | Method for checking accuracy of a measuring instrument for overlay registration | |
| KR100319386B1 (en) | Method for measuring a overlay status in a fabricating process of a semiconductor device | |
| KR100215897B1 (en) | Method of forming overlay pattern used in measuring alignment | |
| JP2663623B2 (en) | Method of forming resist pattern | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| US20020127486A1 (en) | Shot configuration measuring mark and transfer error detection method using the same | |
| KR20080096297A (en) | Overlay mark of semiconductor devices | |
| KR100552805B1 (en) | Reticle for fabricating a semiconductor device and exposure method using the same | |
| KR100688721B1 (en) | Method for measuring a overlay status in a fabricating process of a semiconductor device | |
| JPH0837148A (en) | Patterning by sequential moving and projection type aligner | |
| KR100375290B1 (en) | Method of analyzing factor responsible for errors in wafer pattern, and apparatus for producing photolithographic mask | |
| KR100442058B1 (en) | Overlay mark and measuring method of resolution using the overlay mark | |
| KR100349106B1 (en) | Method for measuring a pattern displacement in a photomasking process | |
| JP2005072341A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080103 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |