KR100215897B1 - Method of forming overlay pattern used in measuring alignment - Google Patents

Method of forming overlay pattern used in measuring alignment Download PDF

Info

Publication number
KR100215897B1
KR100215897B1 KR1019960073486A KR19960073486A KR100215897B1 KR 100215897 B1 KR100215897 B1 KR 100215897B1 KR 1019960073486 A KR1019960073486 A KR 1019960073486A KR 19960073486 A KR19960073486 A KR 19960073486A KR 100215897 B1 KR100215897 B1 KR 100215897B1
Authority
KR
South Korea
Prior art keywords
box
forming
outer box
alignment
overlay pattern
Prior art date
Application number
KR1019960073486A
Other languages
Korean (ko)
Other versions
KR19980054338A (en
Inventor
김상표
김정완
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960073486A priority Critical patent/KR100215897B1/en
Publication of KR19980054338A publication Critical patent/KR19980054338A/en
Application granted granted Critical
Publication of KR100215897B1 publication Critical patent/KR100215897B1/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

본 발명은 반도체소자의 정렬도 측정용 오버레이 패턴에 관한 것으로 특히, 3개층의 정렬도 측정에 적당한 정렬도 측정용 오버레이 패턴 형성방법에 관한 것이다.The present invention relates to an overlay pattern for measuring alignment of semiconductor devices, and more particularly, to a method for forming an overlay pattern for measuring alignment, which is suitable for measuring alignment of three layers.

본 발명에 따른 정렬도 측정용 오버레이 패턴 형성방법은 반도체기판상에 중공(中空)의 아우터 박스를 형성하는 단계, 상기 아우터 박스를 프함한 전면에 절연막을 형성하는 단계, 상기 절연막상에 아우터 박스보다 작은 이너 박스를 아우터 박스 형성영역 내에 위치시키는 단계, 상기 이너 박스를 포함한 절연막 전면에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 선택적으로 노광 및 현상하여 아우터 박스 형성영역 상층으로 아웃리거 형상의 미들 바를 형성하는 단계를 포함하여 웨이퍼상에서의 샷(shot) 공정을 줄일 수 있어 웨이퍼의 수율을 향상할 수 있는 효과가 있다.According to the present invention, there is provided a method of forming an overlay pattern for measuring alignment, forming a hollow outer box on a semiconductor substrate, forming an insulating film on the entire surface of the outer box, and forming an insulating film on the insulating film. Positioning a small inner box in the outer box forming region, applying a photoresist to the entire surface of the insulating film including the inner box, and selectively exposing and developing the photoresist to form an outrigger-shaped middle bar above the outer box forming region. Including the step to reduce the shot (shot) process on the wafer (wafer) has the effect of improving the yield of the wafer.

Description

정렬도 측정용 오버레이 패턴 형성방법How to form an overlay pattern for measuring alignment

본 발명은 반도체소자의 정렬도 측정용 오버레이 패턴에 관한 것으로 특히, 3개층의 정렬도 측정에 적당한 정렬도 측정용 오버레이 패턴 형성방법에 관한 것이다.The present invention relates to an overlay pattern for measuring alignment of semiconductor devices, and more particularly, to a method for forming an overlay pattern for measuring alignment, which is suitable for measuring alignment of three layers.

일반적으로 반도체소자를 만들기 위해서는 여러장의 마스크를 필요로 하는데 웨이퍼상에 마스크를 형성한후 노광장비(stepper)를 사용하여 노광시킬 때 하층에 있는 패턴이 정확하게 정렬(align)되어 있는지를 확인하는 것이 필요하다.Generally, several masks are needed to make a semiconductor device. When a mask is formed on a wafer and then exposed using a stepper, it is necessary to check whether the underlying pattern is correctly aligned. Do.

이와 같은 확인을 위해 오버레이(overlay) 패턴을 형성하는데 상기 오버레이패턴은 웨이퍼상의 메인칩 사이에 위치한 스크라이브 레인(scribe lane)이나 테스트 다이(test die)영역을 따로 두고 상기와 같은 영역상에 오버레이 측정용 패턴을 형성하여 반도체장치의 정렬도를 측정한다. 이러한 측정방법으로 일반적으로 박스-인-박스 타입이 2개 층간의 오버레이를 측정하는데 많이 사용하는데 박스-인-박스타입의 특징은 중공의 아우터 박스와 아우터 박스보다 작은 이너 박스를 아우터 박스내에 위치시켜 두 층간의 오버레이를 측정하는 것이다.An overlay pattern is formed to confirm such an overlay pattern. The overlay pattern is used for measuring overlays on the above-described area with a scribe lane or a test die area between the main chips on the wafer. A pattern is formed to measure the degree of alignment of the semiconductor device. In this measurement method, the box-in-box type is generally used to measure the overlay between two layers. The characteristic of the box-in-box type is that the inner box smaller than the hollow outer box and the outer box are placed in the outer box. The overlay between the two layers is measured.

이하에서, 침부된 도면을 참조하여 종래 정렬도 측정용 오버레이 패턴의 형성방법을 설명하기로 한다.Hereinafter, a method of forming an overlay pattern for measuring conventional alignment degree will be described with reference to the immersed drawings.

도 1a 내지 도 1f는 종래 정렬도 측정용 오버레이 패턴의 형성공정 단면도 및 평면도이다.1A to 1F are cross-sectional views and plan views of a process of forming an overlay pattern for measuring conventional alignment.

먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)의 소정영역상에 중공의 아우터 박스(outer box)(2)를 형성한다. 이때, 상기 아우터 박스(2)는 선행공정에서의 막(film)을 이용한다. 이때, 상기 아우터 박스(2)는 정렬도를 측정하기 위한 제 1 오버레이 측정 타겟(overlay measurement target)이다. 이와 같은 제 1 아우터 박스(2)의 스탠다드 디자인은, 중공(中空)의 홀이 약 20㎛이고, 상기 제 1 아우터 박스(2)의 일 측면은 약 30 ∼ 40㎛의 길이를 갖는다.First, as shown in FIG. 1A, a hollow outer box 2 is formed on a predetermined region of the semiconductor substrate 1. At this time, the outer box 2 uses a film in the preceding process. In this case, the outer box 2 is a first overlay measurement target for measuring the degree of alignment. In this standard design of the first outer box 2, the hollow hole is about 20 mu m, and one side of the first outer box 2 has a length of about 30 to 40 mu m.

도 1b에 나타낸 바와 같이, 상기 제 1 아우터 박스(2)를 포함한 반도체기판(1)전면에 제 1 막(film)(3)을 형성한후 상기 제 1 막(3)상에 제 1 포토레지스트(4)를 도포한다.As shown in FIG. 1B, after forming a first film 3 on the entire surface of the semiconductor substrate 1 including the first outer box 2, a first photoresist is formed on the first film 3. (4) is applied.

도 1c에 나타낸 바와 같이, 노광 및 현상공정으로 상기 제 1 아우터 박스(2)보다 작은 면적을 갖도록 제 1 포토레지스트(4)를 패터닝하여 제 1 이너 박스(inner box)(4a)를 형성한다. 이때, 상기 제 1 이너 박스(4a)의 스탠다드 디자인은 상기 제 1 이너 박스(4a)의 일 측면이 약 10μm의 길이를 갖도록 형성한다. 그리고, 이와 같은 제 1 이너 박스(4a)는 제 2 오버레이 측정 타겟이다. 상기와 같은 제 1 아우터 박스(2)와 제 1 이너 박스(4a)형성공정으로 두 층간의 정렬도를 측정하기 위한 박스-인-박스(Box-In-Box)형 오버레이 패턴(overlay pattern)의 형성공정을 완료하였다. 그러나, 상기한 바와 같은 두층 이외의 다른 층에 대한 정렬도 측정을 하기 위해서 반도체기판(1)의 다른 영역상에 제 1 이너 박스(4a)가 아닌 제 2 아우터 박스를 형성하기 위한 제 1 포토레지스트 패턴(4b)을 형성하였다.As shown in Fig. 1C, the first photoresist 4 is patterned to have a smaller area than the first outer box 2 in the exposure and development processes to form a first inner box 4a. At this time, the standard design of the first inner box 4a is formed such that one side of the first inner box 4a has a length of about 10 μm. The first inner box 4a is a second overlay measurement target. By forming the first outer box 2 and the first inner box 4a as described above, a box-in-box overlay pattern is used to measure the degree of alignment between the two layers. The forming process was completed. However, a first photoresist for forming a second outer box other than the first inner box 4a on another region of the semiconductor substrate 1 in order to measure the degree of alignment for layers other than the two layers as described above. The pattern 4b was formed.

도 1d에 나타낸 바와 같이, 상기 제 1 포토레지스트 패턴(4b)을 마스크로 이용한 식각공정으로 제 1 포토레지스트 패턴(4b) 하부의 제 1 막(3)을 제 2 아우터박스(3a)로 형성한다. 즉, 제 3 오버레이 측정 타겟을 형성하였다. 이때, 상기 제 1 이너 박스(2)하부의 제 1 막(3)은 오버레이 측정 타겟하고는 상관없는 식각층이다.As shown in FIG. 1D, the first film 3 under the first photoresist pattern 4b is formed as the second outer box 3a by an etching process using the first photoresist pattern 4b as a mask. . In other words, a third overlay measurement target was formed. At this time, the first film 3 under the first inner box 2 is an etching layer irrelevant to the overlay measurement target.

도 1e에 나타낸 바와 같이, 제 1 포토레지스트 패턴(4b)을 제거한다. 이때, 포토레지스트로 이루어진 상기 제 1 이너 박스(4a)도 동시에 제거된다. 그다음, 상기 제 1 아우터 박스(2), 제 2 아우터 박스(3a) 그리고, 반도체기판(1)을 포함한 전면에 제 2 막(film)(5)형성한다. 이어서, 상기 제 2 막(5)상에 제 2 포토레지스트(6)를 도포한다.As shown in Fig. 1E, the first photoresist pattern 4b is removed. At this time, the first inner box 4a made of photoresist is also removed at the same time. Next, a second film 5 is formed on the entire surface including the first outer box 2, the second outer box 3a, and the semiconductor substrate 1. Subsequently, a second photoresist 6 is applied onto the second film 5.

도 1f에 나타낸 바와 같이, 노광 및 현상공정으로 상기 제 2 아우터 박스(3a)보다 작은 폭으로 제 2 포토레지스트(6)를 패터닝하여 제 2 이너 박스(inner box)(6a)를 형성한다. 즉, 제 4 오버레이 측정 타겟을 형성한 것이다. 이상에서와 같이 종래 정렬도 측정용 오버레이 패턴 형성방법에 있어서는 세 개층에 대한 정렬도를 측정하기 위하여 네 개의 정렬도 타젯을 필요로하는 박스-인-박스(Box-In-Box)타입의 정렬도 측정 타겟을 두 개 형성하여 선행공정과 후속공정의 정렬도를 측정하였다.As shown in FIG. 1F, the second photoresist 6 is patterned to a width smaller than that of the second outer box 3a by the exposure and development processes to form a second inner box 6a. That is, the fourth overlay measurement target is formed. As described above, in the method of forming an overlay pattern for measuring the degree of alignment, a box-in-box type alignment chart requiring four alignment charts in order to measure the alignment of three layers. Two measurement targets were formed to measure the degree of alignment of the preceding and subsequent steps.

종래 정렬도 측정용 오버레이 패턴 형성방법에 있어서는 오버레이에 대한 측정을 실시하는 모든 층에 상응하는 타겟이 형성되어야 하기 때문에 이로 인해 이들 오버레이 측정 타겟이 형성되는 영역이 커졌다. 즉, 상기와 같은 이유로 인하여 실제 메인칩이 차지하는 면적이외의 추가 면적이 필요하게 되고, 그에 따라 웨이퍼에 구현되는 샷(shot)(노광)의 크기가 커짐에 따라 궁극적으로는 웨이퍼의 수율(yield)이 저하되는 문제점이 발생하였다.In the conventional method for forming the overlay pattern for measuring the degree of alignment, a target corresponding to all the layers for measuring the overlay must be formed, thereby increasing the area where these overlay measurement targets are formed. That is, because of the above reasons, an additional area other than the area occupied by the actual main chip is required, and as a result, the size of the shot (exposure) implemented on the wafer increases, ultimately yield of the wafer. This deterioration problem occurred.

본 발명은 상기한 바와 같은 종래 정렬도 측정용 오버레이 패턴 형성방법의 문제점을 해결하기 위하여 안출한 것으로 정렬도 측정을 위한 오버레이 패턴을 박스-인-박스 타입에서 세 개층까지의 오버레이 측정 타겟의 정렬도를 측정할 수 있는 정렬도 측정용 오버레이 패턴 형성방법을 제공하는데 그 목적이 있다.The present invention has been made in order to solve the problems of the conventional method for forming the overlay pattern for measuring the degree of alignment as described above, the overlay pattern for measuring the degree of alignment of the overlay measurement target from the box-in-box type to three layers An object of the present invention is to provide an overlay pattern forming method for measuring the degree of alignment.

도 1a 내지 도 1f는 종래 정렬도 측정용 오버레이 패턴 형성공정 단면도 및 평면도1A to 1F are cross-sectional views and plan views of an overlay pattern forming process for measuring a conventional alignment

도 2a 내지 도 2e는 본 발명 정렬도 측정용 오버레이 패턴 형성공정 단면도 및 평면도2A to 2E are cross-sectional views and plan views of an overlay pattern forming process for measuring alignment of the present invention;

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

10 : 반도체기판 11 : 아우터 박스10 semiconductor substrate 11: outer box

12 : 제 1 막 13a : 이너 박스12: first act 13a: inner box

14 : 제 2 포토레지스트 15 : 아웃리거형 미들바14 second photoresist 15 outrigger type middle bar

본 발명에 따른 정렬도 측정용 오버레이 패턴 형성방법은 반도체기판에 중공(中空)의 아우터 박스를 형성하는 단계, 상기 아우터 박스를 포함한 전면에 절연막을 형성하는 단계, 상기 절연막상에 아우터 박스보다 작은 이너 박스를 아우터 박스 형성영역 내에 위치시키는 단계, 상기 이너 박스를 포함한 절연막 전면에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 선택적으로 노광 및 현상하여 아우터 박스 형성영역 상층으로 아웃리거 형상의 미들 바를 형성하는 단계를 포함한다.According to the present invention, there is provided a method of forming an overlay pattern for measuring alignment, forming a hollow outer box on a semiconductor substrate, forming an insulating film on the entire surface including the outer box, and having an inner smaller than the outer box on the insulating film. Positioning a box in an outer box forming region, applying a photoresist to the entire surface of the insulating film including the inner box, and selectively exposing and developing the photoresist to form an outrigger-shaped middle bar above the outer box forming region. It includes.

이와 같은 본 발명 정렬도 측정용 오버레이 패턴 형성방법을 침부된 도면을 참조하여 설명하기로 한다.Such a method of forming an overlay pattern for measuring alignment of the present invention will be described with reference to the submerged drawings.

도 2a 내지 도 2e는 본 발명 정렬도 측정용 오버레이 패턴 형성공정 단면도 및 평면도이다.2A to 2E are cross-sectional views and plan views of an overlay pattern forming process for measuring alignment of the present invention.

먼저, 도 2a에 나타낸 바와 같이, 반도체기판(10)의 소정영역상에 중공의 아우터 박스(outer box)(11)를 형성한다. 이때, 상기 아우터 박스(11)는 선행공정에서의 막(film)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)한 것을 이용한다. 이때, 상기 아우터 박스(11)는 정렬도를 측정하기 위한 제 1 오버레이 측정타겟(overlay measurement target )이다.First, as shown in FIG. 2A, a hollow outer box 11 is formed on a predetermined region of the semiconductor substrate 10. At this time, the outer box 11 is used by selectively patterning the film (photolithography process + etching process) in the previous step. In this case, the outer box 11 is a first overlay measurement target for measuring the degree of alignment.

도 2b에 나타낸 바와 같이, 상기 아우터 박스(11)를 포함한 반도체기판(10) 전면에 제 1 막(film)(12)을 형성한후 상기 제 1 막(12)상에 제 1 포토레지스트(13)를 도포한다.As shown in FIG. 2B, a first film 12 is formed on the entire surface of the semiconductor substrate 10 including the outer box 11, and then a first photoresist 13 is formed on the first film 12. ) Is applied.

도 2c에 나타낸 바와 같이, 노광 및 현상공정으로 상기 아우터 박스(11)보다 작은 면적을 갖도록 제 1 포토레지스트(13)를 패터닝하여 이너 박스(innerbox)(13a)를 형성한다. 이때, 이와 같은 이너 박스(13a)는 제 2 오버레이 측정 타겟이다. 상기와 같은 아우터 박스(11)와 이너 박스(13a)형성공정으로 두층간의 정렬도를 측정하기 위한 박스-인-박스(Box-In-Box)형 오버레이 패턴(overlaypattern)의 형성공정을 완료하였다. 이때, 종래의 공정과는 달리 두층 이외의 다른 층에 대한 정렬도를 측정하기 위한 반도체기판(10)의 다른 영역에 대한 아우터박스를 형성하기 위한 제 1 포토레지스트 패턴의 형성공정은 실시하지 않았다.As shown in FIG. 2C, an inner box 13a is formed by patterning the first photoresist 13 to have an area smaller than that of the outer box 11 by an exposure and development process. At this time, such an inner box 13a is a second overlay measurement target. The formation process of the box-in-box overlay pattern for measuring the degree of alignment between the two layers was completed by the process of forming the outer box 11 and the inner box 13a as described above. . At this time, unlike the conventional process, the process of forming the first photoresist pattern for forming the outer box for the other area of the semiconductor substrate 10 for measuring the alignment degree for the other layers other than the two layers was not performed.

도 2d에 나타낸 바와 같이, 상기 이너 박스(13a)를 포함한 제 1 막(12)상에 2 포토레지스트(14)를 형성한다.As shown in Fig. 2D, two photoresists 14 are formed on the first film 12 including the inner box 13a.

도 2e에 나타낸 바와 같이, 노광 및 현상공정으로 아우터 박스(11)형성영역 상층의 제 2 포토레지스트(14)를 아웃리거(outrigger)형 미들 바(middle bar)(15)형태로 부분적으로 제거하여 제 3 오버레이 측정 타겟을 형성한다. 이때, 상기 아웃리거형 미들 바(15)는 하부의 아우터 박스(11)의 폭보다 좁게 형성한다. 또한, 상기 아웃리거형 미들 바(15)와 아우터 박스(11)와의 오버레이 측정시의 에러를 억제하기 위하여 아웃리거형 미들바(15)의 외측면과 아우터 박스(11)외 측면은 3㎛정도의 거리차를 유지하도록 한다. 이와 같은 본 발명으로 인해 종래에는 세 개층의 정렬도를 측정하기 위해서는 오버레이 측정 타겟을 두 개의 박스-인-박스 형태의 오버레이 측정 타겟으로 형성하여야 했지만 본 발명에서는 한 개의 박스-바-박스(Box-Bar-Box)형태의 오버레이 패턴 타겟으로 세 개층에 대한 정렬도를 측정할 수 있다.As shown in FIG. 2E, the second photoresist 14 on the upper layer of the outer box 11 forming region is partially removed in the form of an outrigger type middle bar 15 by the exposure and development processes. 3 Form an overlay measurement target. At this time, the outrigger type middle bar 15 is formed to be narrower than the width of the outer box 11 of the lower. In addition, in order to suppress an error in the overlay measurement between the outrigger type middle bar 15 and the outer box 11, the outer surface of the outrigger type middle bar 15 and the outer side of the outer box 11 have a distance of about 3 μm. Keep your car. Due to the present invention, in order to measure the alignment of three layers, the overlay measurement target should be formed as an overlay measurement target in the form of two box-in-boxes, but in the present invention, one box-bar-box (Box- The overlay pattern target in the form of a bar-box can measure the alignment of three layers.

본 발명에 따른 정렬도 측정용 오버레이 패턴 형성방법에 있어서는 정렬시키려는 세 층(layer)간의 오버레이 패턴 측정을 위해 두 개의 박스-인-박스 형태의 오버레이 측정 타겟이 필요했지만 본 발명에서는 한 개의 박스-바-박스(Box-Bar-Box)형태의 오버레이 패턴 타겟으로 세 개층에 대한 정렬도를 측정할 수 있어 하나의 샷(Shot)에서의 이들 오버레이 측정 타겟이 형성되므로 오버레이 패턴 형성영역의 마진으로 웨이퍼의 수율이 향상되는 효과가 있다.In the method for forming the overlay pattern for measuring the degree of alignment according to the present invention, two box-in-box type overlay measurement targets are required to measure the overlay pattern between three layers to be aligned, but in the present invention, one box-bar Box-Bar-Box type overlay pattern targets can measure the alignment of three layers, forming these overlay measurement targets in one shot. The yield is improved.

Claims (2)

반도체기판상에 중공(中空)의 아우터 박스를 형성하는 단계; 상기 아우터 박스를 포함한 전면에 절연막을 형성하는 단계; 상기 절연막상에 아우터 박스보다 작은 이너 박스를 아우터 박스 형성영역내에 위치시키는 단계; 상기 이너 박스를 포함한 절연막 전면에 포토레지스트를 도포하는 단계; 상기 포토레지스트를 선택적으로 노광 및 현상하여 아우터 박스 형성영역 상층으로 아웃리거 형상의 미들 바를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 정렬도 측정용 오버레이 패턴 형성방법.Forming a hollow outer box on the semiconductor substrate; Forming an insulating film on the entire surface including the outer box; Positioning an inner box in the outer box forming region on the insulating film, the inner box being smaller than the outer box; Applying a photoresist to the entire surface of the insulating film including the inner box; Selectively exposing and developing the photoresist to form an outrigger-shaped middle bar over the outer box formation region. 제 1 항에 있어서, 상기 아웃리거 형상의 미들 바의 외측면은 상기 아우터 박스의 외측면과 3㎛의 거리차를 두고 형성함을 특징으로 하는 정렬도 측정용 오버레이 패턴 형성방법.The method of claim 1, wherein the outer surface of the middle bar of the outrigger shape is formed at a distance difference of 3 μm from the outer surface of the outer box.
KR1019960073486A 1996-12-27 1996-12-27 Method of forming overlay pattern used in measuring alignment KR100215897B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073486A KR100215897B1 (en) 1996-12-27 1996-12-27 Method of forming overlay pattern used in measuring alignment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073486A KR100215897B1 (en) 1996-12-27 1996-12-27 Method of forming overlay pattern used in measuring alignment

Publications (2)

Publication Number Publication Date
KR19980054338A KR19980054338A (en) 1998-09-25
KR100215897B1 true KR100215897B1 (en) 1999-08-16

Family

ID=19491357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073486A KR100215897B1 (en) 1996-12-27 1996-12-27 Method of forming overlay pattern used in measuring alignment

Country Status (1)

Country Link
KR (1) KR100215897B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589048B1 (en) * 2000-04-14 2006-06-13 삼성전자주식회사 Apparatus for forming a photoresist pattern

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437823B1 (en) * 2000-02-21 2004-06-26 주식회사 하이닉스반도체 align measurement using overlay pattern
KR100323722B1 (en) * 2000-03-15 2002-02-19 박종섭 align measurement using overlay pattern
KR100451506B1 (en) * 2001-12-24 2004-10-06 주식회사 하이닉스반도체 Structure and forming method of overlay mark
KR20040050522A (en) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 Overlay box for metal line formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589048B1 (en) * 2000-04-14 2006-06-13 삼성전자주식회사 Apparatus for forming a photoresist pattern

Also Published As

Publication number Publication date
KR19980054338A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
US8143731B2 (en) Integrated alignment and overlay mark
KR960014963B1 (en) Manufacturing method of semiconductor device
KR100519252B1 (en) Overlay mark, method for forming overlay mark and mearsurement method for overlay
KR970018320A (en) Manufacturing method of semiconductor device
KR100215897B1 (en) Method of forming overlay pattern used in measuring alignment
JPS5968928A (en) Manufacture of semiconductor device
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
JPH0795543B2 (en) Etching method
JP2970473B2 (en) Alignment method and alignment error inspection method
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
KR100321442B1 (en) Method for measuring a overlay status in a fabricating process of a semiconductor device
KR100261164B1 (en) Eguipment for fabricating of semiconductor device
KR100457223B1 (en) Method for forming overlay measurement pattern capable of using with a alignment mark
KR100187663B1 (en) Reticle used in manufacturing semiconductor devices
KR100232236B1 (en) Method for making overlay pattern for measuring allignment
KR0147641B1 (en) Reticle and method for forming align-key pattern using it
KR100827472B1 (en) Method for forming overlay mark in semiconductor photolithograph process
KR100283483B1 (en) Method for manufacturing target for measuring overlapping
KR100436771B1 (en) Method of forming photoresist pattern with good properties of semiconductor device
JPH10213896A (en) Reticle
JPS63275115A (en) Pattern forming method for semiconductor device
KR100305399B1 (en) Mask of overlap error-measuring mark and method for forming overlap error-measuring mark
KR0146239B1 (en) Method for manufacturing semiconductor device
KR19980076177A (en) Manufacturing method of overlay pattern for measuring alignment
KR20040059251A (en) Overlay mark with multiple box-type marks on one layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee