KR100319386B1 - Method for measuring a overlay status in a fabricating process of a semiconductor device - Google Patents
Method for measuring a overlay status in a fabricating process of a semiconductor device Download PDFInfo
- Publication number
- KR100319386B1 KR100319386B1 KR1019990067886A KR19990067886A KR100319386B1 KR 100319386 B1 KR100319386 B1 KR 100319386B1 KR 1019990067886 A KR1019990067886 A KR 1019990067886A KR 19990067886 A KR19990067886 A KR 19990067886A KR 100319386 B1 KR100319386 B1 KR 100319386B1
- Authority
- KR
- South Korea
- Prior art keywords
- overlay
- pattern
- reticle
- mark
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005259 measurement Methods 0.000 claims abstract description 9
- 238000000691 measurement method Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000007261 regionalization Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 제조 공정의 오버레이 공정시 첫 번째 층에 대한 오버레이 파라미터를 측정할 수 있도록 하므로써, 각 샷(shot)간의 정확한 오버레이 측정이 가능한 반도체 제조 공정에서의 오버레이 측정 방법에 관한 것으로, 이를 위하여 본 발명에서는, 레티클에 상기 오버레이 측정을 위한 제 1 및 제 2 오버레이 마크를 포함하며, 여기서 제 1 오버레이 마크는, 크롬 패턴이 형성된 제 1 부분과, 패턴이 형성되지 않은 제 2 부분으로 구성되고, 제 2 오버레이 마크는 제 2 부분과 동일한 크기 및 형태를 갖는 크롬 패턴으로 형성한다. 그리고 이를 이용하여 제 1 및 제 2 오버레이 패턴을 형성하고, 제 2 오버레이 패턴과 상기 레티클 상의 제 1 오버레이 마크를 중첩하여 제 1 및 제 2 오버레이 패턴을 형성한 다음, 제 2 오버레이 패턴과 레티클 상의 제 1 오버레이 마크가 중첩된 부분에 잔여 패턴이 존재하는 지를 판단하여 잔여 패턴이 존재하지 않으면, 상기 오버레이 측정이 정상적으로 수행된 것으로 판별하고, 잔여 패턴이 존재하면, 잔여 패턴에 대한 CD(Critical Dimension : 임계치수)를 측정하여 오버레이 상태를 보정하므로써, 반도체 제조 공정시 첫 번째 층에 대한 오버레이 파라미터를 측정하여 각 샷 간의 정확한 오버레이 측정이 가능하게 되고, 그로 인해 후속하는 다음 층에 대한 패턴 형성 및 오버레이 수행시 오버레이 마진을 충분히 확보하여 정확한 패턴을 형성할 수 있는 효과를 얻게 된다.The present invention relates to an overlay measurement method in a semiconductor manufacturing process that can measure the overlay parameter for the first layer during the overlay process of the semiconductor manufacturing process, which enables accurate overlay measurement between each shot. In the present invention, the reticle includes first and second overlay marks for measuring the overlay, wherein the first overlay mark is composed of a first portion having a chrome pattern formed thereon and a second portion having no pattern formed thereon; The second overlay mark is formed of a chrome pattern having the same size and shape as the second portion. And using the same to form first and second overlay patterns, overlapping the second overlay pattern with the first overlay mark on the reticle to form the first and second overlay patterns, and then forming the first and second overlay patterns on the reticle. 1 If it is determined that a residual pattern exists in a portion where the overlay mark overlaps, if the residual pattern does not exist, it is determined that the overlay measurement is normally performed. If the residual pattern exists, a CD (Critical Dimension: Threshold) By calibrating the overlay state by measuring the number of layers, it is possible to measure the overlay parameters for the first layer in the semiconductor manufacturing process, thereby making it possible to accurately measure the overlay between each shot, thereby performing pattern formation and overlay for subsequent layers. Effect of sufficient overlay margin to form accurate patterns It is obtained.
Description
본 발명은 반도체 장치의 제조 공정에 관한 것으로, 더욱 상세하게는 반도체 장치의 제조 공정에서 웨이퍼 상에 패턴을 형성하기 위한 포토 공정에서 각레이어(layer : 층)의 오버레이를 측정하는 방법에 관한 것이다.The present invention relates to a manufacturing process of a semiconductor device, and more particularly to a method of measuring the overlay of each layer (layer) in a photo process for forming a pattern on a wafer in the manufacturing process of the semiconductor device.
잘 알려진 바와 같이 반도체 제조 공정중 포토 공정은 웨이퍼 상에 실제로 필요한 회로를 포토 레지스트(photo resist)를 이용하여 그리는 공정으로서, 설계하고자 하는 회로 패턴이 그려진 포토 마스크 또는 레티클(photo mask 또는 reticle)에 빛을 조사하여 웨이퍼 상에 도포된 포토 레지스트를 감광시키므로써 원하는 패턴을 웨이퍼 상에 형성할 수 있게 된다.As is well known, the photo process in the semiconductor fabrication process is a process of drawing a photoresist that is actually needed on a wafer by using a photo resist, which is used to light a photo mask or reticle on which a circuit pattern to be designed is drawn. The photoresist applied on the wafer is irradiated to expose the desired pattern on the wafer.
그리고, 이러한 포토 공정을 진행중에 수행되는 오버레이는 반도체 장치내의 각 층을 형성하는 과정에서, 각 층에서 형성되는 패턴을 정확히 ??추어 쌓기 위한 것으로서, 이는 포토 공정에 있어서 중요한 공정중 하나이다. 즉, 상위 층으로 진행해 가면서 각 층 간의 오버레이 공정 마진(margin)이 실제 반도체 소자의 특성에 상당한 영향을 미치게 된다. 특히, 최근 들어 포토 리소그래피(photo lithography) 기술의 향상으로 패턴의 크기가 점차 축소되면서 오버레이 마진 또한 상당한 정밀도를 요구하게 된다.In addition, the overlay performed during the photo process is to accurately stack the patterns formed in each layer in the process of forming each layer in the semiconductor device, which is one of the important processes in the photo process. In other words, as the process progresses to the upper layer, the overlay process margin between each layer has a significant influence on the characteristics of the actual semiconductor device. In particular, as the size of the pattern is gradually reduced due to the advancement of photo lithography technology, the overlay margin also requires considerable precision.
이와 관련하여, 본 발명은 각각의 층에 대해 수행되는 포토 공정중, 첫 번째 층에 대한 포토 공정에 관한 것으로, 잘 알려진 바와 같이 첫 번째 포토 공정은 하부층이 없기 때문에 패턴 형성시 오버레이 파라미터를 측정하지 않는다. 따라서, 첫 번째 층의 오버레이 파라미터 값은 두 번째 층의 패턴 공정을 진행함에 있어서 나타나게 된다. 다시 말하면, 두 번째 층에 대한 오버레이를 측정함으로써, 첫 번째 층과 두 번째 층 간의 오버레이 계측 결과가 나타나게 된다.In this regard, the present invention relates to the photo process for the first layer of the photo process performed for each layer. As is well known, the first photo process does not measure the overlay parameters in pattern formation because there is no underlying layer. Do not. Therefore, the overlay parameter value of the first layer is shown in the pattern process of the second layer. In other words, by measuring the overlay on the second layer, the result of overlay measurement between the first layer and the second layer is shown.
결과적으로, 종래의 포토 공정에서 첫 번째 층에 대한 패턴을 형성하는 과정에서는 오버레이 파라미터를 측정하지 않기 때문에 정확한 위치에 패턴이 형성되었는지를 판단할 수 없게 되며, 그로 인해 첫 번째 층의 패턴이 정확히 형성되지 않았을 경우에는 후속하는 두 번째 층에 대한 패턴 형성시 그 만큼 오버레이 마진이 감소되는 문제점이 있다.As a result, since the overlay parameter is not measured in the process of forming the pattern for the first layer in the conventional photo process, it is not possible to determine whether the pattern is formed at the correct position, thereby forming the pattern of the first layer accurately. If not, there is a problem in that the overlay margin is reduced by the amount of the pattern for the subsequent second layer.
따라서, 본 발명은 상기한 점에 착안하여 안출한 것으로, 반도체 제조 공정의 오버레이 공정시 첫 번째 층에 대한 오버레이 파라미터를 측정할 수 있도록 함으로써, 각 샷(shot)간의 정확한 오버레이 측정이 가능한 반도체 제조 공정에서의 오버레이 측정 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been devised in view of the above-mentioned point, and it is possible to measure the overlay parameter for the first layer during the overlay process of the semiconductor manufacturing process, thereby enabling accurate overlay measurement between shots. An object of the present invention is to provide an overlay measurement method in.
상기 목적을 달성하기 위한 본 발명은, 레티클에 형성된 패턴을 웨이퍼 상에 노광하여 반도체 장치에 대한 다수의 층을 형성하는 과정에서 각 층에 대한 패턴의 정확한 적층 여부를 검출하는 오버레이 측정 방법에 있어서, 상기 레티클은, 상기 오버레이 측정을 위한 제 1 및 제 2 오버레이 마크를 포함하며, 상기 제 1 오버레이 마크는, 크롬 패턴이 형성된 제 1 부분과, 패턴이 형성되지 않은 제 2 부분으로 구성되며, 상기 제 2 오버레이 마크는 상기 제 2 부분과 동일한 크기 및 형태를 갖는 크롬 패턴으로 형성되고, 상기 방법은: 상기 레티클에 형성된 상기 제 1 및 제 2 오버레이 마크를 노광하여 상기 웨이퍼 상에 제 1 및 제 2 오버레이 패턴을 형성하는 제 1 단계; 상기 웨이퍼 상에 형성된 상기 제 2 오버레이 패턴과 상기 레티클 상의 제 1 오버레이 마크를 중첩하여 상기 제 1 및 제 2 오버레이 패턴을 형성하는 제 2 단계; 상기 제 2 오버레이 패턴과 상기 레티클 상의 제 1 오버레이 마크가 중첩된 부분에 잔여 패턴이 존재하는 지를 판단하는 제 3 단계; 상기 제 3 단계에서의 판단 결과, 상기 잔여 패턴이 존재하지 않으면, 상기 오버레이 측정이 정상적으로 수행된 것으로 판별하여 상기 제 2 단계 이후의 과정을 반복 수행하는 제 4 단계; 상기 제 3 단계에서의 판단 결과, 상기 잔여 패턴이 존재하면, 상기 잔여 패턴에 대한 CD(Critical Dimension : 임계치수)를 측정하여 상기 오버레이 상태를 보정하는 제 5 단계를 포함하는 반도체 제조 공정에서의 오버레이 측정 방법을 제공한다.In the present invention for achieving the above object, in the overlay measurement method for detecting whether the pattern for each layer is accurately stacked in the process of forming a plurality of layers for the semiconductor device by exposing the pattern formed on the reticle on the wafer, The reticle includes first and second overlay marks for measuring the overlay. The first overlay mark includes a first portion in which a chrome pattern is formed and a second portion in which no pattern is formed. The second overlay mark is formed of a chrome pattern having the same size and shape as the second portion, and the method includes: exposing the first and second overlay marks formed on the reticle to first and second overlay on the wafer Forming a pattern; A second step of forming the first and second overlay patterns by overlapping the second overlay pattern formed on the wafer and the first overlay mark on the reticle; A third step of determining whether a residual pattern exists in a portion where the second overlay pattern and the first overlay mark on the reticle overlap; A fourth step of repeating the process after the second step by determining that the overlay measurement is normally performed if the residual pattern does not exist as a result of the determination in the third step; And a fifth step of correcting the overlay state by measuring a critical dimension (CD) of the residual pattern when the residual pattern exists as a result of the determination in the third step. Provide a measurement method.
도 1은 본 발명에 따른 오버레이 측정 방법을 수행하기에 적합한 레티클의 형태를 도시한 도면,1 is a view showing the shape of a reticle suitable for performing the overlay measurement method according to the present invention,
도 2a 및 도 2b는 도 1에 도시된 레티클을 이용한 오버레이 측정 과정을 설명하기 위해 도시한 도면,2A and 2B are views for explaining an overlay measurement process using the reticle shown in FIG. 1;
도 3a 내지 3d는 본 발명에 따라 오버레이 상태를 판별하는 방법에 대해 설명하고자 도시한 도면.3A-3D illustrate a method of determining an overlay state in accordance with the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10, 20 : 제 1 및 제 2 오버레이 마크10, 20: first and second overlay marks
11, 21 : 제 1 및 제 2 오버레이 패턴11, 21: first and second overlay pattern
100 : 레티클 200 : 웨이퍼100: reticle 200: wafer
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 제조 공정에서의 오버레이 측정 방법에 대해 상세히 설명한다.Hereinafter, an overlay measuring method in a semiconductor manufacturing process according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 전술한 바와 같이 포토 공정의 첫 번째 층에 대한 패턴 형성 후, 오버레이를 측정하고자 하는 경우에는 하위 층(sub-layer)이 존재하지 않기 때문에 현재 형성된 층, 즉 첫 번째 층에 형성된 패턴을 이용하여 오버레이 정도를 측정할 수밖에 없다.First, as described above, after forming the pattern for the first layer of the photo process, when the overlay is to be measured, since the sub-layer does not exist, the currently formed layer, that is, the pattern formed on the first layer is used. To measure the degree of overlay.
따라서, 본 발명에서는 종래의 오버레이 마크 외에 도 1에 도시된 바와 같은 별도의 오버레이 마크를 레티클 상에 추가 삽입한다.Therefore, in the present invention, a separate overlay mark as shown in FIG. 1 is additionally inserted on the reticle in addition to the conventional overlay mark.
즉, 도 1은 본 발명에 따라 레티클(100) 상에 별도로 추가된 제 1 오버레이 마크(10)와 제 2 오버레이 마크(20), 그리고 웨이퍼 상에 형성하고자 하는 패턴(30)을 포함한다. 여기서, 제 1 오버레이 마크(10)의 검은 부분은 크롬(crom)이 형성된 부분이고, 크롬 내의 비어 있는 부분은 크롬이 형성되지 않은오픈(open)된 부분이며, 제 2 오버레이 마크(20)는 제 1 오버레이 마크의 오픈된 부분과 동일한 형태 및 크기를 갖는 크롬으로 형성된다.That is, FIG. 1 includes a first overlay mark 10, a second overlay mark 20, and a pattern 30 to be formed on a wafer separately added on the reticle 100 according to the present invention. Here, the black portion of the first overlay mark 10 is a portion in which chromium is formed, the empty portion in chromium is an open portion in which chromium is not formed, and the second overlay mark 20 is formed in the first overlay mark 10. 1 is formed of chromium having the same shape and size as the opened portion of the overlay mark.
그리고, 도 2a는 도 1에 도시된 형태의 레티클(100)을 이용하여 웨이퍼(200)상에 형성된 패턴층(31)과 제 1 오버레이 패턴(11) 및 제 2 오버레이 패턴(21)을 도시한 도면으로서, 동도면에 도시된 바와 같이 레티클(100) 상에 형성된 오버레이 마크(10, 20)와 동일한 형태의 오버레이 패턴(11, 21)이 각각 형성된다.2A illustrates a pattern layer 31, a first overlay pattern 11, and a second overlay pattern 21 formed on the wafer 200 using the reticle 100 of the type shown in FIG. 1. As shown in the drawing, overlay patterns 11 and 21 having the same shape as overlay marks 10 and 20 formed on the reticle 100 are formed, respectively.
즉, 도 1에 도시된 제 1 오버레이 마크(10) 및 제 2 오버레이 마크(20)의 크롬 부분에는 빛이 투과되지 않기 때문에 도 2a에 도시된 바와 같이 도 1과 동일한 형태의 각 오버레이 패턴(11, 21)이 웨이퍼(200) 상에 형성된다. 그리고, 제 1 오버레이 패턴(11)의 오픈된 부분의 크기 및 형태는 도 1 에서와 마찬가지로 제 2 오버레이 패턴(21)의 크롬 부분의 크기 및 형태와 동일하다.That is, since light is not transmitted to the chrome portions of the first overlay mark 10 and the second overlay mark 20 shown in FIG. 1, each overlay pattern 11 having the same shape as that of FIG. 1 as shown in FIG. 2A. , 21 is formed on the wafer 200. The size and shape of the open portion of the first overlay pattern 11 is the same as the size and shape of the chrome portion of the second overlay pattern 21 as in FIG. 1.
한편, 상술한 바와 같은 과정을 거쳐 첫 번째 층의 하나의 샷에 대한 노광이 완료되면, 다시 다른 인접한 샷에 대한 노광을 수행하게 되는데, 이때 도 2a에서 형성된 제 1 및 제 2 오버레이 패턴(11, 21)을 이용하여 현재의 층, 즉 첫 번째 층에 대한 오버레이 정도를 측정하게 된다.Meanwhile, when the exposure of one shot of the first layer is completed through the above-described process, the exposure of another shot is performed again. In this case, the first and second overlay patterns 11, 21) is used to measure the degree of overlay on the current layer, the first layer.
이에 대해 도 2b를 참조하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to FIG. 2B.
웨이퍼 상(200)에 도 2a에 도시된 바와 같은 제 1 및 제 2 오버레이 패턴(11, 21) 형성이 완료되면, 도 2b에 도시된 바와 같이 다음 샷으로 레티클(100)을 이동시키게 된다.When the first and second overlay patterns 11 and 21 are formed on the wafer 200 as shown in FIG. 2A, the reticle 100 is moved to the next shot as shown in FIG. 2B.
그리고, 도 2a에서 웨이퍼(200) 상에 형성된 제 2 오버레이 패턴(21)과 도 1의 레티클(100) 상에 형성된 제 1 오버레이 마크(10)를 중첩시켜 오버레이 정도를 측정하게 된다. 다시 말하면, 제 2 오버레이 패턴(21)과 제 1 오버레이 마크(10)가 중첩된 부분(51)을 이용하여 오버레이 정도를 판별하게 되는데, 이때 중첩된 부분(51)은 오버레이의 정확도에 따라 도 3a∼3d에 도시된 바와 같은 형태를 나타내게 된다.In FIG. 2A, the overlay degree is measured by overlapping the second overlay pattern 21 formed on the wafer 200 and the first overlay mark 10 formed on the reticle 100 of FIG. 1. In other words, the degree of overlay is determined by using the portion 51 in which the second overlay pattern 21 and the first overlay mark 10 overlap each other, wherein the overlapped portion 51 is shown in FIG. 3A according to the accuracy of the overlay. The form as shown in -3d will be shown.
즉, 도 3a∼3d는 도 2b와 같이 레티클(100)이 다음 샷으로 이동한 상태에서, 레티클(100) 상의 제 2 오버레이 패턴(21)과 웨이퍼(200) 상의 제 2 오버레이 마크(20)의 오픈된 부분(10-1)과 제 1 오버레이 마크(10)의 오픈된 부분(10-1)의 중첩 형태를 예시적으로 도시한 도면이다.That is, FIGS. 3A to 3D show the second overlay pattern 21 on the reticle 100 and the second overlay mark 20 on the wafer 200 in the state where the reticle 100 moves to the next shot as shown in FIG. 2B. The overlapped form of the opened portion 10-1 and the opened portion 10-1 of the first overlay mark 10 is illustrated by way of example.
먼저, 도 3a는 레티클(100) 상의 제 2 오버레이 패턴(21)과 웨이퍼(200) 상의 제 2 오버레이 마크(20)가 정확히 일치된 상태를 나타내기 위한 도면으로서, 이 경우에는 도 2b에 도시된 바와 같은 다음 샷에 대한 노광을 수행하고 나면, 레티클(100)과 웨이퍼(200)가 중첩된 부분(도 2b에서의 도면 부호 50)에는 아무런 패턴이 남지 않게 된다.First, FIG. 3A illustrates a state in which the second overlay pattern 21 on the reticle 100 and the second overlay mark 20 on the wafer 200 are exactly matched. In this case, FIG. After performing the exposure for the next shot as shown, no pattern remains in the portion where the reticle 100 and the wafer 200 overlap (reference numeral 50 in FIG. 2B).
다시 말하면, 레티클(100) 상의 제 2 오버레이 패턴(21)과 웨이퍼(200) 상의 제 2 오버레이 마크(20)가 정확히 일치된 상태에서는, 도 2a에서 형성된 제 2 오버레이 패턴(21)이 레티클(100) 상의 제 1 오버레이 패턴(10) 내의 오픈된 부분(10-1)을 통해 조사되는 빛에 의해 제거되기 때문에 아무런 패턴이 남아 있지 않게 된다.In other words, in the state where the second overlay pattern 21 on the reticle 100 and the second overlay mark 20 on the wafer 200 are exactly matched, the second overlay pattern 21 formed in FIG. 2A is the reticle 100. No pattern remains since it is removed by the light irradiated through the open portion 10-1 in the first overlay pattern 10 on FIG.
만일, 이와는 달리, 도 3b 및 도 3c, 도 3d와 같이 레티클(100) 상의 제 2오버레이 패턴(21)과 웨이퍼(200) 상의 제 2 오버레이 마크(20)가 정확히 일치되지 않은 경우에는 제 2 오버레이 패턴이 완전히 없어지지 않게 되어 각각의 도면에 도시된 바와 같은 다양한 형태의 오버레이 패턴이 남아 있게 된다.Alternatively, if the second overlay pattern 21 on the reticle 100 and the second overlay mark 20 on the wafer 200 do not coincide exactly, as shown in FIGS. 3B, 3C, and 3D, the second overlay The pattern does not disappear completely, leaving various types of overlay patterns as shown in the respective figures.
그리고, 이와 같이 제 2 오버레이 패턴(21)이 완전히 제거되지 않은 경우가 발생하게 되면, 남아 있는 오버레이 패턴의 CD(Critical Dimension 임계치수)를 측정하므로써, 각 샷 간의 오버레이를 정확히 측정할 수 있게 되고, 그로 인해 첫 번째 층에 대한 오버레이 상태를 판단 및 보정하여 정확한 패턴을 형성할 수 있게 된다.When the second overlay pattern 21 is not completely removed in this manner, by measuring the critical dimension (CD) of the remaining overlay pattern, the overlay between each shot can be accurately measured. This makes it possible to determine and correct the overlay state for the first layer to form an accurate pattern.
결과적으로, 이와 같은 방법을 이용하여 반도체 제조 공정의 오버레이 공정시 첫 번째 층에 대해서도 오버레이를 측정할 수 있게 되므로써, 각 샷 간의 정확한 오버레이 측정이 가능하게 되고, 그로 인해 후속하는 다음 층에 대한 패턴 형성 및 오버레이 수행시 오버레이 마진을 충분히 확보할 수 있게 된다.As a result, the overlay can be measured for the first layer during the overlay process of the semiconductor manufacturing process using this method, thereby enabling accurate overlay measurement between each shot, thereby forming a pattern for the next subsequent layer. And it is possible to sufficiently secure the overlay margin when performing the overlay.
이상 설명한 바와 같이 본 발명에 따르면, 반도체 제조 공정시 첫 번째 층에 대한 오버레이 파라미터를 측정하여 각 샷 간의 정확한 오버레이 측정이 가능하게 되므로써, 후속하는 다음 층에 대한 패턴 형성 및 오버레이 수행시 오버레이 마진을 충분히 확보하여 정확한 패턴을 형성할 수 있는 효과가 있다.As described above, according to the present invention, the overlay parameter for the first layer can be measured in the semiconductor manufacturing process to enable accurate overlay measurement between each shot, so that the overlay margin is sufficient for pattern formation and overlay performance for the subsequent layer. There is an effect that can be secured to form an accurate pattern.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067886A KR100319386B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a overlay status in a fabricating process of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067886A KR100319386B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a overlay status in a fabricating process of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066287A KR20010066287A (en) | 2001-07-11 |
| KR100319386B1 true KR100319386B1 (en) | 2002-01-09 |
Family
ID=19634975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067886A KR100319386B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a overlay status in a fabricating process of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100319386B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850148B1 (en) * | 2005-12-28 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Mehod for forming overlay mark of dual damascene process |
| KR102120522B1 (en) * | 2013-06-28 | 2020-06-09 | 케이엘에이 코포레이션 | Selection and use of representative target subsets |
| CN114236983B (en) * | 2021-12-30 | 2024-03-22 | 北海惠科半导体科技有限公司 | Manufacturing method of alignment mark of photoetching machine and wafer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196534A (en) * | 1992-12-24 | 1994-07-15 | Kawasaki Steel Corp | Chip position display method in semiconductor wafer |
| JPH0864502A (en) * | 1994-08-25 | 1996-03-08 | Nittetsu Semiconductor Kk | Photomask for producing semiconductor device |
| JPH118178A (en) * | 1997-06-17 | 1999-01-12 | Sony Corp | Method of checking position of resist pattern |
| KR19990055421A (en) * | 1997-12-27 | 1999-07-15 | 정선종 | Reticle Aligner and Reticle Alignment Method Using Position Detection Devices |
| KR19990034619U (en) * | 1998-01-31 | 1999-08-25 | 구본준 | Photomasks for Semiconductor Manufacturing |
-
1999
- 1999-12-31 KR KR1019990067886A patent/KR100319386B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196534A (en) * | 1992-12-24 | 1994-07-15 | Kawasaki Steel Corp | Chip position display method in semiconductor wafer |
| JPH0864502A (en) * | 1994-08-25 | 1996-03-08 | Nittetsu Semiconductor Kk | Photomask for producing semiconductor device |
| JPH118178A (en) * | 1997-06-17 | 1999-01-12 | Sony Corp | Method of checking position of resist pattern |
| KR19990055421A (en) * | 1997-12-27 | 1999-07-15 | 정선종 | Reticle Aligner and Reticle Alignment Method Using Position Detection Devices |
| KR19990034619U (en) * | 1998-01-31 | 1999-08-25 | 구본준 | Photomasks for Semiconductor Manufacturing |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010066287A (en) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7480890B2 (en) | Method for correcting and configuring optical mask pattern | |
| US7241541B2 (en) | Method of the adjustable matching map system in lithography | |
| KR20010111048A (en) | Alignment method, test method for matching, and photomask | |
| JPH06132189A (en) | Method for optimizing measurement conditions of overlapping accuracy measuring device and method for optimizing alignment mark shape or alignment mark measurement system in exposure device | |
| JP4528464B2 (en) | Alignment method, overlay inspection method, and photomask | |
| US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
| US6127075A (en) | Method for checking accuracy of a measuring instrument for overlay registration | |
| KR100319386B1 (en) | Method for measuring a overlay status in a fabricating process of a semiconductor device | |
| KR100321442B1 (en) | Method for measuring a overlay status in a fabricating process of a semiconductor device | |
| US6649484B2 (en) | Aligning method, exposure apparatus using this aligning method, and semiconductor device manufacturing method utilizing this exposure apparatus | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| KR100356759B1 (en) | Method for 1st overlay measurement in an photo process | |
| KR100375290B1 (en) | Method of analyzing factor responsible for errors in wafer pattern, and apparatus for producing photolithographic mask | |
| KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
| US7175951B1 (en) | Two mask in-situ overlay checking method | |
| KR100298190B1 (en) | Method for measuring DOF in Lithography process | |
| KR100966998B1 (en) | Method for processing optical proximity correction | |
| KR100605914B1 (en) | Method for improving overlay performance in lithography process | |
| US20020127486A1 (en) | Shot configuration measuring mark and transfer error detection method using the same | |
| JP2008116750A (en) | Focus test method, focus test mask, and method of manufacturing semiconductor device | |
| KR100552805B1 (en) | Reticle for fabricating a semiconductor device and exposure method using the same | |
| GB2288467A (en) | Manufacturing a semiconductor device | |
| KR0146244B1 (en) | Photomask apparatus and method for measuring the error during manufacturing | |
| KR100234171B1 (en) | Manufacturi ng method of core for thin film magnetic head | |
| KR100780761B1 (en) | Controlling Method of Adjusting a Position Using Mask Process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |