KR20010065181A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20010065181A KR20010065181A KR1019990065050A KR19990065050A KR20010065181A KR 20010065181 A KR20010065181 A KR 20010065181A KR 1019990065050 A KR1019990065050 A KR 1019990065050A KR 19990065050 A KR19990065050 A KR 19990065050A KR 20010065181 A KR20010065181 A KR 20010065181A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- tantalum oxide
- film
- semiconductor device
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 23
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 239000003963 antioxidant agent Substances 0.000 claims description 5
- 230000003078 antioxidant effect Effects 0.000 claims description 5
- 230000003064 anti-oxidating effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 탄탈륨 옥사이드(Ta2O5)와 같은 고유전 물질을 이용하여 고유전 게이트 산화막을 형성하는 경우, 게이트 산화막과 후속 막과의 반응에 의해 게이트 누설전류가 증가하고 후속 공정마진이 줄어들게 되는 문제점을 해결하기 위하여, 고유전 게이트 산화막 상에 유전율이 높고 막특성이 안정된 물질인 알루미늄 옥사이드(Al2O3)막을 형성하므로써, 소자의 누설전류 특성을 개선할 수 있고 후속 공정에 대한 마진을 충분히 확보할 수 있도록 한 반도체 소자의 제조방법에 개시된다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 게이트 산화막의 누설전류를 최소화하고, 후속 공정에서의 마진을 충분히 확보하여 게이트 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자에서 현재 양산중인 DRAM 및 논리 소자의 게이트 산화막으로는 열산화막 또는 급속 열 성장 실리콘 산화막(SiO2)이 사용되고 있다. 그런데, 디자인 룰(Design Rule)이 감소함에 따라 실리콘 산화막의 터널링 한계가 25 내지 30Å 이하로 줄어드는 추세에 있으며, 0.10㎛ 테크놀로지(Technology)의 게이트 산화막의 두께로 25 내지 30Å의 두께가 예상된다. 그러나, 게이트 산화막의 두께가 너무 얇아지게 되면, 직접 터널링에 의한 오프-커런트(Off-Current)의 증가로 인하여 소자의 정지 전력 소모(Static Power Consumption)가 증가하고 동작 특성이 악화되며, 특히 메모리 소자의 경우 누설전류의 증가는 소자의 전기적 특성을 악화시키는데 중요한 요소로 작용한다. 최근, 이를 극복하기 위한 노력의 일환으로 하이(High)-K 유전물질을 게이트 산화막으로 채용하여 게이트 산화막의 물리적인 두께를 증가시키므로써 누설전류를 감소시키고자 하는 연구가 진행되고 있다.
그 중 대표적으로 캐패시터의 저장 노드에 사용되던 탄탈륨 옥사이드(Ta2O5)를 게이트 산화막으로 사용하기 위한 연구가 활발하다. 탄탈륨 옥사이드를 이용한 종래 반도체 소자의 제조방법을 설명하면 다음과 같다.
먼저, 반도체 기판 상에 일정 두께의 산화막을 성장시킨다. 이 산화막은 실리콘 기판의 산화를 방지하는 역할을 한다. 이후, 화학기상증착(CVD)법에 의해 산화막 상에 탄탈륨 옥사이드막을 형성한다. 이 탄탈륨 옥사이드막은 막질 내에 산소 공공(Oxygen Vacancy)과 유기물을 포함하고 있기 때문에 누설전류가 증가하게 되므로, 이를 감소시켜 주기 위하여 산소 분위기에서 후속 열처리를 실시하여, 산소를탄탈륨 옥사이드막 내에 확산시켜 산소 공공에 산소를 공급하고 막내의 유기물을 제거한다. 이후, 탄탈륨 옥사이드막 상부에 티타늄 나이트라이드(TiN) 등을 이용하여 장벽 금속층을 형성하고, 게이트 전극을 형성하는 등 후속 공정을 진행한다.
여기에서, 탄탈륨 옥사이드막 형성 후 장벽 금속층을 형성하는 이유는 장벽 금속층의 일함수(Work Function)를 이용하여 게이트의 누설전류를 감소시키고, 게이트로 이용되는 폴리실리콘과 탄탈륨 옥사이드가 서로 반응하는 것을 억제하기 위한 것이다. 즉, 탄탈륨 옥사이드막 상에 직접 폴리실리콘층을 형성하는 경우, 탄탈륨 옥사이드와 폴리실리콘이 서로 반응하여 실리콘 산화막이 형성되고, 이에 따라 유효 산화막 두께가 증가하게 되는 것을 방지하기 위한 것이다.
그러나 게이트 형성 후 후속 열처리가 고온에서 진행되기 때문에 탄탈륨 옥사이드와 장벽금속층인 티타늄 나이트라이드가 반응하여 게이트 누설전류가 증가하게 된다. 이러한 반응은 700 내지 800℃의 고온에서 일어나기 때문에 이 이상의 온도에서 진행되는 후속 공정들은 공정마진이 매우 줄어들게 되는 문제점이 있다.
따라서, 본 발명은 탄탈륨 옥사이드를 게이트 산화막으로 적용하는 반도체 소자에서 탄탈륨 옥사이드와 상부층과의 반응을 억제하므로써, 유효 산화막 두께를 증가시키지 않으면서 후속 공정에서의 마진을 충분히 확보할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 소자 분리막이 형성된 반도체 기판 상에 산화 방지막을 형성하는 단계; 상기 산화 방지막 상에 탄탈륨 옥사이드막을 형성하는 단계; 상기 탄탈륨 옥사이드막 상에 알루미늄 옥사이드막을 형성하는 단계; 및 상기 알루미늄 옥사이드막 상에 도전물질을 형성하고 패터닝하여 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 소자 분리막
13 : 산화 방지막 14 : 탄탈륨 옥사이드막
15 : 알루미늄 옥사이드막 16 : 장벽 금속층
17 : 게이트 전극
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
본 발명에서는 고유전 물질인 탄탈륨 옥사이드(Ta2O5)를 이용한 게이트 산화막과 장벽 금속층 또는 게이트 전극과의 계면 반응을 억제하기 위해 탄탈륨 옥사이드막과 장벽 금속층 또는 게이트 전극 사이에 알루미늄 옥사이드(Al2O3)를 얇게 증착한다.
도 1a를 참조하여, 소자 분리 공정에 의해 소자 분리막(12)이 형성된 반도체 기판(11) 상에 산화 방지막(13)을 형성하고, 전체구조 상에 게이트 산화막으로 사용할 탄탈륨 옥사이드막(14)을 형성한다. 여기에서, 산화 방지막(13)은 반도체 기판(11)과 탄탈륨 옥사이드막(14)과의 계면 특성을 개선하기 위하여 형성하는 것으로, 급속 열처리 공정(RTP)에 의해 15Å이하의 두께로 형성한다. 또한, 급속 열처리 공정은 N2O 분위기 및 700 내지 1100℃의 온도 조건에서 진행한다. 산화 방지막(13)은 열산화막이 아닌 질화산화막으로 형성하는데, 이는 탄탈륨 옥사이드막(14)을 형성한 후 후속 O2분위기에서의 열처리시 반도체 기판(11)의 산화를 억제하기 위한 것이다. 열산화막을 이용하는 경우에도 전기적 두께가 증가되지 않도록 제어할 수 있다면 열산화막을 사용하는 것도 가능하다.
한편, 탄탈륨 옥사이드막(14)은 300 내지 500℃의 온도조건에서 Ta(C2H5O)5와 O2를 이용하여 비정질 탄탈륨 옥사이드를 20 내지 200Å의 두께로 증착하여 형성한다. 탄탈륨 옥사이드막(14)을 형성하고 난 후에는 인-시투(In-situ)로 UV를 이용하여 O2, O3를 여기하여 주므로써 탄탈륨 옥사이드막(14)의 막질을 개선시킨다.
도 1b를 참조하여, 탄탈륨 옥사이드막(14)을 이용하여 형성한 게이트 산화막 상에 유전율이 높고 막특성이 안정된 물질인 알루미늄 옥사이드막(15)을 형성한다. 알루미늄 옥사이드막(15)은 단원자 증착법(Atomic Layer Deposition; ALD)으로 Al(CH3)3와 H2O 또는 O2를 사용하여 200 내지 500℃의 온도에서 40Å 이하의 두께로 증착하여 형성한다.
이상과 같은 방법으로 알루미늄 옥사이드막(15)을 형성하고 난 후에는 탄탈륨 옥사이드막(14)과 알루미늄 옥사이드막(15)의 막질을 개선시키기 위해 N2O 또는 O2분위기에서 700 내지 1000℃의 온도 조건으로 30 내지 600초 동안 급속 열처리하거나, N2O 또는 O2분위기에서 700 내지 1000℃의 온도 조건으로 10 내지 60분 동안 퍼니스 어닐링을 실시하거나, 또는 UV를 이용하여 O2, O3를 여기하여 준다.
도 1c를 참조하여, 알루미늄 옥사이드막(15)을 형성한 전체구조 상에 장벽 금속층(16) 및 게이트 전극(17)으로 사용할 물질을 형성하고 사진 및 식각 공정으로 게이트 전극 물질, 장벽 금속층(16), 알루미늄 옥사이드막(15), 탄탈륨 옥사이드막(14) 및 산화 방지막(13)을 순차적으로 식각하여 게이트 전극(17)을 형성한다. 여기에서, 장벽 금속층(16)은 티타늄 나이트라이드(TiN), 텅스텐 나이트라이드(WN), 탄탈륨 나이트라이드(TaN) 등을 증착하여 형성하며, 장벽 금속층(16) 형성 공정은 생략하는 것도 가능하다. 또한, 게이트 전극(17)은 텅스텐 실리사이드(WSi), 티타늄 실리사이드(TiSi), 텅스텐 등을 이용하여 형성한다.
상술한 바와 같이, 본 발명은 반도체 소자의 게이트 산화막으로서 탄탈륨 옥사이드(Ta2O5)가 함유된 고유전 물질을 사용하는 경우, 게이트 산화막 상에 알루미늄 옥사이드(Al2O3)막을 형성하므로써, 반도체 소자의 누설 전류 특성을 개선할 수 있고 후속 열공정의 마진을 충분히 확보할 수 있어, 고밀도 고속 소자의 개발을 조기에 달성할 수 있다. 또한, 유전율이 높고 열적으로 안정한 알루미늄 옥사이드막을 이용하기 때문에 유효 산화막 두께를 증가시키지 않으며 장벽 금속층 형성 공정 등을 생략할 수 있어 전체적인 소자 제조 공정을 단순화시킬 수 있다.
Claims (8)
- 소자 분리막이 형성된 반도체 기판 상에 산화 방지막을 형성하는 단계;상기 산화 방지막 상에 탄탈륨 옥사이드막을 형성하는 단계;상기 탄탈륨 옥사이드막 상에 알루미늄 옥사이드막을 형성하는 단계; 및상기 알루미늄 옥사이드막 상에 도전물질을 형성하고 패터닝하여 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서상기 산화 방지막은 N2O 분위기에서 700 내지 1100℃의 온도 조건으로 진행하는 급속 열처리 공정에 의해 15Å이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 탄탈륨 옥사이드막은 300 내지 500℃의 온도조건에서 Ta(C2H5O)5와 O2를 이용하여 비정질 탄탈륨 옥사이드를 20 내지 200Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 탄탈륨 옥사이드막 형성 후 인-시투로 UV를 이용하여 O2, O3를 여기하여 주는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 알루미늄 옥사이드막은 단원자 증착법에 의해 200 내지 500℃의 온도에서 Al(CH3)3와 H2O 또는 O2를 이용하여 40Å 이하의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 알루미늄 옥사이드막 형성 후 상기 탄탈륨 옥사이드막과 알루미늄 옥사이드막의 막질 개선을 위한 열처리 공정을 실시하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서,상기 열처리 공정은 N2O 또는 O2분위기에서 700 내지 1000℃의 온도 조건으로 30 내지 600초 동안 진행하는 급속 열처리 공정, N2O 또는 O2분위기에서 700 내지 1000℃의 온도 조건으로 10 내지 60분 동안 진행하는 퍼니스 어닐링 공정, UV를 이용하여 O2, O3를 여기하여 주는 공정 중 어느 하나를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 도전물질을 형성하기 전 장벽 금속층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065050A KR100332126B1 (ko) | 1999-12-29 | 1999-12-29 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065050A KR100332126B1 (ko) | 1999-12-29 | 1999-12-29 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010065181A true KR20010065181A (ko) | 2001-07-11 |
| KR100332126B1 KR100332126B1 (ko) | 2002-04-10 |
Family
ID=19632256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065050A KR100332126B1 (ko) | 1999-12-29 | 1999-12-29 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332126B1 (ko) |
-
1999
- 1999-12-29 KR KR1019990065050A patent/KR100332126B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100332126B1 (ko) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7465982B2 (en) | Capacitor structures | |
| KR100358056B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100296126B1 (ko) | 고집적 메모리 소자의 게이트전극 형성방법 | |
| US20020001906A1 (en) | Method of manufacturing a gate in a semiconductor device | |
| JP2002314067A (ja) | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 | |
| JP2001274380A (ja) | 半導体装置およびその製造方法 | |
| US20020151142A1 (en) | Thermally stable poly-Si/high dielectric constant material interfaces | |
| US7364965B2 (en) | Semiconductor device and method of fabrication | |
| US6511896B2 (en) | Method of etching a substantially amorphous TA2O5 comprising layer | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| US6221712B1 (en) | Method for fabricating gate oxide layer | |
| KR100332126B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| KR100347400B1 (ko) | 반도체 장치의 제조 방법 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| US20040147102A1 (en) | Production method for a semiconductor component | |
| JPH0563157A (ja) | 半導体装置 | |
| KR100373166B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100542249B1 (ko) | 스트레스 버퍼층을 갖는 폴리메탈 게이트 전극 및 그 제조방법 | |
| KR100550636B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100604536B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100707799B1 (ko) | 캐패시터의 제조 방법 | |
| KR20040077309A (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR20040070617A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR20000041405A (ko) | 메모리소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |