KR20010058179A - Tft-lcd with tft of asymmetry source/drain structure - Google Patents

Tft-lcd with tft of asymmetry source/drain structure Download PDF

Info

Publication number
KR20010058179A
KR20010058179A KR1019990061688A KR19990061688A KR20010058179A KR 20010058179 A KR20010058179 A KR 20010058179A KR 1019990061688 A KR1019990061688 A KR 1019990061688A KR 19990061688 A KR19990061688 A KR 19990061688A KR 20010058179 A KR20010058179 A KR 20010058179A
Authority
KR
South Korea
Prior art keywords
source electrode
electrode
gate
data line
channel layer
Prior art date
Application number
KR1019990061688A
Other languages
Korean (ko)
Other versions
KR100737545B1 (en
Inventor
정창용
임성실
이승준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990061688A priority Critical patent/KR100737545B1/en
Publication of KR20010058179A publication Critical patent/KR20010058179A/en
Application granted granted Critical
Publication of KR100737545B1 publication Critical patent/KR100737545B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Abstract

PURPOSE: A thin film transistor liquid crystal display device having an asymmetric source/drain structure is to form carrier mobility and an electric field uniformly and prevent a degradation of a channel layer. CONSTITUTION: A gate line(2) and a data line(8) are crossed through a gate insulating layer. A pixel electrode(4) is formed within a predetermined pixel area defined by the gate line and the data line. A thin film transistor(10) includes a gate electrode(2a), a channel layer(3), the first and the second source electrodes(5a,5b) and a drain electrode(6). The gate electrode is extended from the gate line inwardly. The channel layer is formed on the gate electrode. The first and the second source electrodes are extended from the data line to thereby overlap with one side of the channel layer. The drain electrode, which is in contact with the pixel electrode, is overlapped with the other side of the channel layer.

Description

비대칭 소오스/드레인 구조의 박막 트랜지스터를 갖는 박막 트랜지스터 액정표시장치{TFT-LCD WITH TFT OF ASYMMETRY SOURCE/DRAIN STRUCTURE}TFT-LCD WITH TFT OF ASYMMETRY SOURCE / DRAIN STRUCTURE}

본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 보다 상세하게는, 박막 트랜지스터의 특성 저하를 방지하기 위한 비대칭 소오스/드레인 구조의 박막 트랜지스터를 갖는 박막 트랜지스터 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display device, and more particularly, to a thin film transistor liquid crystal display device having a thin film transistor having an asymmetric source / drain structure for preventing the deterioration of characteristics of the thin film transistor.

박막 트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에, CRT(Cathode-ray tube)를 대신하여 각종 정보 기기의 단말기 또는 비디오 기기 등에 사용되고 있으며, 상기 TFT-LCD는 응답 특성이 우수하고, 그리고, 고화소수에 적합하기 때문에 상기 CRT에 필적할만한 고화질 및 대형의 표시장치를 실현할 수 있을 것으로 예상된다.Thin Film Transistor Liquid Crystal Display (FT-LCD) has characteristics such as light weight, thinness, and low power consumption, so that it is a terminal or video of various information devices instead of CRT (Cathode-ray tube). Used in devices and the like, the TFT-LCD has excellent response characteristics and is suitable for high pixel numbers, so that it is expected to realize a high quality and large display device comparable to the CRT.

이러한 TFT-LCD는 TFT 및 화소전극이 구비된 TFT 어레이 기판과, 컬러필터 및 카운터 전극이 구비된 컬러필터 기판이 액정의 개재하에 합착되어진 구조로 이루어져 있다.The TFT-LCD has a structure in which a TFT array substrate provided with a TFT and a pixel electrode, and a color filter substrate provided with a color filter and a counter electrode are bonded to each other under liquid crystal interposition.

도 1은 종래 기술에 따라 형성된 TFT-LCD의 TFT 형성부를 도시한 평면도로서, 도시된 바와 같이, 게이트 전극(2a)과 데이터 라인(8)이 게이트 절연막(도시안됨)의 개재하에 서로 교차하도록 배치되어 있고, 상기 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 화소영역 내에는 ITO 금속막으로 이루어진 화소전극(4)이 배치되어 있으며, 상기 게이트 라인(2)과 데이터 라인(8)의 교차부에는 스위칭 소자인 TFT(10)가 배치되어 있다.1 is a plan view showing a TFT forming portion of a TFT-LCD formed according to the prior art, as shown, arranged so that the gate electrode 2a and the data line 8 intersect with each other under the interposition of a gate insulating film (not shown). In the pixel region defined by the gate line 2 and the data line 8, a pixel electrode 4 made of an ITO metal film is disposed, and the pixel line 4 of the gate line 2 and the data line 8 is disposed. At the intersection, a TFT 10 serving as a switching element is arranged.

여기서, 상기 TFT(10)는 상기 게이트 라인(2)으로부터 화소영역의 내측으로연장된 게이트 전극(2a)과, 게이트 절연막의 개재하에 상기 게이트 전극(2a) 상에 배치된 비도핑된 비정질실리콘층으로 이루어진 채널층(3), 상기 데이터 라인(8)으로부터 연장되어 상기 채널층(3)의 일측 상부면과 오버랩되도록 배치된 두 개의 제1 및 제2소오스 전극(5a, 5b) 및 상기 채널층(3)의 타측 상부면과 오버랩되면서 상기 화소전극(4)과 콘택되도록 배치된 드레인 전극(6)을 포함한다.Here, the TFT 10 includes a gate electrode 2a extending from the gate line 2 to the inside of the pixel region, and an undoped amorphous silicon layer disposed on the gate electrode 2a through a gate insulating film. A channel layer 3 comprising two first and second source electrodes 5a and 5b extending from the data line 8 and overlapping with an upper surface of one side of the channel layer 3 and the channel layer And a drain electrode 6 disposed to be in contact with the pixel electrode 4 while overlapping with the other upper surface of (3).

그러나, 상기와 같은 구조의 TFT는 제1 및 제2소오스 전극과 드레인 전극이 대칭적인 구조를 갖기 때문에, 그 특성 및 신뢰성이 저하되는 문제점이 있다.However, in the TFT having the above structure, since the first and second source electrodes and the drain electrode have a symmetrical structure, their characteristics and reliability are deteriorated.

즉, 상기한 구조의 TFT는, 도시된 바와 같이, 데이터 신호가 제1 및 제2소오스 전극(5a, 5b)을 통해 드레인 전극(6)으로 전달되는데, 이때, 상기 제1소오스 전극(5a)과 제2소오스 전극(5b)이 동일 폭 및 길이를 갖고 있고, 특히, 상기 소오스 전극들(5a, 5b)과 드레인 전극(6)이 대칭 구조를 갖기 때문에, 데이터 신호 입력부로부터 상대적으로 가까운 위치에 배치된 제1소오스 전극(5a)쪽에서의 캐리어 이동도는 상대적으로 멀리 떨어져 배치된 제2소오스 전극(5b)쪽에서의 캐리어 이동도 보다 크게 되고, 그래서, 상기 제1소오스 전극(5a)에서의 전계가 상기 제2소오스 전극(5b)에서의 전계 보다 크게 된다. 이에 따라, 채널층(3)에서 발생되는 전계는 부분적으로 상이하게 되므로, 이러한 현상에 의해, 상대적으로 큰 전계가 형성되는 채널층 부분에서 열화가 초래됨으로써, 결과적으로는, TFT의 특성 및 신뢰성이 저하된다.That is, in the TFT having the above-described structure, a data signal is transmitted to the drain electrode 6 through the first and second source electrodes 5a and 5b, as shown, wherein the first source electrode 5a The second and second source electrodes 5b have the same width and length, and in particular, since the source electrodes 5a and 5b and the drain electrode 6 have a symmetrical structure, they are positioned relatively close to the data signal input unit. The carrier mobility on the side of the disposed first source electrode 5a becomes larger than the carrier mobility on the side of the second source electrode 5b disposed relatively far apart, and thus, the electric field at the first source electrode 5a. Is larger than the electric field in the second source electrode 5b. As a result, the electric field generated in the channel layer 3 becomes partially different. Therefore, this phenomenon causes deterioration in the portion of the channel layer in which a relatively large electric field is formed. As a result, the characteristics and reliability of the TFT are reduced. Degrades.

따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 제1소오스 전극과 제2소오스 전극의 폭, 또는, 길이를 상이하는 것에 의해, 상기 제1소오스 전극 부분과 제2소오스 전극 부분에서의 전계가 균형을 이루도록 만듦으로써, TFT의 특성 열화를 방지할 수 있는 비대칭 소오스/드레인 구조의 TFT를 갖는 TFT-LCD를 제공하는데, 그 목적이 있다.Accordingly, the present invention, which is devised to solve the above problems, differs in the width or length of the first source electrode and the second source electrode, so that the first source electrode part and the second source electrode part are different from each other. It is an object of the present invention to provide a TFT-LCD having a TFT having an asymmetric source / drain structure capable of preventing the deterioration of the characteristics of the TFT by making the electric field of the metal be balanced.

도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 형성부를 도시한 도면.1 is a view illustrating a thin film transistor forming unit of a thin film transistor liquid crystal display device according to the related art.

도 2는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 형성부를 도시한 도면.2 is a diagram illustrating a thin film transistor forming unit of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 소오스 전극을 도시한 도면.3A and 3B illustrate source electrodes of a thin film transistor according to another exemplary embodiment of the present invention.

도 4는 본 발명의 도 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 형성부를 도시한 도면.4 is a view illustrating a thin film transistor forming unit of a thin film transistor liquid crystal display according to another exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

2 : 게이트 라인 2a : 게이트 전극2: gate line 2a: gate electrode

3 : 채널층 4 : 화소전극3: channel layer 4: pixel electrode

5,5a,5b : 소오스 전극 6,6a,6b : 드레인 전극5,5a, 5b: source electrode 6,6a, 6b: drain electrode

8,8a : 데이터 라인 10 : 박막 트랜지스터8,8a: data line 10: thin film transistor

상기와 같은 목적을 달성하기 위한 본 발명의 비대칭 소오스/드레인 구조의 TFT를 갖는 TFT-LCD는, 게이트 절연막의 개재하에 서로 교차하도록 배치된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 배치되며, 상기 게이트 라인으로부터 화소영역의 내측으로 연장된 게이트 전극과, 상기 게이트 전극 상에 배치된 채널층, 상기 데이터 라인으로부터 연장되어 상기 채널층의 일측면과 오버랩되면서 상기 데이터 라인과 연결된 데이터 신호 입력부로부터 상이한 거리로 배치된 제1 및 제2소오스 전극, 및 상기 제1소오스 전극과 제2소오스 전극 사이의 상기 채널층의 타측 상부면과 오버랩되게 배치되면서 상기 화소전극과 콘택된 드레인 전극으로 구성된 TFT를 포함하여 이루어지는 TFT-LCD에 있어서, 상기 제1소오스 전극과 상기 제2소오스 전극은, 상이한 크기를 갖는 것을 특징으로 한다.A TFT-LCD having an asymmetric source / drain structure TFT of the present invention for achieving the above object includes a gate line and a data line arranged to cross each other under a gate insulating film; A pixel electrode disposed in the pixel region defined by the gate line and the data line; And a gate electrode disposed at an intersection of the gate line and the data line, the gate electrode extending from the gate line to the inside of the pixel area, a channel layer disposed on the gate electrode, and extending from the data line. The first and second source electrodes disposed at different distances from the data signal input part connected to the data line while overlapping the side surfaces, and overlapping with the other upper surface of the channel layer between the first source electrode and the second source electrode; In the TFT-LCD comprising a TFT consisting of a drain electrode in contact with the pixel electrode, the first source electrode and the second source electrode has a different size.

여기서, 본 발명은 상기 제1소오스 전극과 제2소오스 전극이 동일한 길이를 갖으면서, 상기 데이터 신호 입력부로부터 상대적으로 멀리 어져 배치된 제2소오스 전극이 상대적으로 가깝게 배치된 제1소오스 전극 보다 더 큰 폭을 갖도록 한다.또한, 본 발명은 상기 제1소오스 전극과 제2소오스 전극이 동일한 폭을 갖으면서, 상기 데이터 신호 입력부로부터 상대적으로 멀리 떨어져 배치된 제2소오스 전극이 상대적으로 가깝게 배치된 제1소오스 전극 보다 더 긴 길이를 갖도록 한다. 게다가, 본 발명은 상기 제2소오스 전극과 연결된 데이터 라인 부분이 상기 제1소오스 전극과 연결된 데이터 라인 부분 보다 상대적으로 넓은 폭을 갖도록 한다.According to the present invention, the first source electrode and the second source electrode have the same length, and the second source electrode disposed relatively far from the data signal input unit is larger than the first source electrode disposed relatively close. In addition, the present invention provides a method in which a first source electrode and a second source electrode have the same width, and a first source electrode having a second source electrode disposed relatively far from the data signal input unit is disposed relatively close to each other. It has a longer length than the source electrode. In addition, the present invention allows the data line portion connected to the second source electrode to have a relatively wider width than the data line portion connected to the first source electrode.

본 발명에 따르면, 제1 및 제2소오스 전극과 드레인 전극이 비대칭 구조를 갖도록 만듦으로써, 데이터 신호 입력부로부터의 거리에 관계없이 상기 제1소오스 전극과 제2소오스 전극 부분에서의 전계가 균일하게 되도록 할 수 있으며, 이에 따라, 채널층의 열화를 방지함은 물론, TFT의 특성 및 신뢰성을 확보할 수 있다.According to the present invention, the first and second source electrodes and the drain electrode are made to have an asymmetrical structure so that an electric field at the first source electrode and the second source electrode portion is made uniform regardless of the distance from the data signal input unit. As a result, the degradation of the channel layer can be prevented, and the characteristics and reliability of the TFT can be ensured.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 TFT-LCD의 TFT 형성부를 도시한 평면도이다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다.2 is a plan view showing a TFT forming portion of a TFT-LCD according to an embodiment of the present invention. Here, the same parts as in Fig. 1 are designated by the same reference numerals.

도시된 바와 같이, 게이트 라인(2)과 데이터 라인(8)이 게이트 절연막(도시안됨)의 개재하에 서로 교차하도록 배치되어 있고, 상기 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 화소영역 내에는 ITO 금속막으로 이루어진 화소전극(4)이 배치되어 있다.As shown, a pixel region defined by the gate line 2 and the data line 8 intersect with each other under a gate insulating film (not shown), and defined by the gate line 2 and the data line 8. The pixel electrode 4 which consists of an ITO metal film is arrange | positioned inside.

또한, 상기 게이트 라인(2)과 데이터 라인(8)의 교차부에는 스위칭 소자인 TFT(10)가 배치되어 있다. 상기 TFT(10)는 상기 게이트 라인(2)으로부터 화소영역의 내측으로 연장된 게이트 전극(2a)과, 게이트 절연막의 개재하에 상기 게이트 전극(2a)의 상부에 배치된 채널층(3), 상기 데이터 라인(8)으로부터 연장되어 상기 채널층(3)의 일측 상부면과 오버랩되도록 배치된 두 개의 제1 및 제2소오스 전극(5a, 5b), 및 상기 채널층(3)의 타측 상부면과 오버랩되면서 상기 화소전극(4)과 콘택되도록 배치된 드레인 전극(6)을 포함한다.At the intersection of the gate line 2 and the data line 8, a TFT 10 as a switching element is arranged. The TFT 10 includes a gate electrode 2a extending from the gate line 2 to the inside of the pixel region, a channel layer 3 disposed above the gate electrode 2a through a gate insulating film, and Two first and second source electrodes 5a and 5b extending from the data line 8 and overlapping with an upper surface of one side of the channel layer 3, and the other upper surface of the channel layer 3. A drain electrode 6 is disposed to overlap the pixel electrode 4 while being overlapped.

여기서, 본 발명의 실시예에 따른 TFT(10)의 제1 및 제2소오스 전극(5a, 5b)과 드레인 전극(6)은 비대칭 구조(asymmetry structure)로 구비된다. 즉, 데이터 신호 입력부로부터 상대적으로 멀리 떨어져 배치된 상기 제2소오스 전극(5b)은 상대적으로 가까운 위치에 배치된 상기 제1소오스 전극(5a) 보다 넓은 폭을 갖도록 구비되며, 아울러, 상기 데이터 라인(8)과 접하고 있는 인출 부분도 상기 제2소오스 전극(5b) 측에서 상대적으로 넓은 폭을 갖도록 구비되고, 게다가, 상기 제2소오스 전극(5b)과 연결되는 데이터 라인(8)의 폭도 상대적으로 넓은 폭을 갖도록 구비된다. 이에 따라, 상기 제1소오스 전극(5a)에서의 저항은 제2소오스 전극(5b)에서의 저항 보다 크게 된다.Here, the first and second source electrodes 5a and 5b and the drain electrode 6 of the TFT 10 according to the embodiment of the present invention are provided in an asymmetry structure. That is, the second source electrode 5b disposed relatively far from the data signal input part is provided to have a wider width than the first source electrode 5a disposed at a relatively close position, and the data line ( The lead portion in contact with 8) is also provided to have a relatively wide width at the second source electrode 5b side, and the width of the data line 8 connected to the second source electrode 5b is also relatively wide. It is provided to have a width. Accordingly, the resistance at the first source electrode 5a is larger than the resistance at the second source electrode 5b.

따라서, 상기 TFT(10)의 구동시, 데이터 신호 입력부로부터 입력되는 신호 전압은 상기 제1소오스 전극(5a)과 제2소오스 전극(5b)간의 저항 차이에 의해 균일한 분배가 이루어지게 되고, 그래서, 균일하게 분배된 전압이 채널층(3)에서의 균일한 캐리어 이동과 균일한 전계를 형성시키게 되므로, 결과적으로는, 채널층에서 국부적으로 상이한 전계가 형성되지 않는 것에 기인하여, 상기 채널층의 열화는 일어나지 않으며, 그래서, 상기 TFT(10)의 특성 및 신뢰성을 확보할 수 있게 된다.Therefore, when driving the TFT 10, the signal voltage input from the data signal input part is uniformly distributed by the resistance difference between the first source electrode 5a and the second source electrode 5b. Since the uniformly distributed voltage results in uniform carrier movement in the channel layer 3 and uniform electric field, consequently, due to the fact that no locally different electric field is formed in the channel layer, Deterioration does not occur, so that the characteristics and reliability of the TFT 10 can be ensured.

한편, 본 발명의 실시예에서는 제1소오스 전극(5a)과 제2소오스 전극(5b)의 폭을 서로 상이하게 하는 방법으로 그들간의 저항 차이를 발생시켜, 상기 제1소오스 전극(5a)과 제2소오스 전극(5b)간의 신호 전압의 분배가 균일하게 이루어지도록 하지만, 본 발명의 다른 실시예로서, 도 3a 및 도 3b에 도시된 바와 같이, 상기 제1소오스 전극(5a)과 제2소오스 전극(5b)간의 길이를 상이하게 하거나, 또는, 상기 제1소오스 전극(5a)과 제2소오스 전극(5b)간의 길이를 상이하게 하면서, 동시에, 상기 제2소오스 전극(5b)과 연결되는 데이터 라인(8)의 폭을 증가시키는 방법으로도 데이터 신호 전압의 분배가 균일하게 이루어지도록 할 수 있다.On the other hand, in the embodiment of the present invention, the resistance difference between the first source electrode 5a and the second source electrode 5b is generated in such a manner that the widths of the first source electrode 5a and the second source electrode 5b are different from each other. Although the signal voltage is uniformly distributed between the two source electrodes 5b, as another embodiment of the present invention, as shown in FIGS. 3A and 3B, the first source electrode 5a and the second source electrode are shown. A data line connected to the second source electrode 5b while varying the length between 5b or the length between the first source electrode 5a and the second source electrode 5b. The method of increasing the width (8) can also make the distribution of the data signal voltage uniform.

또한, 본 발명의 또 다른 실시예로서, 이전 실시예들과는 상이한 구조이지만, 도 4에 도시된 바와 같이, 소오스 전극(5)은 하나만 구비시키고, 반면에, 화소전극(4)과 콘택된 부분으로부터 두 개의 드레인 전극(6a, 6b)이 분기되도록 하는 구조로 TFT(10)를 구성하는 것도 가능하다. 이 경우에는 데이터 신호 전압이 하나의 소오스 전극(5)을 통해 전달되기 때문에, 신호 전압의 불균일한 분배는 일어나지 않으며, 아울러, 캐리어 이동도 및 전계의 불균일도 일어나지 않는다.Further, as another embodiment of the present invention, the structure is different from the previous embodiments, but as shown in Fig. 4, only one source electrode 5 is provided, whereas from the portion in contact with the pixel electrode 4, It is also possible to configure the TFT 10 in a structure such that two drain electrodes 6a and 6b are branched. In this case, since the data signal voltage is transmitted through one source electrode 5, non-uniform distribution of signal voltage does not occur, and neither carrier mobility nor electric field unevenness occurs.

이상에서와 같이, 본 발명은 TFT의 소오스 전극과 드레인 전극이 비대칭 구조를 갖도록 구성하되, 데이터 신호 입력부로부터 상대적으로 가까운 위치에 배치된 소오스 전극이 상대적으로 멀리 떨어져 배치된 소오스 전극 보다 큰 저항을 갖도록 설계함으로써, 상기 소오스 전극들을 통해 입력되는 데이터 신호 전압의 분배를 균일하게 할 수 있으며, 이에 따라, 채널층에서의 캐리어 이동도 및 전계 형성이 균일하게 형성되도록 할 수 있고, 결과적으는, 채널층의 열화를 방지하는 것에 의해, TFT의 특성 및 신뢰성을 확보할 수 있다.As described above, the present invention is configured such that the source electrode and the drain electrode of the TFT have an asymmetric structure, but the source electrode disposed at a relatively close position from the data signal input part has a greater resistance than the source electrode disposed relatively far away. By design, the distribution of the data signal voltage input through the source electrodes can be made uniform, thereby making the carrier mobility and the electric field formation in the channel layer uniform, resulting in the channel layer. By preventing deterioration of the TFT, the characteristics and the reliability of the TFT can be ensured.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (6)

게이트 절연막의 개재하에 서로 교차하도록 배치된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 배치되며, 상기 게이트 라인으로부터 화소영역의 내측으로 연장된 게이트 전극과, 상기 게이트 전극 상에 배치된 채널층, 상기 데이터 라인으로부터 연장되어 상기 채널층의 일측면과 오버랩되면서 상기 데이터 라인과 연결된 데이터 신호 입력부로부터 상이한 거리로 배치된 제1 및 제2소오스 전극, 및 상기 제1소오스 전극과 제2소오스 전극 사이의 상기 채널층의 타측 상부면과 오버랩되게 배치되면서 상기 화소전극과 콘택된 드레인 전극으로 구성된 박막 트랜지스터를 포함하여 이루어지는 박막 트랜지스터 액정표시장치에 있어서,A gate line and a data line arranged to intersect with each other under a gate insulating film; A pixel electrode disposed in the pixel region defined by the gate line and the data line; And a gate electrode disposed at an intersection of the gate line and the data line, the gate electrode extending from the gate line to the inside of the pixel area, a channel layer disposed on the gate electrode, and extending from the data line. The first and second source electrodes disposed at different distances from the data signal input part connected to the data line while overlapping the side surfaces, and overlapping with the other upper surface of the channel layer between the first source electrode and the second source electrode; In the thin film transistor liquid crystal display device comprising a thin film transistor consisting of a drain electrode contacted with the pixel electrode, 상기 제1소오스 전극과 상기 제2소오스 전극은, 상이한 크기를 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.And the first source electrode and the second source electrode have different sizes. 제 1 항에 있어서, 상기 제1소오스 전극과 제2소오스 전극은,The method of claim 1, wherein the first source electrode and the second source electrode, 동일한 길이를 갖으면서, 상기 데이터 신호 입력부로부터 상대적으로 멀리 어져 배치된 제2소오스 전극이 상대적으로 가깝게 배치된 제1소오스 전극 보다 더 큰 폭을 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display device having the same length and having a larger width than the first source electrode disposed relatively close to the second source electrode disposed relatively far from the data signal input unit. 제 2 항에 있어서, 상기 제2소오스 전극과 연결된 데이터 라인 부분은 상기 제1소오스 전극과 연결된 데이터 라인 부분 보다 상대적으로 넓은 폭을 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The liquid crystal display of claim 2, wherein the data line portion connected to the second source electrode has a relatively wider width than the data line portion connected to the first source electrode. 제 1 항에 있어서, 상기 제1소오스 전극과 제2소오스 전극은,The method of claim 1, wherein the first source electrode and the second source electrode, 동일한 폭을 갖으면서, 상기 데이터 신호 입력부로부터 상대적으로 멀리 떨어져 배치된 제2소오스 전극이 상대적으로 가깝게 배치된 제1소오스 전극 보다 더 긴 길이를 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display device having the same width and having a longer length than the first source electrode disposed relatively close to the second source electrode disposed relatively far from the data signal input unit. 제 4 항에 있어서, 상기 제2소오스 전극과 연결된 데이터 라인 부분은 상기 제1소오스 전극과 연결된 데이터 라인 부분 보다 상대적으로 넓은 폭을 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display of claim 4, wherein the data line portion connected to the second source electrode has a relatively wider width than the data line portion connected to the first source electrode. 게이트 절연막의 개재하에 서로 교차하도록 배치된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 배치되며, 상기 게이트 라인으로부터 화소영역의 내측으로 연장된 게이트 전극과, 상기 게이트 전극 상에 배치된 채널층, 상기 데이터 라인으로부터 연장되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 소오스 전극, 및 상기 화소전극과 콘택되면서 상기 화소전극과 콘택된 부분으로부터 분기되어 상기 소오스 전극을 사이에 두고 상기 채널층의 타측 상부면과 오버랩되게 배치된 제1 및 제2드레인 전극으로 구성된 박막 트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.A gate line and a data line arranged to intersect with each other under a gate insulating film; A pixel electrode disposed in the pixel region defined by the gate line and the data line; And a gate electrode disposed at an intersection of the gate line and the data line, the gate electrode extending from the gate line to the inside of the pixel area, a channel layer disposed on the gate electrode, and one side of the channel layer extending from the data line. A source electrode disposed to overlap with an upper surface, and first and second contacts with the pixel electrode and branched from a portion contacted with the pixel electrode to overlap the other upper surface of the channel layer with the source electrode therebetween; A thin film transistor liquid crystal display comprising a thin film transistor comprising two drain electrodes.
KR1019990061688A 1999-12-24 1999-12-24 Tft-lcd with tft of asymmetry source/drain structure KR100737545B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061688A KR100737545B1 (en) 1999-12-24 1999-12-24 Tft-lcd with tft of asymmetry source/drain structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061688A KR100737545B1 (en) 1999-12-24 1999-12-24 Tft-lcd with tft of asymmetry source/drain structure

Publications (2)

Publication Number Publication Date
KR20010058179A true KR20010058179A (en) 2001-07-05
KR100737545B1 KR100737545B1 (en) 2007-07-10

Family

ID=19629273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061688A KR100737545B1 (en) 1999-12-24 1999-12-24 Tft-lcd with tft of asymmetry source/drain structure

Country Status (1)

Country Link
KR (1) KR100737545B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040032603A (en) * 2002-10-10 2004-04-17 비오이 하이디스 테크놀로지 주식회사 Digital x-ray detector
KR100508000B1 (en) * 2002-08-27 2005-08-17 엘지.필립스 엘시디 주식회사 The substrate for LCD and method for fabricating the same
WO2022206077A1 (en) * 2021-03-29 2022-10-06 绵阳惠科光电科技有限公司 Control switch for driving circuit, array substrate, and display panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154865B1 (en) * 1995-09-21 1998-11-16 김광호 Tft wafer for lcd device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508000B1 (en) * 2002-08-27 2005-08-17 엘지.필립스 엘시디 주식회사 The substrate for LCD and method for fabricating the same
KR20040032603A (en) * 2002-10-10 2004-04-17 비오이 하이디스 테크놀로지 주식회사 Digital x-ray detector
WO2022206077A1 (en) * 2021-03-29 2022-10-06 绵阳惠科光电科技有限公司 Control switch for driving circuit, array substrate, and display panel

Also Published As

Publication number Publication date
KR100737545B1 (en) 2007-07-10

Similar Documents

Publication Publication Date Title
KR100520381B1 (en) Fringe field switching mode lcd device
KR100370800B1 (en) method for fabricating array substrate for LCD
KR100542310B1 (en) Thin film transistor liquid crystal display
KR100806808B1 (en) Liquid Crystal Display for Equivalent Resistance Wiring
KR100442489B1 (en) Liquid crystal display device
US7061553B2 (en) Substrate for display device and display device equipped therewith
KR20020009144A (en) liquid crystal display device
US8842249B2 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
KR100737545B1 (en) Tft-lcd with tft of asymmetry source/drain structure
US6587174B1 (en) Active matrix type liquid crystal display
KR100462381B1 (en) Manufacturing method of liquid crystal display device
KR100569271B1 (en) Thin film transistor liquid crystal display
KR100375735B1 (en) LCD having high aperture ratio and high transmittance ratio
KR100599961B1 (en) Thin film transistor liquid crystal display
KR100569261B1 (en) Thin film transistor liquid crystal display device
KR19980039622A (en) Liquid crystal display
KR100648216B1 (en) Thin film transistor liquid crystal display
JP2017107109A (en) Liquid crystal display device
KR100538292B1 (en) In-plane switching mode liquid crystal display device and manufacturing method
KR100577778B1 (en) Thin film transistor liquid crystal display device
KR20070071987A (en) Array substrate for liquid crystal display and method for manufacturing the same
KR100466393B1 (en) Thin film transistor liquid crystal display
KR20000004372A (en) Liquid crystal display device of thin-film transistor
JPH11174494A (en) Active matrix liquid crystal display device
KR100494710B1 (en) Fringe field switching mode liquid crystal display

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060601

Effective date: 20070329

Free format text: TRIAL NUMBER: 2006101004686; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060601

Effective date: 20070329

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 11