KR100520381B1 - Fringe field switching mode lcd device - Google Patents

Fringe field switching mode lcd device Download PDF

Info

Publication number
KR100520381B1
KR100520381B1 KR10-2000-0029776A KR20000029776A KR100520381B1 KR 100520381 B1 KR100520381 B1 KR 100520381B1 KR 20000029776 A KR20000029776 A KR 20000029776A KR 100520381 B1 KR100520381 B1 KR 100520381B1
Authority
KR
South Korea
Prior art keywords
bus line
disposed
gate
gate bus
common bus
Prior art date
Application number
KR10-2000-0029776A
Other languages
Korean (ko)
Other versions
KR20010108836A (en
Inventor
임규환
김향율
이승희
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR10-2000-0029776A priority Critical patent/KR100520381B1/en
Priority to JP2001163373A priority patent/JP3811810B2/en
Priority to TW090112999A priority patent/TW509813B/en
Priority to US09/870,971 priority patent/US6646706B2/en
Publication of KR20010108836A publication Critical patent/KR20010108836A/en
Application granted granted Critical
Publication of KR100520381B1 publication Critical patent/KR100520381B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명은 게이트 버스 라인과 공통 버스 라인간의 쇼트를 방지할 수 있는 프린지 필드 구동 액정표시장치(Fringe Field Switching mode LCD device)를 개시하며, 개시된 본 발명의 프린지 필드 구동 액정표시장치는, 투명성 절연기판; 상기 투명성 절연기판 상에 제1간격으로 이격된 한 쌍이 상기 제1간격 보다 넓은 제2간격으로 배열된 수 개의 게이트 버스 라인; 상기 제2간격으로 이격된 게이트 버스 라인들의 중심 마다에 하나씩 상기 게이트 버스 라인과 평행하게 배열된 수 개의 공통 버스 라인; 상기 게이트 버스 라인 및 공통 버스 라인과 교차하게 배열된 수 개의 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 박막 트랜지스터; 상기 게이트 버스 라인과 공통 버스 라인 및 데이터 버스 라인에 의해 한정된 각 단위 화소 내에 상기 공통 버스 라인과 콘택되게 배치된 투명 전도체로 이루어진 플레이트(plate) 형상의 카운터 전극; 및 상기 각 단위 화소 내에 상기 카운터 전극과 오버랩되게 배치되면서 상기 박막 트랜지스터와 콘택되게 배치된 투명 전도체로 이루어진 슬릿(slit) 형상의 화소 전극;을 포함하는 것을 특징으로 한다. The present invention discloses a fringe field switching mode LCD device capable of preventing a short between a gate bus line and a common bus line. The disclosed fringe field driving liquid crystal display device includes a transparent insulating substrate. ; A plurality of gate bus lines in which a pair of spaced apart at first intervals on the transparent insulating substrate is arranged at a second interval wider than the first interval; Several common bus lines arranged in parallel with the gate bus lines, one at each center of the gate bus lines spaced apart from the second interval; Several data bus lines arranged to intersect the gate bus line and the common bus line; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A plate-shaped counter electrode made of a transparent conductor disposed in contact with the common bus line in each unit pixel defined by the gate bus line, the common bus line, and the data bus line; And a slit-shaped pixel electrode made of a transparent conductor disposed in contact with the thin film transistor while being overlapped with the counter electrode in each unit pixel.

Description

프린지 필드 구동 액정표시장치{FRINGE FIELD SWITCHING MODE LCD DEVICE}Fringe field drive liquid crystal display {FRINGE FIELD SWITCHING MODE LCD DEVICE}

본 발명은 프린지 필드 구동 액정표시장치에 관한 것으로, 보다 상세하게는, 게이트 버스 라인과 공통 버스 라인의 설계를 변경하는 것에 의해서 상기 라인들간의 쇼트를 방지할 수 있는 프린지 필드 구동 액정표시장치에 관한 것이다.The present invention relates to a fringe field drive liquid crystal display device, and more particularly, to a fringe field drive liquid crystal display device which can prevent a short between the lines by changing the design of a gate bus line and a common bus line. will be.

액정표시장치(Liquid Crystal Display : 이하, LCD)는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에 CRT(Cathod-ray tube)를 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다. 특히, 각 화소마다 스위칭 소자로서 박막 트랜지스터(이하, TFT)가 구비된 TFT-LCD는 응답 특성이 우수하고, 그리고, 고화소수에 적합하기 때문에 고화질 및 대형 표시 장치를 실현할 수 있다.Liquid crystal displays (LCDs) are used for terminals or video devices of various information devices in place of CRTs (Cathod-ray tubes) because they have characteristics such as light weight, thinness, and low power consumption. In particular, a TFT-LCD having a thin film transistor (hereinafter referred to as TFT) as a switching element for each pixel has excellent response characteristics and is suitable for high pixel numbers, thereby realizing high quality and large display devices.

한편, 상기 TFT-LCD는 그 구동 모드로서 TN 모드를 채택하여 왔기 때문에 시야각이 협소하다는 단점이 있었지만, 최근, 인-플레인 스위칭(In-Plain Switching : 이하, IPS) 모드가 제안되어 상기한 시약각의 협소함을 어느 정도 해결하였다. On the other hand, the TFT-LCD has a disadvantage in that the viewing angle is narrow since the TN mode has been adopted as its driving mode. In recent years, an in-plane switching (hereinafter referred to as IPS) mode has been proposed. It solved some of the narrowness.

그러나, 상기 IPS 모드 LCD는 광시야각을 실현하였음에도 불구하고, 카운터 전극 및 화소 전극이 불투명 금속막으로 이루어진 것에 기인하여 개구율 및 투과율이 낮은 단점을 갖고 있다. However, although the IPS mode LCD realizes a wide viewing angle, it has a disadvantage that the aperture ratio and the transmittance are low due to the counter electrode and the pixel electrode made of an opaque metal film.

이에, IPS 모드 LCD가 갖고 있는 낮은 개구율 및 투과율의 개선하기 위해서 프린지 필드 스위칭(Fringe Field Switching : 이하, FFS) 모드 LCD가 제안되었고, 이러한 FFS 모드 LCD는 대한민국 특허출원 98-9243호로 출원되었다. Accordingly, in order to improve the low aperture ratio and transmittance of the IPS mode LCD, a fringe field switching (FFS) mode LCD has been proposed, and the FFS mode LCD has been filed in Korean Patent Application No. 98-9243.

상기 FFS 모드 LCD는, 간략하게, 카운터 전극 및 화소 전극을 투명 전도체로 형성하면서, 상기 전극들간의 간격을 기판들간의 간격보다 좁게 형성하여 상기 전극들 사이에서 프린지 필드가 형성되도록 하는 것에 의해서, 상기 전극들 상부에 존재하는 액정 분자들이 모두 동작되도록 하고, 아울러, 음의 유전율 이방성 특성을 갖는 액정을 사용하여 고휘도 및 광시야각을 실현하도록 만든 구조이다. The FFS mode LCD simply forms a counter electrode and a pixel electrode with a transparent conductor, and forms a fringe field between the electrodes by forming a gap between the electrodes to be smaller than a gap between the substrates. The liquid crystal molecules present on the electrodes are all operated, and a high luminance and wide viewing angle are realized by using a liquid crystal having negative dielectric anisotropy.

도 1은 FFS 모드 LCD의 어레이 기판을 개략적으로 도시한 평면도로서, 이를 설명하면 다음과 같다. 1 is a plan view schematically illustrating an array substrate of an FFS mode LCD, which will be described below.

도시된 바와 같이, 게이트 버스 라인(2)과 데이터 버스 라인(6)이 교차 배열되어 단위 화소가 한정되고, 상기 게이트 버스 라인(2)과 데이터 버스 라인(6)의 교차부에는 스위칭 소자인 TFT(10)가 배치된다. As shown, the gate bus line 2 and the data bus line 6 are arranged in an intersecting manner to define a unit pixel, and at the intersection of the gate bus line 2 and the data bus line 6 is a TFT which is a switching element. 10 is disposed.

투명 전도체로 이루어진 카운터 전극(5)이 단위 화소 내에 배치된다. 상기 카운터 전극(5)은 플레이트(plate) 형상 또는 수 개의 빗살들을 갖는 콤브(comb) 형상 중에서 선택되는 어느 하나, 바람직하게는, 플레이트 형상으로 형성된다. 이러한 카운터 전극(5)은 상기 게이트 버스 라인(2)과 동일 평면상에 형성되어지는 공통 버스 라인(4)과 전기적으로 콘택되며, 아울러, 상기 공통 버스 라인(4)으로부터 지속적으로 공통 신호를 인가받는다. A counter electrode 5 made of a transparent conductor is disposed in the unit pixel. The counter electrode 5 is formed in any one selected from a plate shape or a comb shape having several combs, preferably in a plate shape. The counter electrode 5 is in electrical contact with the common bus line 4 formed on the same plane as the gate bus line 2, and also continuously applies a common signal from the common bus line 4. Receive.

상기 공통 버스 라인(4)은 상기 게이트 버스 라인(2)과 평행하게 배치되면서 상기 카운터 전극(5)의 일부분과 전기적으로 콘택되는 제1부분(4a)과, 상기 제1부분(4a)으로부터 상기 데이타 버스 라인(6)과 평행하게 연장되면서 상기 카운터 전극(5)의 양측 가장자리 부분과 이에 인접된 상기 데이타 버스 라인(6) 사이에 각각 배치되는 제2부분(4b)을 포함한다. The common bus line 4 is arranged in parallel with the gate bus line 2 and has a first portion 4a electrically contacting a portion of the counter electrode 5, and from the first portion 4a. And a second portion 4b extending parallel to the data bus line 6 and disposed between both edge portions of the counter electrode 5 and the data bus line 6 adjacent thereto.

화소 전극(7)이 상기 카운터 전극(5)과 오버랩되게 단위 화소 내에 배치된다. 상기 화소 전극(7)은 투명 전도체로 이루어지며, 게이트 절연막(도시안됨)에 의해 상기 카운터 전극(5)과 전기적으로 절연된다. 이러한 화소 전극(7)은 상기 데이타 버스 라인(6)과 평행하면서 등간격으로 배치되는 수 개의 빗살들(7a)과, 상기 빗살들(7a)의 일단을 연결하면서 TFT(10)의 드레인 전극(6b)과 콘택되는 바(7b)를 포함하는 슬릿(slit) 형상으로 형성된다. The pixel electrode 7 is disposed in the unit pixel so as to overlap the counter electrode 5. The pixel electrode 7 is made of a transparent conductor and is electrically insulated from the counter electrode 5 by a gate insulating film (not shown). The pixel electrode 7 is connected to several comb teeth 7a arranged at equal intervals in parallel with the data bus line 6 and the drain electrode of the TFT 10 while connecting one end of the comb teeth 7a. It is formed in a slit shape including a bar (7b) in contact with 6b).

그러나, 종래의 FFS 모드 LCD는 게이트 버스 라인과 공통 버스 라인의 제1부분간의 간격(Lcg)이 좁은 것에 기인하여, 그들간의 쇼트(short)가 발생될 확률이 높고, 그래서, 제조 수율이 저하되는 문제점이 있다. However, in the conventional FFS mode LCD, due to the narrow gap Lcg between the first portion of the gate bus line and the common bus line, there is a high probability that a short between them is generated, so that the manufacturing yield is lowered. There is a problem.

또한, 상기한 쇼트에 의해서 상기 게이트 버스 라인에 실려진 고전압이 상기 공통 버스 라인에 실려짐으로써, 또 다른 결함이 발생될 수도 있다. In addition, the high voltage loaded on the gate bus line by the short is loaded on the common bus line, so that another defect may occur.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 공통 버스 라인은 인접된 두 개의 단위 화소 행들 사이에 배치시키고, 아울러, 게이트 버스 라인은 한 쌍을 상기 공통 버스 라인이 배치되지 않은 화소 행들 사이에 배치시킴으로써, 상기 게이트 버스 라인과 공통 버스 라인간의 쇼트에 기인된 결함을 방지할 수 있는 FFS 모드 LCD를 제공하는데, 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, a common bus line is disposed between two adjacent unit pixel rows, and a pair of gate bus lines do not have a pair of common bus lines It is an object of the present invention to provide an FFS mode LCD capable of preventing defects caused by a short between the gate bus line and the common bus line by disposing between pixel rows.

상기와 같은 목적을 달성하기 위한 본 발명의 FFS 모드 LCD는, 투명성 절연기판; 상기 투명성 절연기판 상에 제1간격으로 이격된 한 쌍이 상기 제1간격 보다 넓은 제2간격으로 배열된 수 개의 게이트 버스 라인; 상기 제2간격으로 이격된 게이트 버스 라인들의 중심 마다에 하나씩 상기 게이트 버스 라인과 평행하게 배열된 수 개의 공통 버스 라인; 상기 게이트 버스 라인 및 공통 버스 라인과 교차하게 배열된 수 개의 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 박막 트랜지스터; 상기 게이트 버스 라인과 공통 버스 라인 및 데이터 버스 라인에 의해 한정된 각 단위 화소 내에 상기 공통 버스 라인과 콘택되게 배치된 투명 전도체로 이루어진 플레이트 형상의 카운터 전극; 및 상기 각 단위 화소 내에 상기 카운터 전극과 오버랩되게 배치되면서 상기 박막 트랜지스터와 콘택되게 배치된 투명 전도체로 이루어진 슬릿 형상의 화소 전극;을 포함하는 것을 특징으로 한다. FFS mode LCD of the present invention for achieving the above object, the transparent insulating substrate; A plurality of gate bus lines in which a pair of spaced apart at first intervals on the transparent insulating substrate is arranged at a second interval wider than the first interval; Several common bus lines arranged in parallel with the gate bus lines, one at each center of the gate bus lines spaced apart from the second interval; Several data bus lines arranged to intersect the gate bus line and the common bus line; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A plate-shaped counter electrode made of a transparent conductor disposed in contact with the common bus line in each unit pixel defined by the gate bus line, the common bus line, and the data bus line; And a slit-shaped pixel electrode formed of a transparent conductor disposed in contact with the thin film transistor while being overlapped with the counter electrode in each unit pixel.

여기서, 상기 카운터 전극은 하나의 게이트 라인과 하나의 공통 버스 라인 및 한 쌍의 데이터 버스 라인에 의해 한정된 단위 화소 내에 각각 배치되며, 그리고, 상기 공통 버스 라인의 상·하부에 배치된 것들은 상기 공통 버스 라인에 모두 콘택된다. Here, the counter electrode is disposed in each unit pixel defined by one gate line, one common bus line, and a pair of data bus lines, and those disposed above and below the common bus line are the common bus. All contacts on the line.

또한, 상기 카운터 전극은 상기 제2간격으로 배치된 게이트 버스 라인들 사이의 두 개의 단위 화소들 내에 일체형으로 하나가 배치될 수도 있다. In addition, one counter electrode may be integrally disposed in two unit pixels between the gate bus lines arranged at the second interval.

게다가, 상기 공통 버스 라인은 게이트 버스 라인과 평행하게 배치되는 라인 형태의 제1부분 이외에, 단위 화소 내에서 상기 제1부분으로부터 돌출되어 데이터 버스 라인과 평행하게 배치되면서 카운터 전극의 가장자리 부분에 배치되어, 광차단막으로서 기능하는 제2부분을 포함한 형태, 즉, "H" 형태로 구비될 수도 있다. In addition, the common bus line may be disposed at an edge portion of the counter electrode while being protruded from the first portion in a unit pixel and disposed in parallel with the data bus line in addition to the first portion having a line shape disposed in parallel with the gate bus line. It may also be provided in a form including a second portion that functions as a light blocking film, that is, in the form of "H".

본 발명에 따르면, 게이트 버스 라인과 공통 버스 라인이 인접되게 배치되지 않기 때문에 그들간의 쇼트가 발생되는 것을 방지할 수 있으며, 그래서, 제조 수율을 향상시킬 수 있음은 물론, 신호왜곡에 의한 표시특성의 저하도 방지할 수 있다. According to the present invention, since the gate bus lines and the common bus lines are not arranged adjacent to each other, short circuits between them can be prevented from occurring, so that the manufacturing yield can be improved and the display characteristics due to signal distortion can be prevented. Deterioration can also be prevented.

(실시예)(Example)

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 FFS 모드 LCD의 어레이 기판을 도시한 평면도로서, 이를 설명하면 다음과 같다. 2 is a plan view illustrating an array substrate of an FFS mode LCD according to an embodiment of the present invention.

제1간격으로 이격되는 한 쌍의 게이트 버스 라인들(12)이 유리기판과 같은 투명성 절연기판(도시안됨) 상에 행방향으로 상기 제1간격 보다 넓은 제2간격으로 수 개가 배열된다. 공통 버스 라인(14)이 제2간격으로 이격된 상기 게이트 버스 라인들(12) 사이마다 하나씩 상기 게이트 버스 라인(12)과 평행하게 배열된다. A plurality of gate bus lines 12 spaced apart by a first interval are arranged on a transparent insulating substrate (not shown) such as a glass substrate at a second interval wider than the first interval in a row direction. A common bus line 14 is arranged in parallel with the gate bus line 12 one by one between the gate bus lines 12 spaced apart by a second interval.

수 개의 데이터 버스 라인(16)이 상기 게이트 버스 (12) 및 상기 공통 버스 라인(14)과 교차하게 배열되어, 단위 화소가 한정된다. 여기서, 상기 단위 화소는 하나의 게이트 버스 라인(12)과 하나의 공통 버스 라인(14) 및 한 쌍의 데이터 버스 라인(16)에 의하여 한정된다. Several data bus lines 16 are arranged to intersect the gate bus 12 and the common bus line 14, thereby defining a unit pixel. The unit pixel is defined by one gate bus line 12, one common bus line 14, and a pair of data bus lines 16.

카운터 전극(15)이 상기 단위 화소 내에 배치된다. 상기 카운터 전극(15)은 투명 전도체로 형성되며, 아울러, 플레이트(plate) 형상으로 형성된다. 또한, 상기 카운터 전극(15)은 제2간격으로 이격된 게이트 버스 라인들(12)에 의해 한정된 두 개의 단위 화소들 내에 각각 배치된 것들이 그들 사이에 배치된 하나의 공통 버스 라인(14)에 모두 콘택된다. The counter electrode 15 is disposed in the unit pixel. The counter electrode 15 is formed of a transparent conductor, and also has a plate shape. In addition, the counter electrode 15 is all disposed in one common bus line 14 disposed between each of the two unit pixels defined by the gate bus lines 12 spaced apart by the second interval. Contact is made.

화소 전극(17)이 단위 화소 내에 상기 카운터 전극(15)과 오버랩되게 배치된다. 상기 화소 전극(17)은 상기 카운터 전극(15)과 마찬가지로 투명 전도체로 이루어지며, 수 개의 빗살들(17a)과 상기 빗살들의 단부를 연결하는 바(bar : 17b)를 포함한 슬릿(slit) 형상으로 형성된다. 또한, 상기 화소 전극(17)은 게이트 절연막에 의해 상기 카운터 전극(15)과 전기적으로 절연된다. The pixel electrode 17 is disposed in the unit pixel so as to overlap the counter electrode 15. Like the counter electrode 15, the pixel electrode 17 is made of a transparent conductor, and has a slit shape including several combs 17a and bars 17b connecting the ends of the combs. Is formed. In addition, the pixel electrode 17 is electrically insulated from the counter electrode 15 by a gate insulating film.

상기 게이트 버스 라인(12)과 데이터 버스 라인(16)의 교차부에 스위칭 소자로서 TFT(20)가 배치된다. 상기 TFT(20)는 상기 게이트 버스 라인(12)의 일부분인 게이트 전극과, 상기 게이트 전극 상부에 배치되는 반도체층(13), 상기 데이터 버스 라인(16)으로부터 인출되어져 상기 반도체층(13)의 일측과 오버랩되게 배치되는 드레인 전극(16b) 및 상기 반도체층(13)의 타측과 오버랩되게 배치된 소오스 전극(16a)을 포함한다. 또한, 상기 TFT(20)는 그의 소오스 전극(16a)이 인접하는 단위 화소 내에 배치된 화소 전극(17)과 콘택된다. The TFT 20 is disposed as a switching element at the intersection of the gate bus line 12 and the data bus line 16. The TFT 20 is withdrawn from the gate electrode, which is a part of the gate bus line 12, the semiconductor layer 13 disposed above the gate electrode, and the data bus line 16. A drain electrode 16b disposed to overlap one side and a source electrode 16a disposed to overlap the other side of the semiconductor layer 13 are included. In addition, the TFT 20 is in contact with the pixel electrode 17 whose source electrode 16a is disposed in an adjacent unit pixel.

상기와 같은 구조를 갖는 본 발명에 따른 FFS 모드 LCD의 어레이 기판에 있어서, 상기 게이트 버스 라인(12)과 공통 버스 라인(14)은 그들간의 간격(Lcg)이 매우 커서, 그들간에 쇼트가 발생될 확률이 거의 없다. In the array substrate of the FFS mode LCD according to the present invention having the structure as described above, the gate bus line 12 and the common bus line 14 have a very large gap Lcg therebetween, and a short is generated therebetween. There is little chance.

또한, 공통 버스 라인을 배열함에 있어서, 종래에는 하나의 단위 화소에 하나의 공통 버스 라인을 배열하는 반면, 본 발명은 두 개의 단위 화소들 내에 하나의 공통 버스 라인(14)을 배열하기 때문에, 생략된 공통 버스 라인의 폭 만큼의 여유 폭을 확보할 수 있고, 이러한 여유 폭을 활용하여 제1간격으로 이격되게 배치되는 게이트 버스 라인들(12)간의 간격(Lgg)을 넓혀줌으로써, 상기 제1간격으로 이격되게 배치되는 게이트 버스 라인들(12)간의 쇼트가 일어날 확률도 거의 줄일 수 있다. In addition, in arranging the common bus lines, conventionally, one common bus line is arranged in one unit pixel, whereas the present invention omits one common bus line 14 in two unit pixels, and thus is omitted. It is possible to secure an allowable width equal to the width of the common bus line, and widen the distance Lgg between the gate bus lines 12 arranged to be spaced apart at the first interval by utilizing the allowable width, thereby providing the first interval. The probability of a short circuit between the gate bus lines 12 which are spaced apart from each other may be reduced.

따라서, 본 발명은 공통 버스 라인의 설계를 최적화시키는 것에 의해서, 게이트 버스 라인과의 쇼트를 방지할 수 있는 바, 공통 버스 라인의 결함은 물론, 이에 기인된 제조 수율의 저하도 방지할 수 있다. Therefore, the present invention can prevent the short circuit with the gate bus line by optimizing the design of the common bus line, so that not only the defect of the common bus line but also the decrease in the manufacturing yield resulting therefrom can be prevented.

도 3 및 도 4는 본 발명의 다른 실시예에 따른 FFS 모드 LCD의 카운터 전극 및 공통 버스 라인을 설명하기 위한 평면도이다. 3 and 4 are plan views illustrating a counter electrode and a common bus line of an FFS mode LCD according to another exemplary embodiment of the present invention.

이들 실시예에 있어서, 공통 버스 라인(14)은 인접된 두 개의 단위 화소들 내에서 "H"자 형태로 구비된다. 즉, 상기 공통 버스 라인(14)은 게이트 버스 라인(12)과 평행하게 배치되는 라인 형태의 제1부분(14a) 이외에, 단위 화소 내에서 상기 제1부분(14a)으로부터 돌출되어 데이터 버스 라인(16)과 평행하게 배치되면서 카운터 전극(15)의 가장자리 부분과 오버랩되게 배치되어, 빛샘을 방지하는 광차단막으로서 기능하는 제2부분(14b)을 포함한 형태로 구비된다. In these embodiments, the common bus line 14 is provided in an “H” shape in two adjacent unit pixels. That is, the common bus line 14 protrudes from the first portion 14a in a unit pixel in addition to the first portion 14a in the form of a line disposed in parallel with the gate bus line 12. 16 and disposed in parallel with the edge portion of the counter electrode 15, the second portion 14b serving as a light blocking film for preventing light leakage is provided.

또한, 카운터 전극(15)은, 도 3에 도시된 바와 같이, 단위 화소 영역들 내에 각각 배치되어 하나의 공통 버스 라인(14)에 인접된 두 개가 상기 공통 버스 라인(14)에 모두 콘택되는 형태로 구비될 수 있고, 반면, 도 4에 도시된 바와 같이, 상기 카운터 전극(15)은 제2간격으로 배치된 게이트 버스 라인들(12) 사이의 두 개의 단위 화소들 내에 일체형으로 하나가 배치될 수도 있다. In addition, as shown in FIG. 3, the counter electrodes 15 are disposed in the unit pixel areas so that two adjacent to one common bus line 14 are in contact with the common bus line 14. 4, the counter electrode 15 may be integrally disposed in two unit pixels between the gate bus lines 12 disposed at a second interval. It may be.

여기서, 두 개의 단위 화소들 내에 일체형의 카운터 전극(15)이 배치되는 경우, 상기 카운터 전극(15)을 형성하기 위한 투명 전도체에 대한 식각 공정의 마진을 높일 수 있고, 특히, 공통 버스 라인(14)과의 접촉 면적의 증가에 의해서 접촉 저항을 낮출 수 있다. Here, when the integrated counter electrode 15 is disposed in the two unit pixels, the margin of the etching process for the transparent conductor for forming the counter electrode 15 may be increased, and in particular, the common bus line 14 may be increased. The contact resistance can be lowered by increasing the contact area with.

이상에서와 같이, 본 발명은 게이트 버스 라인 및 공통 버스 라인의 설계를 변경하는 것에 의해서 상기 라인들간의 쇼트에 기인된 결함을 방지할 수 있으며, 그래서, 제조 수율을 향상시킬 수 있다. As described above, the present invention can prevent the defects caused by the short between the lines by changing the design of the gate bus line and the common bus line, so that the manufacturing yield can be improved.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

도 1은 종래 기술에 따른 프린지 필드 구동 액정표시장치의 어레이 기판을 도시한 평면도. 1 is a plan view showing an array substrate of a fringe field driving liquid crystal display device according to the prior art.

도 2는 본 발명의 실시예에 따른 프린지 필드 구동 액정표시장치의 어레이 기판을 도시한 평면도. 2 is a plan view illustrating an array substrate of a fringe field driving liquid crystal display according to an exemplary embodiment of the present invention.

도 3 및 도 4는 본 발명의 다른 실시예에 따른 프린지 필드 구동 액정표시장치의 카운터 전극 및 공통 버스 라인을 설명하기 위한 평면도. 3 and 4 are plan views illustrating a counter electrode and a common bus line of a fringe field driving liquid crystal display according to another exemplary embodiment of the present invention.

제조방법을 설명하기 위한 공정 단면도. Process sectional drawing for demonstrating a manufacturing method.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

12 : 게이트 버스 라인 13 : 반도체층12 gate bus line 13 semiconductor layer

14 : 공통 버스 라인 15 : 카운터 전극14 common bus line 15 counter electrode

16 : 데이터 버스 라인 16a,16b : 소오스/드레인 전극16 data bus line 16a, 16b source / drain electrodes

17 : 화소 전극 17a : 빗살17 pixel electrode 17a comb teeth

17b : 바 20 : 박막 트랜지스터17b: Bar 20: thin film transistor

Claims (5)

투명성 절연기판; Transparent insulating substrates; 상기 투명성 절연기판 상에 제1간격으로 이격된 한 쌍이 상기 제1간격 보다 넓은 제2간격으로 배열된 수 개의 게이트 버스 라인; A plurality of gate bus lines in which a pair of spaced apart at first intervals on the transparent insulating substrate is arranged at a second interval wider than the first interval; 상기 제2간격으로 이격된 게이트 버스 라인들의 중심 마다에 하나씩 상기 게이트 버스 라인과 평행하게 배열된 수 개의 공통 버스 라인; Several common bus lines arranged in parallel with the gate bus lines, one at each center of the gate bus lines spaced apart from the second interval; 상기 게이트 버스 라인 및 공통 버스 라인과 교차하게 배열된 수 개의 데이터 버스 라인; Several data bus lines arranged to intersect the gate bus line and the common bus line; 상기 게이트 버스 라인과 데이터 버스 라인의 교차부에 배치된 박막 트랜지스터; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; 상기 게이트 버스 라인과 공통 버스 라인 및 데이터 버스 라인에 의해 한정된 각 단위 화소 내에 상기 공통 버스 라인과 콘택되게 배치된 투명 전도체로 이루어진 플레이트(plate) 형상의 카운터 전극; 및 A plate-shaped counter electrode made of a transparent conductor disposed in contact with the common bus line in each unit pixel defined by the gate bus line, the common bus line, and the data bus line; And 상기 각 단위 화소 내에 상기 카운터 전극과 오버랩되게 배치되면서 상기 박막 트랜지스터와 콘택되게 배치된 투명 전도체로 이루어진 슬릿(slit) 형상의 화소 전극;을 포함하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치. And a slit-shaped pixel electrode formed of a transparent conductor disposed in contact with the thin film transistor while overlapping with the counter electrode in each unit pixel. 제 1 항에 있어서, 상기 카운터 전극은, 하나의 게이트 라인과 하나의 공통 버스 라인 및 한 쌍의 데이터 버스 라인에 의해 한정된 단위 화소 내에 각각 배치된 것을 특징으로 하는 프린지 필드 구동 액정표시장치. The fringe field driving liquid crystal display device according to claim 1, wherein the counter electrode is disposed in unit pixels defined by one gate line, one common bus line, and a pair of data bus lines. 제 2 항에 있어서, 상기 카운터 전극은, 상기 공통 버스 라인의 상·하부에 배치된 것들이 상기 공통 버스 라인에 모두 콘택된 것을 특징으로 하는 프린지 필드 구동 액정표시장치. 3. The fringe field drive liquid crystal display device according to claim 2, wherein the counter electrodes are arranged at upper and lower portions of the common bus line to contact the common bus line. 제 1 항에 있어서, 상기 카운터 전극은, 상기 제2간격으로 배치된 게이트 버스 라인들 사이의 두 개의 단위 화소들 내에 일체형으로 하나가 배치된 것을 특징으로 하는 프린지 필드 구동 액정표시장치. The fringe field driving liquid crystal display of claim 1, wherein one counter electrode is integrally disposed in two unit pixels between the gate bus lines disposed at the second intervals. 제 1 항에 있어서, 상기 공통 버스 라인은 The method of claim 1, wherein the common bus line 상기 게이트 버스 라인과 평행하게 배치되는 라인 형태의 제1부분과, 단위 화소 내에서 상기 제1부분으로부터 돌출되어 상기 데이터 버스 라인과 평행하게 배치되면서 상기 카운터 전극의 가장자리 부분에 배치되는 제2부분을 포함하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치. A first portion having a line shape disposed parallel to the gate bus line, and a second portion protruding from the first portion within a unit pixel and disposed at an edge portion of the counter electrode while being disposed in parallel with the data bus line; A fringe field driving liquid crystal display comprising a.
KR10-2000-0029776A 2000-05-31 2000-05-31 Fringe field switching mode lcd device KR100520381B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0029776A KR100520381B1 (en) 2000-05-31 2000-05-31 Fringe field switching mode lcd device
JP2001163373A JP3811810B2 (en) 2000-05-31 2001-05-30 Fringe field switching mode liquid crystal display
TW090112999A TW509813B (en) 2000-05-31 2001-05-30 Fringe field switching mode liquid crystal display
US09/870,971 US6646706B2 (en) 2000-05-31 2001-05-31 Fringe field switching mode liquid crystal display having structure for preventing shorts between two electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0029776A KR100520381B1 (en) 2000-05-31 2000-05-31 Fringe field switching mode lcd device

Publications (2)

Publication Number Publication Date
KR20010108836A KR20010108836A (en) 2001-12-08
KR100520381B1 true KR100520381B1 (en) 2005-10-11

Family

ID=19670933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0029776A KR100520381B1 (en) 2000-05-31 2000-05-31 Fringe field switching mode lcd device

Country Status (4)

Country Link
US (1) US6646706B2 (en)
JP (1) JP3811810B2 (en)
KR (1) KR100520381B1 (en)
TW (1) TW509813B (en)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080860A (en) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 Fringe field switching mode lcd
KR100798540B1 (en) * 2001-12-31 2008-01-28 비오이 하이디스 테크놀로지 주식회사 Method for manufacturing fringe field switching liquid crystal display
KR100919196B1 (en) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR100998640B1 (en) * 2003-12-23 2010-12-06 엘지디스플레이 주식회사 Liquid crystal display device and manufacturing method of the same
JP4217170B2 (en) * 2004-01-28 2009-01-28 株式会社 日立ディスプレイズ Liquid crystal display device and driving method thereof
JP4627148B2 (en) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ Display device
KR100603835B1 (en) 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 An array substrate for In-Plane switching mode LCD
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP4606103B2 (en) * 2004-09-22 2011-01-05 株式会社 日立ディスプレイズ Liquid crystal display device
KR101107245B1 (en) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 Thin film transistor substrate of horizontal electric field and fabricating method thereof
KR101167304B1 (en) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 Thin film transistor substrate of fringe field switch type and fabricating method thereof
KR101125254B1 (en) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 Thin Film Transistor Substrate of Fringe Field Switching Type And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof
KR101107265B1 (en) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 Thin Film Transistor Substrate of Horizontal Electric Field And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof
KR101137861B1 (en) * 2005-06-20 2012-04-20 엘지디스플레이 주식회사 Thin film transister of fringe field switching type and fabricating method thereof
JP4797740B2 (en) * 2006-03-27 2011-10-19 ソニー株式会社 Liquid crystal display
JP4238877B2 (en) 2006-03-28 2009-03-18 エプソンイメージングデバイス株式会社 FFS mode LCD panel
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US20070296882A1 (en) * 2006-06-23 2007-12-27 Jau-Ching Huang Thin film transistor array
KR101308163B1 (en) * 2006-06-30 2013-09-12 엘지디스플레이 주식회사 Structure of pixel electrode for display apparatus
KR100908357B1 (en) 2006-08-09 2009-07-20 엡슨 이미징 디바이스 가부시키가이샤 Transverse electric field liquid crystal display panel
JP4905011B2 (en) * 2006-09-14 2012-03-28 ソニー株式会社 Liquid crystal device and electronic device
JP4201051B2 (en) 2006-09-15 2008-12-24 エプソンイメージングデバイス株式会社 LCD panel
KR101346950B1 (en) * 2007-03-09 2014-01-02 엘지디스플레이 주식회사 Liquid crystal display device and method of driving the same
JP4386102B2 (en) 2007-06-28 2009-12-16 エプソンイメージングデバイス株式会社 Horizontal electric field LCD panel
CN100580536C (en) * 2007-07-06 2010-01-13 昆山龙腾光电有限公司 Array base plate for liquid-crystal display device and its production
JP4363473B2 (en) 2007-08-27 2009-11-11 エプソンイメージングデバイス株式会社 Transflective liquid crystal display panel and electronic equipment
US8314905B2 (en) 2007-09-20 2012-11-20 Sony Corporation Transflective liquid crystal display panel and electronic apparatus
JP5143583B2 (en) 2008-02-08 2013-02-13 株式会社ジャパンディスプレイウェスト LCD panel
JP5202987B2 (en) 2008-02-27 2013-06-05 株式会社ジャパンディスプレイウェスト Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
US8144295B2 (en) 2008-11-18 2012-03-27 Apple Inc. Common bus design for a TFT-LCD display
US8749496B2 (en) * 2008-12-05 2014-06-10 Apple Inc. Integrated touch panel for a TFT display
TWI392918B (en) * 2009-03-27 2013-04-11 Tpo Displays Corp System for displaying images and electronic device
JP4925371B2 (en) 2009-11-26 2012-04-25 東芝モバイルディスプレイ株式会社 Liquid crystal display device and driving method of liquid crystal display device
US20120127148A1 (en) 2010-11-24 2012-05-24 Seong-Jun Lee Display substrate, display panel and display device
US9395583B2 (en) 2012-06-06 2016-07-19 Apple Inc. Column spacer design for a display incorporating a third metal layer
TWI465819B (en) 2012-07-13 2014-12-21 Au Optronics Corp Liquid crystal display panel
JP5956891B2 (en) 2012-09-26 2016-07-27 株式会社ジャパンディスプレイ Liquid crystal display device and driving method of liquid crystal display device
KR101319977B1 (en) * 2012-11-13 2013-10-18 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
JP5748731B2 (en) * 2012-12-05 2015-07-15 株式会社ジャパンディスプレイ Liquid crystal display
CN103529605A (en) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof, display panel and display device
KR102046848B1 (en) * 2013-12-20 2019-11-20 엘지디스플레이 주식회사 Liquid Display Device
WO2015160377A1 (en) 2014-04-16 2015-10-22 Wrostix Technologies Llc Structure for pixelated self-capacitance
US9367188B2 (en) 2014-05-23 2016-06-14 Apple Inc. RC matching in a touch screen
US10852876B2 (en) 2014-05-28 2020-12-01 Apple Inc. Narrow border touch screen
CN106292084B (en) * 2016-08-26 2019-07-02 深圳市华星光电技术有限公司 Dot structure and preparation method thereof
CN111045261B (en) 2019-12-05 2021-07-27 苏州华星光电技术有限公司 Display panel
CN111061103B (en) 2019-12-24 2021-02-26 深圳市华星光电半导体显示技术有限公司 COA substrate and liquid crystal display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08254712A (en) * 1995-03-17 1996-10-01 Hitachi Ltd Liquid crystal display element
JPH0980473A (en) * 1995-09-08 1997-03-28 Hitachi Ltd Liquid crystal display element
JPH112837A (en) * 1997-06-10 1999-01-06 Nec Corp Active matrix type liquid crystal display device
KR20000014701A (en) * 1998-08-24 2000-03-15 김영환 Liquid crystal display having high opening rate and transmitting rate and fabricating method of the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760856A (en) * 1995-09-08 1998-06-02 Hitachi, Ltd. In-plane field type liquid crystal display device with light shielding pattern suitable for high aperture ratio
US5745207A (en) * 1995-11-30 1998-04-28 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display having electric fields parallel to substrates
KR100225910B1 (en) * 1996-04-04 1999-10-15 구자홍 Lcd device
KR100236518B1 (en) * 1996-09-21 2000-01-15 구본준 A liquid crystal display device
KR20000039794A (en) * 1998-12-16 2000-07-05 김영환 Method for manufacturing liquid crystal display device with high aperture rate and high transparency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08254712A (en) * 1995-03-17 1996-10-01 Hitachi Ltd Liquid crystal display element
JPH0980473A (en) * 1995-09-08 1997-03-28 Hitachi Ltd Liquid crystal display element
JPH112837A (en) * 1997-06-10 1999-01-06 Nec Corp Active matrix type liquid crystal display device
KR20000014701A (en) * 1998-08-24 2000-03-15 김영환 Liquid crystal display having high opening rate and transmitting rate and fabricating method of the same

Also Published As

Publication number Publication date
KR20010108836A (en) 2001-12-08
TW509813B (en) 2002-11-11
US20010048500A1 (en) 2001-12-06
US6646706B2 (en) 2003-11-11
JP2002014363A (en) 2002-01-18
JP3811810B2 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
KR100520381B1 (en) Fringe field switching mode lcd device
KR100471397B1 (en) Apparatus for fringe field switching liquid crystal display and method for manufacturing the same
US7342633B2 (en) Liquid crystal display and thin film transistor array panel therefor
KR101192073B1 (en) Fringe Field Switching mode Liquid Crystal Display device and fabrication method thereof
KR20020012367A (en) liquid crystal display with wide viewing angle
US7884912B2 (en) Liquid crystal display device
KR100853213B1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
US20050105010A1 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
US20020044227A1 (en) In-plane switching type liquid crystal display device and a method for manufacturing the same
KR20020009144A (en) liquid crystal display device
JP2004177788A (en) Liquid crystal display
KR100760937B1 (en) In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same
KR20060018401A (en) Multi-domain liquid crystal display
KR100529572B1 (en) Thin film transistor liquid crystal display
KR101179057B1 (en) In-Plane Switching Mode Liquid Crystal Display Device and the method of fabricating thereof
KR100446379B1 (en) Fringe Field Switching Liquid Crystal Display device
KR100683135B1 (en) Fringe field switching mode lcd
KR100488923B1 (en) Liquid crystal display
KR100614322B1 (en) Liquid crystal display device and manufacturing for using the same
KR100516053B1 (en) Flat panel liquid crystal display and manufacturing method thereof
KR101071253B1 (en) Multi-domain liquid crystal display and thin film transistor panel thereof
KR100827461B1 (en) Cross field switchhing mode liquid crystla display
KR100309063B1 (en) Liquid Crystal Display Device
KR101054337B1 (en) Thin Film Transistor Display Panels for Display Devices
KR101213910B1 (en) Liquid crystal display device and method for fabricating of the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 14