KR100462381B1 - Manufacturing method of liquid crystal display device - Google Patents

Manufacturing method of liquid crystal display device Download PDF

Info

Publication number
KR100462381B1
KR100462381B1 KR1019970076741A KR19970076741A KR100462381B1 KR 100462381 B1 KR100462381 B1 KR 100462381B1 KR 1019970076741 A KR1019970076741 A KR 1019970076741A KR 19970076741 A KR19970076741 A KR 19970076741A KR 100462381 B1 KR100462381 B1 KR 100462381B1
Authority
KR
South Korea
Prior art keywords
bus line
gate bus
liquid crystal
crystal display
gate
Prior art date
Application number
KR1019970076741A
Other languages
Korean (ko)
Other versions
KR19990056730A (en
Inventor
이근수
정기범
고병권
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019970076741A priority Critical patent/KR100462381B1/en
Publication of KR19990056730A publication Critical patent/KR19990056730A/en
Application granted granted Critical
Publication of KR100462381B1 publication Critical patent/KR100462381B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에 따른 동일 유리 기판상에 매트릭스 형태로 배열된 다수의 게이트 버스 라인과 다수의 데이터 버스 라인; 상기 게이트 버스 라인과 상기 데이터 버스 라인의 교차점에 형성된 다수의 박막 트랜지스터;및 각각의 게이트 버스 라인과 데이터 버스 라인으로 둘러싸인 공간 내에, 신호 인가시 평행장을 형성하도록 구비된 화소 전극과 공통 전극을 포함하는 액정 표시 소자의 제조 방법으로서, 유리 기판상에 투명 전극 물질 및 비저항이 낮은 금속 물질을 증착하는 단계; 사진 식각 공정을 통하여 상기 금속 물질을 식각함으로써, 상기 금속 물질로 된 상층 게이트 버스 라인을 형성하는 단계;및 사진 식각 공정을 통하여 상기 투명 전극 물질을 식각함으로써, 상기 투명 물질로 된 상기 공통 전극과, 상기 상층 게이트 버스 라인의 형상을 따라 하부에 상기 투명 전극 물질로 된 하층 게이트 버스 라인을 형성하여 2층의 상기 게이트 버스 라인을 완성하는 단계를 포함하는 것을 특징으로 한다.A plurality of gate bus lines and a plurality of data bus lines arranged in a matrix form on the same glass substrate according to the present invention; A plurality of thin film transistors formed at intersections of the gate bus line and the data bus line; and a pixel electrode and a common electrode provided in a space surrounded by each gate bus line and the data bus line to form a parallel field when a signal is applied; A method of manufacturing a liquid crystal display device, comprising: depositing a transparent electrode material and a metal material having a low specific resistance on a glass substrate; Etching the metal material through a photolithography process to form an upper gate bus line made of the metal material; and etching the transparent electrode material through a photolithography process, the common electrode made of the transparent material; And forming a lower gate bus line made of the transparent electrode material under the shape of the upper gate bus line to complete the two gate gate lines.

Description

액정 표시 소자의 제조 방법Manufacturing method of liquid crystal display element

본 발명은 액정 표시 소자의 제조 방법에 관한 것으로, 특히 인-플레인 스위칭 모드 액정 표시 소자의 개구율을 향상시키기 위한 액정 표시 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display device for improving the aperture ratio of an in-plane switching mode liquid crystal display device.

일반적으로, 텔레비젼이나 그래픽 디스플레이 등의 표시 소자를 구성하는 액정 표시 장치는 기본적으로 투명한 한 쌍의 유리 기판과 이 유리 기판사이에 봉입된 액정으로 구성된다. 이러한 액정 표시 장치는 최근 많은 진보를 거듭하며 다양한 표시 분야의 적용을 위하여 개발이 진행되고 있다.Generally, the liquid crystal display device which comprises display elements, such as a television and a graphic display, consists essentially of a pair of transparent glass substrate and the liquid crystal enclosed between this glass substrate. Such liquid crystal display devices have undergone many advances and are being developed for application in various display fields.

그러나, 복굴절 현상에 기인한 좁은 시야각으로 인해 고품질의 액정 표시 장치를 개발하는데 제약을 받고 있다.However, due to the narrow viewing angle due to the birefringence phenomenon, there is a limitation in developing a high quality liquid crystal display device.

이러한 시야각을 개선하기 위하여, 광학 보상 필름을 사용하거나 수직 배향(Vertically-aligned) 모드 또는 인-플레인 스위칭 모드(이하, “IPS 모드”라 한다)를 이용한다. IPS 모드는 능동 소자가 형성된 유리 기판상에 화소 전극과 공통 전극을 동일 기판상에 구현하고, 액정 표시 장치의 구동시 화소 전극과 공통 전극 사이에 평행장이 형성되게 함으로써 시야각을 개선한다. In order to improve this viewing angle, an optical compensation film is used or a vertically-aligned mode or an in-plane switching mode (hereinafter referred to as "IPS mode") is used. The IPS mode improves the viewing angle by implementing the pixel electrode and the common electrode on the same substrate on the glass substrate on which the active element is formed, and by forming a parallel field between the pixel electrode and the common electrode when driving the liquid crystal display.

도 1은 종래의 IPS 모드 액정 표시 소자의 사시도를 나타낸다. 도 1은 액티브 매트릭스 액정 표시 소자를 구성하는 단셀을 도시한 것이다.1 shows a perspective view of a conventional IPS mode liquid crystal display device. 1 illustrates a single cell constituting an active matrix liquid crystal display device.

하부 유리 기판상의 동일 면상에 어드레스 전극인 게이트 버스 라인(110)과 이 게이트 버스 라인(110)과 일정 거리만큼 평행하게 이격된 평행 라인과 이 평행 라인과 일체로서 게이트 버스 라인쪽으로 다수개의 라인이 소정 길이 돌출된 공통 전극(120)이 배치된다. 게이트 전극과 게이트 버스 라인(110)은 일체로서, 게이트 버스 라인상에는 반도체 소자의 게이트 유전막인 절연막(도시하지 않음)과 반도체 소자의 채널층인 비정질 실리콘층(130)이 배치된다. The gate bus line 110, which is an address electrode, on the same surface of the lower glass substrate, and parallel lines spaced in parallel with the gate bus line 110 by a predetermined distance, and a plurality of lines are integrally formed with the parallel lines as a single unit. The protruding common electrode 120 is disposed. The gate electrode and the gate bus line 110 are integrally formed, and an insulating film (not shown), which is a gate dielectric film of the semiconductor device, and an amorphous silicon layer 130, which is a channel layer of the semiconductor device, are disposed on the gate bus line.

그리고, 이 게이트 버스 라인(110)과 교차하여 데이터 버스 라인(140)이 배치되며, 이 데이터 버스 라인(140)과 일체로서 게이트 버스 라인(110)과 평행하며 소정 부분 비정질 실리콘층과 일측 오버랩되도록 소정 길이만큼 소오스 전극(140a)이 돌출된다. 드레인 전극(150a)은 비정질 실리콘층(130)의 타측과 소정 부분 오버랩되도록 형성되어, 박막 트랜지스터(T)를 형성한다. 화소 전극(150)은 갈퀴 형상으로, 상기 공통 전극(120)의 돌출된 라인 사이에 서로 엇갈려 맞물리도록 구성되며 드레인 전극(150a)과 콘택된다.The data bus line 140 is disposed to intersect the gate bus line 110, and is integral with the data bus line 140 so as to be parallel to the gate bus line 110 and overlap one side with a predetermined portion of the amorphous silicon layer. The source electrode 140a protrudes by a predetermined length. The drain electrode 150a is formed to overlap the other side of the amorphous silicon layer 130 by a predetermined portion to form the thin film transistor T. The pixel electrode 150 has a rake shape and is configured to intersect with each other between the protruding lines of the common electrode 120 and is in contact with the drain electrode 150a.

이어서, 컬러 필터 등이 형성된 상부 유리 기판과 합착하고 양 기판의 배면에 편광판을 부착한 다음, 액정을 봉입하여 액정 표시 소자를 제조한다.Subsequently, the upper glass substrate on which a color filter or the like is formed is bonded to each other, and a polarizing plate is attached to the back surface of both substrates, and then a liquid crystal is encapsulated to manufacture a liquid crystal display element.

이러한, 액정 표시 소자의 신호선에 전압을 인가하여, 화소 전극과 공통 전극 사이에 평행장을 발생시켜 시야각을 향상시킨다. The voltage is applied to the signal line of the liquid crystal display element to generate a parallel field between the pixel electrode and the common electrode, thereby improving the viewing angle.

여기서, IPS 모드의 게이트 버스 라인과 공통 전극은 몰리텅스텐이나 크롬으로 형성되며, 데이터 버스 라인과 화소 전극은 알루미늄으로 형성된다.Here, the gate bus line and the common electrode in the IPS mode are formed of molybdenum or chromium, and the data bus line and the pixel electrode are formed of aluminum.

상기에서 언급한 바와 같이, 종래 IPS 모드는 시야각은 향상시켰으나, 불투명한 전극 물질로 인해 개구율이 저하되는 문제가 있다.As mentioned above, the conventional IPS mode improves the viewing angle, but has a problem that the aperture ratio is lowered due to the opaque electrode material.

따라서, 이를 해결하기 위하여 공통 전극과 화소 전극을 투명 물질인 ITO로 형성한다. 그러나, ITO는 저항이 커서 신호 지연 시간이 길기 때문에 단독으로 게이트 전극 물질로 사용할 수 없다. 따라서, 몰리텅스텐이나 크롬 등과 함께 사용하여야 한다.Therefore, to solve this problem, the common electrode and the pixel electrode are formed of ITO, which is a transparent material. However, ITO cannot be used alone as a gate electrode material because of its large resistance and long signal delay time. Therefore, it must be used together with molybdenum or chromium.

그러나, 먼저 ITO를 증착하여 공통 전극을 형성한 후 몰리텅스텐이나 크롬을 증착하고 게이트 버스 라인을 형성하는 경우, ITO로 형성된 얼라인 키가 투명하여 다음 공정 단계에서 인식하기 어려운 문제가 있다.However, when ITO is deposited first to form a common electrode, and then molybdenum or chromium is deposited and a gate bus line is formed, an alignment key formed of ITO is transparent and difficult to recognize in the next process step.

또한, 몰리텅스텐이나 크롬을 증착하여 게이트 버스 라인을 형성한 후 ITO를 증착하고 공통 전극을 형성하는 경우, ITO 식각시 ITO의 식각액에 몰리텅스텐이나 크롬이 손상되는 문제가 있다. In addition, when the gate bus line is formed by depositing molybdenum or chromium and then ITO is deposited and the common electrode is formed, there is a problem that molybdenum or chromium is damaged in the etching liquid of ITO during ITO etching.

따라서, 본 발명은 고개구율의 IPS 모드 액정 표시 소자를 실현하기 위하여 공통 전극과 화소 전극을 각각 투명 전극 물질로 구성함과 동시에, 투명 전극 물질로 인한 신호선의 신호 지연 시간도 보상할 수 있는 액정 표시 소자의 제조 방법을 제공하는데 그 목적이 있다. Accordingly, the present invention provides a liquid crystal display capable of compensating the signal delay time of a signal line due to the transparent electrode material while simultaneously configuring the common electrode and the pixel electrode to realize a high aperture ratio IPS mode liquid crystal display device. It is an object of the present invention to provide a method for manufacturing a device.

상기 목적을 달성하기 위하여, 본 발명에 따른 동일 유리 기판상에 매트릭스 형태로 배열된 다수의 게이트 버스 라인과 다수의 데이터 버스 라인; 상기 게이트 버스 라인과 상기 데이터 버스 라인의 교차점에 형성된 다수의 박막 트랜지스터;및 각각의 게이트 버스 라인과 데이터 버스 라인으로 둘러싸인 공간 내에, 신호 인가시 평행장을 형성하도록 구비된 화소 전극과 공통 전극을 포함하는 액정 표시 소자의 제조 방법으로서, 유리 기판상에 투명 전극 물질 및 비저항이 낮은 금속 물질을 증착하는 단계; 사진 식각 공정을 통하여 상기 금속 물질을 식각함으로써, 상기 금속 물질로 된 상층 게이트 버스 라인을 형성하는 단계;및 사진 식각 공정을 통하여 상기 투명 전극 물질을 식각함으로써, 상기 투명 물질로 된 상기 공통 전극과, 상기 상층 게이트 버스 라인의 형상을 따라 하부에 상기 투명 전극 물질로 된 하층 게이트 버스 라인을 형성하여 2층의 상기 게이트 버스 라인을 완성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a plurality of gate bus lines and a plurality of data bus lines arranged in a matrix form on the same glass substrate according to the present invention; A plurality of thin film transistors formed at intersections of the gate bus line and the data bus line; and a pixel electrode and a common electrode provided in a space surrounded by each gate bus line and the data bus line to form a parallel field when a signal is applied; A method of manufacturing a liquid crystal display device, comprising: depositing a transparent electrode material and a metal material having a low specific resistance on a glass substrate; Etching the metal material through a photolithography process to form an upper gate bus line made of the metal material; and etching the transparent electrode material through a photolithography process, the common electrode made of the transparent material; And forming a lower gate bus line made of the transparent electrode material under the shape of the upper gate bus line to complete the two gate gate lines.

(실시예)(Example)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 IPS 모드 액정 표시 소자의 사시도를 나타낸다. 도 2는 액티브 매트릭스 액정 표시 소자를 구성하는 단셀을 도시한 것이다.2 is a perspective view of an IPS mode liquid crystal display device according to the present invention. 2 illustrates a single cell constituting an active matrix liquid crystal display device.

하부 유리 기판상의 동일 면상에 어드레스 전극인 게이트 버스 라인(210)과 이 게이트 버스 라인(210)과 일정 거리만큼 평행하게 이격된 평행 라인과 이 평행 라인과 일체로서 게이트 버스 라인쪽으로 다수개의 라인이 소정 길이 돌출된 공통 전극(220)이 배치된다. The gate bus line 210, which is an address electrode, on the same surface on the lower glass substrate, parallel lines spaced in parallel with the gate bus line 210 by a predetermined distance, and a plurality of lines integrally with the parallel lines are predetermined toward the gate bus line. The common electrode 220 protruding in length is disposed.

이 공통 전극(220)은 투명한 ITO(Indium Tin Oxide)(220a)로 구성되며, 게이트 버스 라인(210)은 ITO(220a)상에 몰리텅스텐(210a)이 적층된 구조로 이루어진다. 상기 몰리텅스텐은 크롬 등으로 대체될 수 있다.The common electrode 220 is composed of a transparent indium tin oxide (ITO) 220a, and the gate bus line 210 has a structure in which molybdenum 210a is stacked on the ITO 220a. The molybdenum may be replaced with chromium or the like.

게이트 전극과 게이트 버스 라인(210)은 일체로서, 게이트 전극상에는 반도체 소자의 게이트 유전막인 절연막(도시하지 않음)과 반도체 소자의 채널층인 비정질 실리콘층(230)이 배치된다. The gate electrode and the gate bus line 210 are integrally formed, and an insulating film (not shown), which is a gate dielectric film of the semiconductor device, and an amorphous silicon layer 230, which is a channel layer of the semiconductor device, are disposed on the gate electrode.

이와 같은 결과물상에 데이터 버스 라인(240)과 화소 전극(250)이 형성된다. 이 데이터 버스 라인(240)은 게이트 버스 라인(210)과 교차하여 배치되며, 이 데이터 버스 라인(240)과 일체로서 게이트 버스 라인(210)과 평행하며 소정 부분 비정질 실리콘층(230)과 일측 오버랩되도록 소정 길이만큼 소오스 전극이 돌출된다.The data bus line 240 and the pixel electrode 250 are formed on the resultant material. The data bus line 240 is disposed to intersect with the gate bus line 210, integrally with the data bus line 240, parallel to the gate bus line 210, and overlapping with the predetermined partial amorphous silicon layer 230 on one side. The source electrode protrudes by a predetermined length as much as possible.

드레인 전극은 비정질 실리콘층(230)의 타측과 소정 부분 오버랩되도록 형성되어, 박막 트랜지스터(T)를 형성한다. 화소 전극(250)은 상기 공통 전극(220)의 돌출된 라인 사이에 서로 엇갈려 맞물리도록 갈퀴 형상으로 구성되며 드레인 전극과 콘택된다.The drain electrode is formed to overlap the other side of the amorphous silicon layer 230 by a predetermined portion to form the thin film transistor T. The pixel electrode 250 is configured in a rake shape so as to intersect with each other between the protruding lines of the common electrode 220 and contacts the drain electrode.

상기 화소 전극(250)은 투명한 ITO(220a)로 구성되며, 데이터 버스 라인(240)은 ITO(220a)상에 알루미늄(240a)이 적층된 구조로 이루어진다.The pixel electrode 250 is composed of a transparent ITO 220a, and the data bus line 240 is formed of a structure in which aluminum 240a is stacked on the ITO 220a.

이와 같은 투명 전극은 화소의 빛의 투과 면적을 증가시켜 개구율을 향상시킨다. 그러나, 개구율만을 고려하여 게이트 버스 라인과 데이터 버스 라인을 ITO로 구성하는 경우, ITO의 저항으로 인하여 종래에 비해 신호 지연 시간(RC Delay)이 길어지게 된다. 따라서, 빛이 투과하는 화소 영역은 ITO 배선으로 구성하고, 개구율과 관련되지 않는 신호선은 비저항이 낮은 금속을 클래딩하여 신호 지연 시간이 길어지는 것을 방지한다. Such a transparent electrode improves the aperture ratio by increasing the light transmission area of the pixel. However, when the gate bus line and the data bus line are formed of ITO in consideration of only the aperture ratio, the signal delay time RC delay is longer due to the resistance of the ITO. Therefore, the pixel region through which light transmits is constituted by ITO wiring, and signal lines not related to the aperture ratio are cladding metal having a low specific resistance to prevent the signal delay time from lengthening.

이와 같은 액정 표시 소자를 제조하기 위하여, 먼저 유리 기판상에 ITO와 몰리 텅스텐을 증착한다. 그런 다음, 사진 식각 공정을 통하여 몰리텅스텐(210a)으로된 상부 게이트 버스 라인 패턴을 형성한다. 계속해서, 또 다른 사진 식각 공정을 통하여 하부의 ITO를 식각함으로써, ITO(220a)로 된 공통 전극(220)과 상부 게이트 버스 라인 패턴의 형상을 따라 하부에 ITO(220a)로 된 하부 게이트 버스 라인 패턴을 형성하여 게이트 버스 라인(210)을 완성한다. In order to manufacture such a liquid crystal display device, ITO and molybdenum tungsten are first deposited on a glass substrate. Then, an upper gate bus line pattern made of molybdenum 210a is formed through a photolithography process. Subsequently, by etching the lower ITO through another photolithography process, the lower gate bus line having the ITO 220a at the bottom along the shape of the common electrode 220 having the ITO 220a and the upper gate bus line pattern. A pattern is formed to complete the gate bus line 210.

이와 같이, 불투명 금속인 몰리 텅스텐으로 패턴을 먼저 형성함으로써, 공정의 좌표 기준인 얼라인 키를 가시적으로 형성할 수 있으므로 후속 공정이 용이한 잇점이 있다.As such, by forming the pattern with molybdenum tungsten, which is an opaque metal, the alignment key, which is a coordinate reference of the process, can be visually formed.

그런 다음, 전체 구조상에 질화막(도시하지 않음)을 증착하고, 박막 트랜지스터의 채널층이 되는 비정질 실리콘층(230)을 형성한다.Then, a nitride film (not shown) is deposited on the entire structure, and an amorphous silicon layer 230 serving as a channel layer of the thin film transistor is formed.

이어서, 상기 게이트 버스 라인 및 공통 전극을 형성하는 공정과 유사하게, 결과물상에 ITO와 알루미늄을 차례로 증착한 다음, 사진 식각 공정을 통하여 알루미늄(240a)과 ITO(220a)로 된 데이터 버스 라인(240)과, ITO(220a)로 된 화소 전극(250)을 형성한다. Next, similarly to the process of forming the gate bus line and the common electrode, ITO and aluminum are sequentially deposited on the resultant, and then a data bus line 240 made of aluminum 240a and ITO 220a through a photolithography process. ) And a pixel electrode 250 made of ITO 220a.

이상에서 설명한 바와 같이, IPS 모드 액정 표시 소자에서 빛이 투과되는 영역의 신호선은 투명 전극 물질인 ITO으로 구성하고, 그 주변의 신호선은 ITO와 비저항이 낮은 금속 물질로 구성함으로써, 신호 지연 시간을 단축하고 개구율을 향상시킬 수 있다. As described above, in the IPS mode liquid crystal display device, the signal line in the region where light is transmitted is made of ITO, which is a transparent electrode material, and the signal lines around it are made of ITO and a metal material having a low specific resistance, thereby shortening the signal delay time. And the aperture ratio can be improved.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

도 1은 종래의 IPS 모드 액정 표시 소자의 하부 기판을 나타내는 사시도. 1 is a perspective view showing a lower substrate of a conventional IPS mode liquid crystal display device.

도 2는 본 발명에 따른 IPS 모드 액정 표시 소자의 하부 기판을 나타내는 사시도.2 is a perspective view showing a lower substrate of an IPS mode liquid crystal display device according to the present invention;

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

110, 210: 게이트 버스 라인 120, 220: 공통 전극110 and 210: gate bus lines 120 and 220: common electrode

130, 230: 비정질 실리콘층 140, 240: 데이터 버스 라인130, 230: amorphous silicon layer 140, 240: data bus line

150, 250: 화소 전극 210a: 몰리 텅스텐 150, 250: pixel electrode 210a: molybdenum tungsten

220a: ITO 240a: 알루미늄220a: ITO 240a: aluminum

Claims (4)

동일 유리 기판상에 매트릭스 형태로 배열된 다수의 게이트 버스 라인과 다수의 데이터 버스 라인; 상기 게이트 버스 라인과 상기 데이터 버스 라인의 교차점에 형성된 다수의 박막 트랜지스터;및 각각의 게이트 버스 라인과 데이터 버스 라인으로 둘러싸인 공간 내에, 신호 인가시 평행장을 형성하도록 구비된 화소 전극과 공통 전극을 포함하는 액정 표시 소자의 제조 방법으로서, A plurality of gate bus lines and a plurality of data bus lines arranged in a matrix on the same glass substrate; A plurality of thin film transistors formed at intersections of the gate bus line and the data bus line; and a pixel electrode and a common electrode provided in a space surrounded by each gate bus line and the data bus line to form a parallel field when a signal is applied; As a manufacturing method of the liquid crystal display element to 유리 기판상에 투명 전극 물질 및 비저항이 낮은 금속 물질을 증착하는 단계;Depositing a transparent electrode material and a low resistivity metal material on the glass substrate; 사진 식각 공정을 통하여 상기 금속 물질을 식각함으로써, 상기 금속 물질로 된 상층 게이트 버스 라인을 형성하는 단계;및Etching the metal material through a photolithography process to form an upper gate bus line made of the metal material; and 사진 식각 공정을 통하여 상기 투명 전극 물질을 식각함으로써, 상기 투명 물질로 된 상기 공통 전극과, 상기 상층 게이트 버스 라인의 형상을 따라 하부에 상기 투명 전극 물질로 된 하층 게이트 버스 라인을 형성하여 2층의 상기 게이트 버스 라인을 완성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 소자의 제조 방법.By etching the transparent electrode material through a photolithography process, a lower layer gate bus line made of the transparent electrode material is formed below the common electrode made of the transparent material and the upper gate bus line. Comprising the step of completing the gate bus line. 제 1항에 있어서, 상기 금속 물질은 몰리텅스텐 또는 크롬인 것을 특징으로 하는 액정 표시 소자의 제조 방법.The method of claim 1, wherein the metal material is molybdenum or chromium. 제 1항에 있어서, 상기 투명 전극 물질은 ITO인 것을 특징으로 하는 액정 표시 소자의 제조 방법.The method of claim 1, wherein the transparent electrode material is ITO. 제 1항에 있어서, 상기 데이터 버스 라인과 상기 화소 전극은 동일 면상에 형성되며, 그의 제조 방법은 상기 게이트 버스 라인과 상기 공통 전극의 제조 방법과 동일하며, 상기 데이터 버스 라인을 구성하는 금속 물질은 알루미늄인 것을 특징으로 하는 액정 표시 소자의 제조 방법.The method of claim 1, wherein the data bus line and the pixel electrode are formed on the same surface, and a manufacturing method thereof is the same as the manufacturing method of the gate bus line and the common electrode. It is aluminum, The manufacturing method of the liquid crystal display element characterized by the above-mentioned.
KR1019970076741A 1997-12-29 1997-12-29 Manufacturing method of liquid crystal display device KR100462381B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970076741A KR100462381B1 (en) 1997-12-29 1997-12-29 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076741A KR100462381B1 (en) 1997-12-29 1997-12-29 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR19990056730A KR19990056730A (en) 1999-07-15
KR100462381B1 true KR100462381B1 (en) 2005-06-07

Family

ID=37302750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076741A KR100462381B1 (en) 1997-12-29 1997-12-29 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100462381B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070436A (en) * 1998-02-20 1999-09-15 윤종용 Liquid crystal display with a new electrode structure
KR100507271B1 (en) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 LCD having high aperture ratio and high transmittance and method for manufacturing the same
JP4342711B2 (en) 2000-09-20 2009-10-14 株式会社日立製作所 Manufacturing method of liquid crystal display device
KR100394027B1 (en) * 2000-12-27 2003-08-06 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Panel For low Resistance Line and Method for the same
JP4647843B2 (en) * 2001-06-28 2011-03-09 株式会社日立製作所 Liquid crystal display device
KR100533719B1 (en) * 2001-06-29 2005-12-06 엘지.필립스 엘시디 주식회사 Organic Electro-Luminescence Device and Fabricating Method Thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880013032A (en) * 1987-04-30 1988-11-29 김정배 Manufacturing method of active matrix liquid crystal
KR950003897A (en) * 1993-07-20 1995-02-17 김광호 Active Matrix Liquid Crystal Display (LCD) and its manufacturing method
JPH07140489A (en) * 1993-11-18 1995-06-02 Canon Inc Liquid crystal display device
JPH09269497A (en) * 1996-01-31 1997-10-14 Hosiden Corp Liquid crystal display element
KR19980083765A (en) * 1997-05-19 1998-12-05 구자홍 Transverse electric field liquid crystal display device
KR19990009891A (en) * 1997-07-12 1999-02-05 구자홍 Transverse electric field liquid crystal display device
KR19990011210A (en) * 1997-07-22 1999-02-18 구자홍 Transverse electric field liquid crystal display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880013032A (en) * 1987-04-30 1988-11-29 김정배 Manufacturing method of active matrix liquid crystal
KR950003897A (en) * 1993-07-20 1995-02-17 김광호 Active Matrix Liquid Crystal Display (LCD) and its manufacturing method
JPH07140489A (en) * 1993-11-18 1995-06-02 Canon Inc Liquid crystal display device
JPH09269497A (en) * 1996-01-31 1997-10-14 Hosiden Corp Liquid crystal display element
KR19980083765A (en) * 1997-05-19 1998-12-05 구자홍 Transverse electric field liquid crystal display device
KR19990009891A (en) * 1997-07-12 1999-02-05 구자홍 Transverse electric field liquid crystal display device
KR19990011210A (en) * 1997-07-22 1999-02-18 구자홍 Transverse electric field liquid crystal display device

Also Published As

Publication number Publication date
KR19990056730A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US7110075B2 (en) Liquid crystal display with domain-defining members and separate opening in the common electrode overlapping the gate or data lines
JP5313373B2 (en) Liquid crystal display
KR100247628B1 (en) Liquid crystal display element and its manufacturing method
KR20020012367A (en) liquid crystal display with wide viewing angle
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
US6335148B2 (en) Method for manufacturing TFT LCD device
US20040114082A1 (en) In-plane switching lcd with a redundancy structure for an opened common electrode and a high storage capacitance
US6784967B2 (en) In-plane switching LCD device having slanted corner portions
US4991939A (en) Liquid crystal display device
KR100192373B1 (en) A structure of liquid crystal display device
KR100462381B1 (en) Manufacturing method of liquid crystal display device
KR100476045B1 (en) Fringe field switching mode LCD
JPH10253988A (en) Liquid crystal display device
KR101061856B1 (en) Thin film transistor array panel
KR100303440B1 (en) Liquid crystal display of in-plane switching mode
JPH028821A (en) Active matrix substrate
KR100672626B1 (en) The structure of liquid crystal display panel and method for fabricating the same
KR100488936B1 (en) LCD
KR100623443B1 (en) Multi-Domain Liquid Crystal Display Device
KR100488338B1 (en) Array substrate for TFT type liquid crystal display device and method of manufacturing the same
KR100569271B1 (en) Thin film transistor liquid crystal display
KR20160091527A (en) Liquid crystal display device and manufacturing method thereof
KR20040057785A (en) Liquid Crystal Display Device
KR100488923B1 (en) Liquid crystal display
KR20050038116A (en) Panel for liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 14