KR20010057387A - Method of forming an inter-layer film for Ta2O5 capacitor - Google Patents

Method of forming an inter-layer film for Ta2O5 capacitor Download PDF

Info

Publication number
KR20010057387A
KR20010057387A KR1019990060504A KR19990060504A KR20010057387A KR 20010057387 A KR20010057387 A KR 20010057387A KR 1019990060504 A KR1019990060504 A KR 1019990060504A KR 19990060504 A KR19990060504 A KR 19990060504A KR 20010057387 A KR20010057387 A KR 20010057387A
Authority
KR
South Korea
Prior art keywords
capacitor
interlayer insulating
insulating film
film
bpsg
Prior art date
Application number
KR1019990060504A
Other languages
Korean (ko)
Inventor
이태혁
진승우
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990060504A priority Critical patent/KR20010057387A/en
Publication of KR20010057387A publication Critical patent/KR20010057387A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Abstract

PURPOSE: A method for forming an interlayer dielectric layer for a tantalum oxide capacitor is provided to allow employment of a boro phosphorous silicate glass(BPSG) layer as the interlayer dielectric layer between an upper electrode and a metal interconnection line. CONSTITUTION: In the method, the tantalum oxide capacitor having a lower electrode(23), a tantalum oxide dielectric layer(24) and the upper electrode(25) are formed on a semiconductor substrate(21). Then, the BPSG layer(26) is deposited over an entire structure including the tantalum oxide capacitor. Next, a rapid thermal process is performed so that the BPSG layer(26) is planarized and condensed. Preferably, the rapid thermal process uses a gas such as N2, O2, a mixture of Ar and O2, NH3, and a vapor of H2 and O2. In addition, the rapid thermal process is carried out at a temperature of 700-1100°C for 120 seconds or below.

Description

탄탈륨 옥사이드 캐패시터용 층간 절연막 형성 방법 {Method of forming an inter-layer film for Ta2O5 capacitor}Method of forming an interlayer insulating film for tantalum oxide capacitors

본 발명은 Ta2O5캐패시터용 층간 절연막 형성 방법에 관한 것으로, 특히 Ta2O5캐패시터와 금속 배선간을 절연시키기 위해 형성하는 층간 절연막으로 BPSG를 사용할 수 있도록 하는 Ta2O5캐패시터용 층간 절연막 형성 방법에 관한 것이다.The present invention is an interlayer insulating film for a Ta 2 O 5 capacitor to use the BPSG as the interlayer insulation film is formed in order to insulate relates to a method of forming an interlayer insulating film for a Ta 2 O 5 capacitors, in particular Ta 2 O 5 capacitor and a metal wiring inter It relates to a forming method.

일반적으로, 반도체 소자가 고집적화되어감에 따라 고유전체 캐패시터의 개발이 활발히 진행되고 있다. 고유전체중 Ta2O5는 유전율 상수 값이 20 내지 25이면서 높은 절연파괴 전압 특성을 갖고 있어 차세대 DRAM의 캐패시터로 Ta2O5캐패시터가 각광받고 있다. Ta2O5캐패시터는 기본적으로 하부 전극으로 폴리실리콘을 사용하고 상부 전극으로는 TiN을 사용하는 것이 일반적인 추세인데, Ta2O5캐패시터는 유효 산화막 두께(TOX)의 한계가 30Å 정도로 두꺼울 뿐만 아니라, 상부 전극으로 TiN을 사용하기 때문에 TiN을 증착한 후에 750℃ 이상의 고온 열공정을 실시하면 유효 산화막 두께가 증가하는 문제점이 있어 후속 열 공정에 주의를 기울이고 있다. Ta2O5캐패시터는 약 650℃에서 Ta2O5유전체막과 TiN 상부 전극 사이에 열 버짓 (thermal budget)에 의한 계면 반응이 일어나는 것으로 알려져 있으며, 이러한 계면 반응으로 인하여 캐패시터의 정전 용량이 감소되고 누설 전류가 증가하는 문제가 발생한다. 이러한 문제를 해결하기 위하여 종래에는 다음과 같은 방법으로 소자를 형성하였다.In general, as semiconductor devices are highly integrated, development of high-k dielectric capacitors is actively progressing. Ta 2 O 5 has a high dielectric breakdown voltage and has a dielectric constant constant of 20 to 25, and thus Ta 2 O 5 capacitors are in the spotlight as next generation DRAM capacitors. Ta 2 O 5 capacitors basically use polysilicon as the lower electrode and TiN as the upper electrode.Ta 2 O 5 capacitors have a limit of effective oxide thickness (T OX ) of about 30Å, Since TiN is used as the upper electrode, when the high temperature thermal process of 750 ° C. or higher is performed after the deposition of TiN, there is a problem in that the effective oxide film thickness is increased. The Ta 2 O 5 capacitor is known to have an interfacial reaction due to a thermal budget between the Ta 2 O 5 dielectric film and the TiN upper electrode at about 650 ° C., which reduces the capacitance of the capacitor. The problem arises in that the leakage current increases. In order to solve this problem, the device is conventionally formed by the following method.

도 1a 및 1b는 종래 Ta2O5캐패시터용 층간 절연막 형성 방법을 설명하기 위해 도시한 소자의 단면도이다.1A and 1B are cross-sectional views of a device for explaining a method of forming an interlayer insulating film for a conventional Ta 2 O 5 capacitor.

도 1a를 참조하면, 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후, 캐패시터 콘택 공정을 실시하고, 하부 전극(13)을 형성한다. 하부 전극(13)의 산화를 방지하기 위한 질화공정, Ta2O5증착 공정, Ta2O5저온 열처리 공정 및 Ta2O5고온 열처리 공정을 순차적으로 진행하여 Ta2O5유전체막(14)을 형성한다. TiN 증착 공정 및 패터닝 형성 공정을 실시하여 상부 전극(15)을 형성한다. 상부 전극(15)과 후에 형성될 금속 배선과의 절연을 위해 Ta2O5캐패시터용 층간 절연막(16)을 형성하는데, 전술한 문제점을 해결하기 위하여 저온에서 증착 가능한 고밀도 플라즈마 산화막(High Density Plasma Oxide)으로 Ta2O5캐패시터용 층간 절연막(16)을 형성한다. 그러나, 고밀도 플라즈마 산화막은 평탄화 특성이 열악하여 하지층의 단차에 영향을 많이 받게되고, 특히 셀 지역과 주변 지역간에 단차 기울기는 매우 급격하기 때문에 후속 금속 콘택 마스크(metal contact mask) 공정과 금속 배선 패터닝(metal line patterning) 공정에 큰 부담으로 작용한다.Referring to FIG. 1A, after forming the interlayer insulating film 12 on the semiconductor substrate 11, a capacitor contact process is performed to form a lower electrode 13. Ta 2 O 5 dielectric film 14 by sequentially performing a nitriding process, Ta 2 O 5 deposition process, Ta 2 O 5 low temperature heat treatment process and Ta 2 O 5 high temperature heat treatment process to prevent oxidation of the lower electrode 13 To form. The upper electrode 15 is formed by performing a TiN deposition process and a patterning process. An interlayer insulating film 16 for Ta 2 O 5 capacitors is formed to insulate the upper electrode 15 from the metal wirings to be formed later. In order to solve the above-mentioned problems, a high density plasma oxide film that can be deposited at low temperature can be used. ) To form an interlayer insulating film 16 for Ta 2 O 5 capacitors. However, the high-density plasma oxide film is poor in planarization characteristics, and thus is highly influenced by the step difference of the underlying layer, and the step gradient between the cell area and the surrounding area is very sharp, so that the subsequent metal contact mask process and metal wiring patterning are performed. (metal line patterning) is a huge burden on the process.

도 1b는 도 1a의 문제를 해결하기 위해서 고밀도 플라즈마 산화막을 1㎛ 이상으로 두껍게 증착한 후 화학적 기계적 연마(Chemical-Mechanical Polishing)로 셀 지역과 주변 지역간이 평탄화된 Ta2O5캐패시터용 층간 절연막(16)을 형성한다.그러나, 주변 지역에서 금속 콘택 깊이(metal contact depth)가 깊어지는 문제가 있어 여전히 후속 공정의 어려움으로 작용한다.FIG. 1B is an interlayer insulating film for Ta 2 O 5 capacitors in which a high-density plasma oxide film is deposited thicker than 1 μm to solve the problem of FIG. 1A and then planarized between a cell region and a surrounding region by chemical-mechanical polishing. However, there is a problem of deep metal contact depth in the surrounding area, which still poses a difficulty in subsequent processing.

따라서, 본 발명은 Ta2O5캐패시터와 금속 배선간을 절연시키기 위해 형성하는 층간 절연막으로 BPSG를 사용할 수 있도록 하는 Ta2O5캐패시터용 층간 절연막 형성 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming an interlayer insulating film for Ta 2 O 5 capacitors that enables BPSG to be used as an interlayer insulating film formed to insulate between a Ta 2 O 5 capacitor and a metal wiring.

이러한 목적을 달성하기 위한 본 발명에 따른 Ta2O5캐패시터용 층간 절연막 형성 방법은 하부 전극, Ta2O5유전체막 및 상부 전극으로 구성되는 Ta2O5캐패시터가 형성된 반도체 기판이 제공되는 단계; 상기 Ta2O5캐패시터를 포함한 전체 구조상에 BPSG막을 증착하는 단계; 및 급속 열처리 공정을 실시하여 상기 증착된 BPSG막의 표면을 평탄화시키면서 막질을 치밀화시켜 층간 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Ta 2 O 5 capacitors an interlayer insulating film forming method according to the present invention for achieving these objectives is the lower electrode, Ta 2 O 5 dielectric layer, and this step provided a semiconductor substrate on which a Ta 2 O 5 capacitor formed consisting of the upper electrode; Depositing a BPSG film over the entire structure including the Ta 2 O 5 capacitor; And forming an interlayer insulating film by performing a rapid heat treatment process to densify the film while flattening the surface of the deposited BPSG film.

도 1a 및 1b는 종래 Ta2O5캐패시터용 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.1A and 1B are cross-sectional views of a device for explaining a method of forming an interlayer insulating film for a conventional Ta 2 O 5 capacitor;

도 2a 및 2b는 본 발명의 실시예에 따른 Ta2O5캐패시터용 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.2A and 2B are cross-sectional views of devices for explaining a method of forming an interlayer insulating film for Ta 2 O 5 capacitors according to an embodiment of the present invention.

도 3은 Ta2O5캐패시터에서 열처리 방법에 따른 캐패시터의 정전 용량 변화를 나타낸 그래프.Figure 3 is a graph showing the capacitance change of the capacitor according to the heat treatment method in Ta 2 O 5 capacitor.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11, 21: 반도체 기판 12, 22: 층간 절연막11, 21: semiconductor substrate 12, 22: interlayer insulating film

13, 23: 하부 전극 14, 24: Ta2O5유전체막13, 23: lower electrode 14, 24: Ta 2 O 5 dielectric film

15, 25: 상부 전극 16, 26: Ta2O5캐패시터용 층간 절연막15, 25: upper electrode 16, 26: interlayer insulating film for Ta 2 O 5 capacitor

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2a 및 2b는 본 발명의 실시예에 따른 본 발명은 Ta2O5캐패시터용 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도이다.2A and 2B are cross-sectional views of devices for explaining a method of forming an interlayer insulating film for a Ta 2 O 5 capacitor according to an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(21) 상에 층간 절연막(22)을 형성한 후, 캐패시터 콘택 공정을 실시하고, 하부 전극(23)을 형성한다. 하부 전극(23)의 산화를 방지하기 위한 질화공정, Ta2O5증착 공정, Ta2O5저온 열처리 공정 및 Ta2O5고온 열처리 공정을 순차적으로 진행하여 Ta2O5유전체막(24)을 형성한다. TiN 증착 공정 및 패터닝 형성 공정을 실시하여 상부 전극(25)을 형성한다. 상부 전극(25)과 후에 형성될 금속 배선과의 절연을 위해 평탄화 특성이 우수한 BPSG를 증착하여 Ta2O5캐패시터용 층간 절연막(26)을 형성한다.Referring to FIG. 2A, after forming the interlayer insulating film 22 on the semiconductor substrate 21, a capacitor contact process is performed to form the lower electrode 23. Ta 2 O 5 dielectric film 24 by sequentially performing a nitriding process, Ta 2 O 5 deposition process, Ta 2 O 5 low temperature heat treatment process and Ta 2 O 5 high temperature heat treatment process to prevent oxidation of the lower electrode 23 To form. The upper electrode 25 is formed by performing a TiN deposition process and a patterning process. An interlayer insulating film 26 for Ta 2 O 5 capacitors is formed by depositing BPSG having excellent planarization properties to insulate the upper electrode 25 from the metal wiring to be formed later.

상기에서, 하부 전극(23)은 도프트(doped) 폴리실리콘으로 형성한다. 하부 전극(23)의 유효 표면적을 증대시키기 위해 준안정 폴리실리콘막(Metastable Poly Silicon Film)을 형성할 수 있다. 준안정 폴리실리콘막은 저압화학기상증착법(LPCVD)으로 비정질 실리콘 또는 폴리실리콘막 위에 SiH4, Si2H6, SiH2C12등의 실리콘 소오스 가스를 사용하여 570 내지 585℃정도의 온도 범위, 0.2 내지 1 Torr 정도의 압력 범위에서 3분 ~ 10분 정도 증착하여 형성하는데. 이때, 실리콘 소오스 가스는 100 sccm이하의 유량비로 반응챔버 내로 흘려 시드(seed)를 형성하고, 진공 열처리(vacuum annealing) 하므로 폴리실리콘으로 형성된 하부 전극(23) 표면의 Si 원자를 시드로 이동시켜 반구형의 준안정 폴리실리콘막이 형성된다.In the above, the lower electrode 23 is formed of doped polysilicon. In order to increase the effective surface area of the lower electrode 23, a metastable polysilicon film may be formed. The metastable polysilicon film is a low pressure chemical vapor deposition (LPCVD) method using a silicon source gas such as SiH 4 , Si 2 H 6 , SiH 2 C1 2 on amorphous silicon or polysilicon film, and the temperature range of about 570 to 585 ° C., 0.2 It is formed by depositing about 3 to 10 minutes in a pressure range of about 1 Torr. At this time, the silicon source gas flows into the reaction chamber at a flow rate of 100 sccm or less to form a seed, and vacuum annealing so that the Si atoms on the surface of the lower electrode 23 formed of polysilicon are moved to the seed to be hemispherical. A metastable polysilicon film of is formed.

Ta2O5유전체막(24)의 전처리는 급속 열 공정을 이용하여 두께 20Å 미만의얇은 Si3N4-xOx박막을 형성하는데, 이때 공정 온도는 700 내지 1000℃, 가스는 NH3, N2O, NO, NO2, N2, O2등을 사용한다. Ta2O5유전체막(24)의 전처리는 저온, 저압에서 플라즈마를 이용하는데, 이때 공정 온도는 300 내지 500℃범위에서, 가스는 NH3, N2O, NO, NO2, N2, O2및 이들의 혼합가스를 사용하고, 고주파 전력(RF power)은 30 내지 1000W의 범위에서, 압력은 0.1 내지 10Tor 범위에서 한다. Ta2O5유전체막(24)의 전처리는 저압화학기상증착법으로 Si3N4박막을 두께 15 내지 30Å 정도 증착하는데, 이때 공정 온도는 500 내지 800℃, 압력은 0.1 내지 10Torr, 가스는 실리콘 소오스로 SiH4, Si2H6, SiH2C12등을 사용하고, 질소 소오스로 NH3, N2등을 사용한다.The pretreatment of the Ta 2 O 5 dielectric film 24 forms a thin Si 3 N 4-x O x thin film having a thickness of less than 20 μs using a rapid thermal process, wherein the process temperature is 700 to 1000 ° C., and the gas is NH 3 ,. N 2 O, NO, NO 2 , N 2 , O 2 and the like are used. Pretreatment of the Ta 2 O 5 dielectric film 24 uses plasma at low temperature and low pressure, wherein the process temperature is in the range of 300 to 500 ° C., and the gas is NH 3 , N 2 O, NO, NO 2 , N 2 , O 2 and a mixture thereof, the high frequency power (RF power) is in the range of 30 to 1000W, the pressure is in the range of 0.1 to 10Tor. The pretreatment of the Ta 2 O 5 dielectric film 24 is a low pressure chemical vapor deposition method to deposit a Si 3 N 4 thin film thickness of about 15 to 30Å, wherein the process temperature is 500 to 800 ℃, pressure is 0.1 to 10 Torr, gas is silicon source SiH 4 , Si 2 H 6 , SiH 2 C1 2, and the like are used, and NH 3 , N 2, and the like are used as the nitrogen source.

Ta2O5유전체막(24)의 증착은 화학기상증착법을 이용하는데, 이때 증착 압력을 0.1 내지 10Torr 범위로 하고, 증착 온도를 250 내지 500℃의 범위로 한다. Ta2O5유전체막(24)을 증착한 후 저온 후속 열처리를 실시하는데, 저온 후처리는 N2O, O2, NO, NO2등의 가스를 플라즈마 상태로 여기시켜 Ta2O5유전체막(24)을 저온 산화시킨다. 이때 온도는 350 내지 500℃의 범위로 한다. 또한, Ta2O5유전체막(24)의 저온 후처리는 O3가스를 자외선(UV light)으로 여기시켜 Ta2O5유전체막(24)을 저온 산화시킨다. 이외에도 Ta2O5유전체막(24)의 저온 후처리는 H2O 가스로 Ta2O5유전체막(24)을 저온 산화시킨다.The deposition of the Ta 2 O 5 dielectric film 24 uses chemical vapor deposition, wherein the deposition pressure is in the range of 0.1 to 10 Torr and the deposition temperature is in the range of 250 to 500 ° C. After the Ta 2 O 5 dielectric film 24 is deposited, a low temperature post-treatment is performed. The low temperature post-treatment excites gases such as N 2 O, O 2 , NO, and NO 2 in a plasma state to produce a Ta 2 O 5 dielectric film. Low temperature oxidation of (24). At this time, the temperature is in the range of 350 to 500 ° C. Further, Ta 2 O 5 dielectric film after the low temperature treatment of 24 to excite the O 3 gas with an ultraviolet ray (UV light), thereby the low-temperature oxidation of the Ta 2 O 5 dielectric film 24. In addition to the Ta 2 O 5 after the low temperature treatment of the dielectric film 24 causes the low-temperature oxidation of the Ta 2 O 5 dielectric layer 24 to the H 2 O gas.

상부 전극(25)은 TiN, Pt, RuO2, Ru, Ir, IrO3등을 사용하여 형성한다. 상부 전극(25)으로 TiN을 사용할 경우 TiN의 보호를 위하여 폴리실리콘막을 200 내지 2000Å의 두께로 캡핑(capping)한다.The upper electrode 25 is formed using TiN, Pt, RuO 2 , Ru, Ir, IrO 3, or the like. When TiN is used as the upper electrode 25, the polysilicon film is capped to a thickness of 200 to 2000 μs for protection of TiN.

Ta2O5캐패시터용 층간 절연막(26) BPSG(Boro-Phosporus Silicon Glass)를 사용하는데, 이때 증착 방법은 저압화학기상증착법을 적용한다.An interlayer insulating film 26 for Ta 2 O 5 capacitors uses BPSG (Boro-Phosporus Silicon Glass), and the deposition method is a low pressure chemical vapor deposition method.

도 2b는 급속 열처리 공정(RTP)을 실시하여 증착된 BPSG 층간 절연막(26)의 표면을 평탄화시키면서 막질을 치밀화시켜 본 발명의 Ta2O5캐패시터용 층간 절연막(26)을 완성시킨다.FIG. 2B densifies the film while flattening the surface of the deposited BPSG interlayer insulating film 26 by performing a rapid heat treatment process (RTP) to complete the interlayer insulating film 26 for Ta 2 O 5 capacitor of the present invention.

상기에서, 급속 열처리 공정은 700 내지 1100℃의 온도에서 120초 이하로 실시하고, 이때 사용 가스를 N2, O2, Ar + O2혼합가스, NH3, H2+O2수증기로 하고, 온도 상승(Ramp up)조건을 10 내지 25℃/sec로 하고, 온도 하강(Ramp down) 조건을 10 내지 25℃/sec로 한다.In the above, the rapid heat treatment process is carried out at a temperature of 700 to 1100 ℃ 120 seconds or less, wherein the gas used is N 2 , O 2 , Ar + O 2 mixed gas, NH 3 , H 2 + O 2 steam, The temperature up (Ramp up) condition is 10-25 degreeC / sec, and the temperature down (Ramp down) condition is 10-25 degreeC / sec.

Ta2O5캐패시터에서 층간 절연막으로 BPSG를 적용하고, 반응로에서 열처리했을 경우와, 급속 열 공정으로 열처리했을 경우와, 열처리하지 않았을 경우 각각에 따른 캐패시터의 정전 용량 변화를 나타낸 도 3의 그래프에서도 알 수 있듯이 본 발명의 Ta2O5캐패시터용 층간 절연막이 다른 경우보다 정전 용량이 높다.In the graph of Fig. 3 showing the change in capacitance of the capacitor according to the BPSG applied to the interlayer insulating film in the Ta 2 O 5 capacitor, the heat treatment in the reactor, the heat treatment by the rapid thermal process, and not heat treatment. As can be seen, the interlayer insulating film for Ta 2 O 5 capacitor of the present invention has higher capacitance than the other cases.

상기한 본 발명의 실시예는 Ta2O5캐패시터용 층간 절연막으로 BPSG를 사용한다. BPSG는 증착후에 열처리(annealing)하면 점성유동으로 리플로우(reflow)가 발생하여 평탄해 지고 치밀해 진다. 그러나, 종래에는 반응로(furnace)에서 최소 750℃이상의 온도로 열처리하여야 BPSG의 reflow가 발생하였으므로 Ta2O5캐패시터용 층간 절연막으로 사용하지 않았다. 따라서, 본 발명의 실시예에서는 이 문제는 급속 열 공정을 사용하여 매우 짧은 시간에 열처리하여 해결한다. 급속 열 공정을 사용한 BPSG 박막에서 리플로우는 승온속도가 빠르고 매우 짧은 시간에 열처리로 이루어지기 때문에 Ta2O5유전체막과 TiN 상부 전극의 화학반응이 일어나지 않아 저유전층의 발생으로 인한 정전 용량의 감소와 산소 공공의 증가에 의한 누설전류 증가의 단점이 없을 뿐만 아니라, Ta2O5유전체막의 유전 특성이 저하되지 않아 정전 용량이 충분히 확보할 수 있다. 또한, 화학적 기계적 연마 공정을 적용하지 않기 때문에 종래의 고밀도 플라즈마 산화막보다 공정이 단순하며, 금속 콘택 깊이가 작아져 후속 식각 공정의 부담이 줄어든다.The embodiment of the present invention described above uses BPSG as an interlayer insulating film for Ta 2 O 5 capacitors. When annealing after deposition, BPSG becomes flat and dense due to reflow due to viscous flow. However, in the related art, BPSG reflow occurs only after heat treatment at a temperature of at least 750 ° C. in a furnace, and thus it is not used as an interlayer insulating film for Ta 2 O 5 capacitors. Thus, in the embodiment of the present invention, this problem is solved by heat treatment in a very short time using a rapid thermal process. In the BPSG thin film using the rapid thermal process, the reflow is fast and the heat treatment is performed in a very short time, so that the chemical reaction between the Ta 2 O 5 dielectric film and the TiN upper electrode does not occur, thereby reducing the capacitance due to the generation of the low dielectric layer. In addition, there is no shortcoming of an increase in leakage current due to an increase in the amount of oxygen vacancies, and the dielectric properties of the Ta 2 O 5 dielectric film are not degraded, thereby sufficiently securing the capacitance. In addition, since the chemical mechanical polishing process is not applied, the process is simpler than the conventional high density plasma oxide film, and the metal contact depth is smaller, thereby reducing the burden of the subsequent etching process.

한편, 본 발명은 Ta2O5캐패시터용 층간 절연막을 실시예로 하여 설명하였지만, BPSG를 층간 절연막으로 사용하는 모든 반도체 소자의 제조 공정에 본 발명의 원리를 적용할 수 있다.On the other hand, the present invention has been described using an interlayer insulating film for Ta 2 O 5 capacitor as an embodiment, but the principles of the present invention can be applied to the manufacturing process of all semiconductor devices using BPSG as the interlayer insulating film.

상술한 바와 같이, 본 발명은 Ta2O5캐패시터용 층간 절연막으로 BPSG를 증착한 후, 급속 열 공정으로 열처리하므로, 공정이 단순화 되고, 금속 콘택 깊이가 줄어들기 때문에 후속 공정이 용이해 질뿐만 아니라, 정전 용량을 증가시킬 수 있어, 소자의 전기적 특성 및 신뢰성이 향상된다.As described above, since the present invention deposits BPSG as an interlayer insulating film for Ta 2 O 5 capacitors, and then heat-treats it in a rapid thermal process, the process is simplified and the subsequent contact is not only easier because the metal contact depth is reduced. The capacitance can be increased, thereby improving the electrical characteristics and reliability of the device.

Claims (4)

하부 전극, Ta2O5유전체막 및 상부 전극으로 구성되는 Ta2O5캐패시터가 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having a Ta 2 O 5 capacitor comprising a lower electrode, a Ta 2 O 5 dielectric film, and an upper electrode; 상기 Ta2O5캐패시터를 포함한 전체 구조상에 BPSG막을 증착하는 단계; 및Depositing a BPSG film over the entire structure including the Ta 2 O 5 capacitor; And 급속 열처리 공정을 실시하여 상기 증착된 BPSG막의 표면을 평탄화시키면서 막질을 치밀화시켜 층간 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 Ta2O5캐패시터용 층간 절연막 형성 방법.A method of forming an interlayer insulating film for a Ta 2 O 5 capacitor, comprising the step of performing a rapid heat treatment process to form an interlayer insulating film by densifying the film quality while flattening the surface of the deposited BPSG film. 제 1 항에 있어서,The method of claim 1, 상기 하부 전극은 도프트 폴리실리콘으로 형성하는 것을 특징으로 하는 Ta2O5캐패시터용 층간 절연막 형성 방법.The lower electrode is formed of a doped polysilicon, characterized in that the interlayer insulating film for Ta 2 O 5 capacitor. 제 1 항에 있어서,The method of claim 1, 상기 상부 전극은 TiN, Pt, RuO2, Ru, Ir, IrO3중 어느 하나로 형성하는 것을 특징으로 하는 Ta2O5캐패시터용 층간 절연막 형성 방법.The upper electrode is formed of any one of TiN, Pt, RuO 2 , Ru, Ir, IrO 3 The method of forming an interlayer insulating film for a Ta 2 O 5 capacitor. 제 1 항에 있어서,The method of claim 1, 상기 급속 열 공정은 700 내지 1100℃의 온도에서 120초 이하로 실시하고, 이때 사용 가스를 N2, O2, Ar + O2혼합가스, NH3, H2+O2수증기로 하고, 온도 상승 조건을 10 내지 25℃/sec로 하고, 온도 하강 조건을 10 내지 25℃/sec로 하는 것을 특징으로 하는 Ta2O5캐패시터용 층간 절연막 형성 방법.The rapid thermal process is carried out at a temperature of 700 to 1100 ℃ for 120 seconds or less, wherein the gas used is N 2 , O 2 , Ar + O 2 mixed gas, NH 3 , H 2 + O 2 water vapor, the temperature rise from 10 to 25 ℃ / sec and with a temperature Ta 2 O 5 capacitor to form an interlayer insulating film for which the method is characterized in that descent condition at 10 to 25 ℃ / sec condition.
KR1019990060504A 1999-12-22 1999-12-22 Method of forming an inter-layer film for Ta2O5 capacitor KR20010057387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060504A KR20010057387A (en) 1999-12-22 1999-12-22 Method of forming an inter-layer film for Ta2O5 capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060504A KR20010057387A (en) 1999-12-22 1999-12-22 Method of forming an inter-layer film for Ta2O5 capacitor

Publications (1)

Publication Number Publication Date
KR20010057387A true KR20010057387A (en) 2001-07-04

Family

ID=19628227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060504A KR20010057387A (en) 1999-12-22 1999-12-22 Method of forming an inter-layer film for Ta2O5 capacitor

Country Status (1)

Country Link
KR (1) KR20010057387A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421044B1 (en) * 2000-07-06 2004-03-04 삼성전자주식회사 Method for manufacturing capacitor of semiconductor memory device
KR100468774B1 (en) * 2002-11-26 2005-01-29 삼성전자주식회사 Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421044B1 (en) * 2000-07-06 2004-03-04 삼성전자주식회사 Method for manufacturing capacitor of semiconductor memory device
KR100468774B1 (en) * 2002-11-26 2005-01-29 삼성전자주식회사 Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100624903B1 (en) Method of manufacturing a capacitor in a semiconductor device
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
KR100367404B1 (en) Method of forming capacitor with multi-layered TaON dielectic layer
KR100507860B1 (en) Capacitor having oxidation barrier and method for fabricating the same
KR100464650B1 (en) Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same
KR100376266B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20020083772A (en) capacitor of semiconductor device and method for fabricating the same
KR20040008527A (en) Method of semiconductor device
KR20010008527A (en) Forming method of capacitor with TaON thin film
KR20010057387A (en) Method of forming an inter-layer film for Ta2O5 capacitor
KR20050056408A (en) Method of manufacturing capacitor for semiconductor device
KR100358066B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100308501B1 (en) Method for forming capacitor of semiconductor device
KR100533981B1 (en) Method for fabricating capacitor in semiconductor device
KR100513804B1 (en) Method of manufacturing capacitor for semiconductor device
KR100529396B1 (en) Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide
KR100827521B1 (en) Capacitor of semiconductor device and method for manufacturing the same
KR100882090B1 (en) Method for fabricating capacitor of semiconductor device
KR100557961B1 (en) Method for forming capacitor of semiconductor device
KR100549567B1 (en) Capacitor Formation Method of Semiconductor Device
KR100404481B1 (en) Method for manufacturing capacitor semiconductor device
KR100351253B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100761406B1 (en) Method for fabricating capacitor with tantalum oxide
KR100235973B1 (en) Manufacturing method of capacitor in the semiconductor device
KR20020002722A (en) Method of manufacturing a capacitor in a semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination