KR100421044B1 - Method for manufacturing capacitor of semiconductor memory device - Google Patents
Method for manufacturing capacitor of semiconductor memory device Download PDFInfo
- Publication number
- KR100421044B1 KR100421044B1 KR10-2001-0038160A KR20010038160A KR100421044B1 KR 100421044 B1 KR100421044 B1 KR 100421044B1 KR 20010038160 A KR20010038160 A KR 20010038160A KR 100421044 B1 KR100421044 B1 KR 100421044B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric film
- film
- forming
- atmosphere
- oxygen
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
- H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
고유전체막을 채용하는 커패시터의 제조 방법에 관하여 개시한다. 본 발명에 따른 방법에서는 불순물이 도핑된 폴리실리콘으로 이루어지는 제1 전극층을 형성한다. 상기 제1 전극층의 노출 부분을 덮는 실리콘 질화막을 형성한다. 상기 실리콘 질화막 위에 금속 산화물로 이루어지는 유전체막을 형성한다. 상기 유전체막이 형성된 결과물을 산소 함유 분위기 하에서 200 ∼ 600℃ 이하의 온도로 열처리한다. 상기 열처리된 유전체막 위에 Ru막으로 이루어지는 제2 전극층을 형성한다. 필요에 따라, 상기 제2 전극층이 형성된 결과물을 산소 함유 분위기하에서 300 ∼ 550℃의 온도로 열처리한다.A method of manufacturing a capacitor employing a high dielectric film is disclosed. The method according to the invention forms a first electrode layer made of polysilicon doped with impurities. A silicon nitride film is formed to cover the exposed portion of the first electrode layer. A dielectric film made of a metal oxide is formed on the silicon nitride film. The resultant product in which the dielectric film is formed is heat-treated at a temperature of 200 to 600 ° C. or less under an oxygen-containing atmosphere. A second electrode layer made of a Ru film is formed on the heat treated dielectric film. As needed, the resultant in which the said 2nd electrode layer was formed is heat-processed at the temperature of 300-550 degreeC in oxygen-containing atmosphere.
Description
본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 특히 고유전체막을 채용하는 커패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device manufacturing method, and more particularly, to a capacitor manufacturing method employing a high dielectric film.
반도체 메모리 소자가 고집적화됨에 따라 메모리 셀 면적이 감소되고, 이에 따른 셀 커패시턴스의 감소는 메모리 소자, 예를 들면 커패시터를 포함하는 DRAM(Dynamic Random Access Memory)의 집적도 증가에 심각한 장애 요인이 되고 있다. 셀 커패시턴스의 감소는 메모리 셀의 독출 능력을 저하시키고, 소프트 에러율을 증가시킬 뿐 만 아니라 저전압에서의 소자 동작을 어렵게 하여, 소자 작동시 전력 소모를 과다하게 한다. 이에 따라, 초고집적 반도체 메모리 소자를 제조하기 위하여는 셀 커패시턴스를 증가시킬 수 있는 방법을 개발해야 한다.As semiconductor memory devices are highly integrated, the memory cell area is reduced, and thus the reduction in cell capacitance is a serious obstacle to increasing the integration of memory devices, for example, dynamic random access memory (DRAM) including capacitors. Reducing cell capacitance not only degrades the readability of the memory cell, increases the soft error rate, but also makes device operation at low voltage difficult, resulting in excessive power consumption during device operation. Accordingly, in order to fabricate an ultra-high density semiconductor memory device, a method of increasing cell capacitance must be developed.
현재까지 셀 커패시턴스를 증가시키기 위한 방법으로는 실린더 핀과 같은 스토리지 전극 구조를 채용하여 커패시터의 유효 면적을 증가시키는 방법, 고유전물질을 사용하여 유전체막을 형성하는 방법, 및 유전체막을 박막화하는 방법 등이 알려져 있다.Until now, methods for increasing cell capacitance include adopting a storage electrode structure such as a cylinder pin to increase the effective area of a capacitor, forming a dielectric film using a high dielectric material, and thinning the dielectric film. Known.
일반적으로, 셀 커패시턴스의 유전 특성은 등가산화막 두께(Toxeq)와 누설전류 밀도로 평가될 수 있다. 등가산화막 두께는 실리콘 산화물이 아닌 다른 유전 물질로 이루어지는 유전체막을 실리콘 산화물로 이루어지는 유전체막의 두께로 환산한 값으로서, 그 값이 작을수록 커패시턴스가 증가된다. 또한, 누설 전류 밀도는 커패시터의 전기적 특성을 향상시키기 위하여 그 값이 낮은 것이 바람직하다.In general, the dielectric characteristics of the cell capacitance may be evaluated by the equivalent oxide thickness (Toxeq) and the leakage current density. The equivalent oxide film thickness is a value obtained by converting a dielectric film made of a dielectric material other than silicon oxide into the thickness of a dielectric film made of silicon oxide, and the smaller the value, the higher the capacitance. In addition, the leakage current density is preferably low in order to improve the electrical characteristics of the capacitor.
셀 커패시턴스를 증가시키기 위한 방법으로서, 커패시터의 유전체막으로서 실리콘 질화막이나 실리콘 산화막을 사용하지 않고 고유전율을 갖는 고유전체막으로 대체하는 연구가 이루어지고 있다. 그 중 대표적인 예가 Ta2O5막을 사용하는 것이다．Ta2O5막을 채용하는 커패시터에 있어서, 스토리지 노드를 구성하는 제1 전극층 위에 형성되는 유전체막으로서 Ta2O5막을 사용하고, 그 위에 형성되는 제2 전극층으로서 폴리실리콘막을 형성하면, Ta2O5막과 폴리실리콘막이 접촉됨으로써 상기 Ta2O5막으로부터의 산소와 상기 폴리실리콘막으로부터의 실리콘이 반응하여 유효 산화막의 두께를 증가시킨다. 따라서, 커패시턴스가 저하되고, Ta2O5막 내의 산소가 부족해져서 누설 전류가 증가되는 문제점이 있다.As a method for increasing cell capacitance, studies have been made to replace high-k dielectric films having a high dielectric constant without using silicon nitride films or silicon oxide films as dielectric films of capacitors. In the film of the capacitor employing .Ta 2 O 5 to a typical example using film 5 Ta 2 O, Ta 2 O 5 film is used as a dielectric film formed on the first electrode layer constituting the storage node and, formed thereon, When the polysilicon film is formed as the second electrode layer, the Ta 2 O 5 film is brought into contact with the polysilicon film, so that oxygen from the Ta 2 O 5 film and silicon from the polysilicon film react to increase the thickness of the effective oxide film. Therefore, there is a problem that the capacitance is lowered, the oxygen in the Ta 2 O 5 film is insufficient and the leakage current is increased.
상술한 문제점을 해결하기 위하여, 상기 고유전체막상에 형성되어 상부 전극을 구성하는 제2 전극층을 WN 또는 TiN의 금속막으로 형성하는 방법이 제안되었다. 그러나, 상기 WN막은 스텝 커버리지(step coverage)가 나쁘다． 따라서， 상기 제2 전극층을 WN막으로 형성하는 경우에는 고집적 반도체 소자에 적용하기 어려운 단점이 있다. 그리고, 상기 제2 전극층을 TiN막으로 형성하는 경우에는, 등가산화막 두께(Toxeq)를 30Å 이하로 낮추는 것이 매우 어렵다.In order to solve the above problems, a method of forming a second electrode layer formed on the high-k dielectric film constituting the upper electrode with a metal film of WN or TiN has been proposed. However, the WN film has poor step coverage. Therefore, when the second electrode layer is formed of a WN film, it is difficult to be applied to a highly integrated semiconductor device. In the case where the second electrode layer is formed of a TiN film, it is very difficult to reduce the equivalent oxide film thickness Toxeq to 30 kPa or less.
계속 집적화되어가는 반도체 소자에서 적정 수준의 커패시턴스를 보다 간편한 방법으로 얻기 위하여는 제1 전극층으로서 기존의 폴리실리콘 스토리지 노드 기술을 그대로 사용하면서 제2 전극층으로서 새로운 물질을 적용할 필요성이 있으며, 그에 따라 상기 새로운 물질로 이루어지는 제2 전극층의 개발과 그에 맞는 유전막 형성 방법 및 그 열처리 공정의 개발이 시급하다.In order to obtain an appropriate level of capacitance in an ever-integrating semiconductor device in a simpler manner, it is necessary to apply a new material as the second electrode layer while using the existing polysilicon storage node technology as the first electrode layer. It is urgent to develop a second electrode layer made of a new material, a method of forming a dielectric film, and a heat treatment process accordingly.
본 발명의 목적은 고유전체막을 채용하는 커패시터에서 등가산화막 두께 및 누설 전류 특성과 같은 유전 특성의 열화를 방지할 수 있는 반도체 메모리 소자의 커패시터 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor memory device capable of preventing degradation of dielectric properties such as equivalent oxide film thickness and leakage current characteristics in a capacitor employing a high dielectric film.
도 1a 내지 도 1g는 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 커패시터 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.1A through 1G are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor memory device according to a preferred embodiment of the present invention in a process sequence.
도 2는 본 발명에 따른 제조 방법에 의하여 제조된 커패시터와 대조예로서 제조된 커패시터의 누설 전류 특성을 비교한 그래프이다.2 is a graph comparing leakage current characteristics of a capacitor manufactured by a manufacturing method according to the present invention and a capacitor manufactured as a control example.
도 3은 본 발명에 따른 제조 방법에 의하여 제조된 커패시터의 누설 전류 밀도 특성을 나타낸 그래프이다.3 is a graph showing the leakage current density characteristics of a capacitor manufactured by the manufacturing method according to the present invention.
도 4a는 본 발명에 따른 커패시터 제조 방법에서 제2 전극층으로서 스퍼터링 방법에 의하여 형성된 Ru막을 채용한 경우의 누설 전류 밀도 특성을 나타낸 그래프이다.4A is a graph showing the leakage current density characteristics when the Ru film formed by the sputtering method is used as the second electrode layer in the capacitor manufacturing method according to the present invention.
도 4b는 본 발명에 따른 커패시터 제조 방법에서 제2 전극층으로서 CVD(Chemical Vapor Deposition) 방법에 의하여 형성된 Ru막을 채용한 경우의 누설 전류 밀도 특성을 나타낸 그래프이다.Figure 4b is a graph showing the leakage current density characteristics when the Ru film formed by the CVD (Chemical Vapor Deposition) method is employed as the second electrode layer in the capacitor manufacturing method according to the present invention.
도 5a 내지 도 5d는 다양한 방법으로 제조된 본 발명에 따른 커패시터들에 대하여 각각 누설 전류 특성을 평가한 결과를 나타내는 그래프들이다.5A to 5D are graphs showing the results of evaluating leakage current characteristics of capacitors according to the present invention manufactured by various methods, respectively.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 반도체 기판, 20: 층간절연막, 22: 콘택홀, 30: 제1 전극층, 40: 실리콘 질화막, 50: 유전체막, 52: 산소 함유 분위기, 54: 불활성 가스 분위기, 60: 제2 전극층, 62: 산소 함유 분위기.DESCRIPTION OF SYMBOLS 10 Semiconductor board | substrate, 20: interlayer insulation film, 22: contact hole, 30: 1st electrode layer, 40: silicon nitride film, 50: dielectric film, 52: oxygen containing atmosphere, 54: inert gas atmosphere, 60: 2nd electrode layer, 62 : Oxygen-containing atmosphere.
상기 목적을 달성하기 위하여, 본 발명의 일 양태에 따른 반도체 메모리 소자의 커패시터 제조 방법에서는, 반도체 기판상에 커패시터 하부 전극을 형성한다. 상기 하부 전극 위에 유전체막을 형성한다. 상기 유전체막 위에 Ru막으로 이루어지는 상부 전극을 형성한다.In order to achieve the above object, in the capacitor manufacturing method of a semiconductor memory device according to an aspect of the present invention, a capacitor lower electrode is formed on a semiconductor substrate. A dielectric film is formed on the lower electrode. An upper electrode made of a Ru film is formed on the dielectric film.
본 발명의 바람직한 양태에 따르면, 상기 상부 전극을 형성하는 단계 전에, 상기 금속 산화물 유전체막을 산소 함유 분위기하에서 100 ∼ 600℃의 온도로 열처리하는 단계를 더 포함한다.According to a preferred embodiment of the present invention, before the step of forming the upper electrode, further comprising the step of heat-treating the metal oxide dielectric film at a temperature of 100 ~ 600 ℃ in an oxygen containing atmosphere.
상기 유전체막을 형성하는 단계는 상기 하부 전극 위에 실리콘 질화막을 형성하는 단계와, 상기 하부 전극과 반대측의 상기 실리콘 질화막 위에 금속 산화물 유전체막을 형성하는 단계를 포함한다. 상기 실리콘 질화막을 형성하기 위하여 상기 하부 전극을 NH3분위기하에서 600℃ 이상의 온도로 열처리하는 단계를 포함할 수 있다. 상기 실리콘 질화막을 형성하기 위한 다른 방법으로서 CVD(chemical vapor deposition) 방법을 이용하여 실리콘 질화막을 증착하는 방법을 이용할 수도 있다. 상기 실리콘 질화막은 5 ∼ 30Å의 두께를 가지도록 형성함으로써, 후속되는 금속 산화물 유전체막의 열처리중에 폴리실리콘과 같은 비교적 산화되기 쉬운 물질로 이루어지는 하부 전극이 산소 분위기에 노출되지 않도록 한다. 상기 금속 산화물 유전체막은 Ta2O5막 또는 Al2O3막으로 이루어진다. 상기 금속 산화물 유전체막이 Ta2O5막인 경우 상기 금속 산화물 유전체막은 40 ∼ 100Å의 두께를 가진다. 상기 금속 산화물 유전체막이 Al2O3막인 경우 상기 금속 산화물 유전체막은 20 ∼ 80Å의 두께를 가진다.The forming of the dielectric film may include forming a silicon nitride film on the lower electrode, and forming a metal oxide dielectric film on the silicon nitride film opposite to the lower electrode. The lower electrode may be heat-treated at a temperature of 600 ° C. or higher under an NH 3 atmosphere to form the silicon nitride film. As another method for forming the silicon nitride film, a method of depositing a silicon nitride film using a chemical vapor deposition (CVD) method may be used. The silicon nitride film is formed to have a thickness of 5 to 30 GPa so that the lower electrode made of a relatively oxidized material such as polysilicon is not exposed to the oxygen atmosphere during the subsequent heat treatment of the metal oxide dielectric film. The metal oxide dielectric film is composed of a Ta 2 O 5 film or an Al 2 O 3 film. When the metal oxide dielectric film is a Ta 2 O 5 film, the metal oxide dielectric film has a thickness of 40 to 100 GPa. When the metal oxide dielectric film is an Al 2 O 3 film, the metal oxide dielectric film has a thickness of 20 to 80 kPa.
상기 금속 산화물 유전체막을 산소 함유 분위기하에서 열처리하는 단계에서는 오존 분위기, UV-O3를 포함하는 분위기 또는 산소 플라즈마에 노출된 분위기하에서 상기 금속 산화물 유전체막을 열처리한다. 특히, 상기 금속 산화물 유전체막을 오존 또는 UV-O3분위기하에서 열처리하는 경우에는 200 ∼ 600℃의 온도 및 10 토르 ∼ 상압의 압력 조건 하에서 행하는 것이 바람직하다. 다른 방법으로서, 상기 금속 산화물 유전체막을 산소 플라즈마에 노출시켜 열처리하는 경우에는 100 ∼ 400℃의 온도 및 0.1 ∼ 10 토르의 압력 조건 하에서 상기 금속 산화물 유전체막을 열처리한다.In the step of heat-treating the metal oxide dielectric film under an oxygen-containing atmosphere, the metal oxide dielectric film is heat-treated under an ozone atmosphere, an atmosphere including UV-O 3 , or an atmosphere exposed to an oxygen plasma. In particular, when the metal oxide dielectric film is heat treated in an ozone or UV-O 3 atmosphere, it is preferable to carry out under a temperature of 200 to 600 ° C. and a pressure of 10 torr to atmospheric pressure. As another method, when the metal oxide dielectric film is exposed to oxygen plasma for heat treatment, the metal oxide dielectric film is heat treated under a temperature of 100 to 400 ° C. and a pressure of 0.1 to 10 Torr.
본 발명의 다른 양태에 따르면, 상기 금속 산화물 유전체막을 산소 함유 분위기하에서 열처리하는 단계 후 상기 상부 전극을 형성하기 전에, 질소 가스 또는 아르곤 가스로 이루어지는 불활성 분위기하에서 500 ∼ 850℃의 온도로 상기 금속 산화물 유전체막을 열처리한다. 다른 방법으로서, 상기 금속 산화물 유전체막을 산소 함유 분위기하에서 열처리하는 단계 후 상기 상부 전극을 형성하기 전에, 상기 금속 산화물 유전체막을 O2분위기 하에서 500 ∼ 700℃의 온도로 열처리한다. 상기 금속 산화물 유전체막을 O2분위기 하에서 열처리하는 단계는 500 ∼ 700℃의 온도 범위에서 선택되고 상기 금속 산화물 유전체막의 결정화 온도보다 작은 온도로 행해진다.According to another aspect of the present invention, after the heat treatment of the metal oxide dielectric film in an oxygen-containing atmosphere, before forming the upper electrode, the metal oxide dielectric at a temperature of 500 ~ 850 ℃ in an inert atmosphere consisting of nitrogen gas or argon gas The film is heat treated. Alternatively, after the heat treatment of the metal oxide dielectric film in an oxygen-containing atmosphere and before forming the upper electrode, the metal oxide dielectric film is heat-treated at a temperature of 500 to 700 ° C. under an O 2 atmosphere. The heat treatment of the metal oxide dielectric film under an O 2 atmosphere is selected at a temperature range of 500 to 700 ° C. and is performed at a temperature smaller than the crystallization temperature of the metal oxide dielectric film.
본 발명의 또 다른 양태에 따른 반도체 메모리 소자의 커패시터 제조 방법에서는, 불순물이 도핑된 폴리실리콘으로 이루어지는 제1 전극층을 형성한다. 상기 제1 전극층의 노출 부분을 덮는 실리콘 질화막을 형성한다. 상기 실리콘 질화막 위에 금속 산화물로 이루어지는 유전체막을 형성한다. 상기 유전체막을 산소 함유 분위기 하에서 200 ∼ 600℃ 이하의 온도로 열처리한다. 상기 열처리된 유전체막 위에 Ru막으로 이루어지는 제2 전극층을 형성한다.In the capacitor manufacturing method of the semiconductor memory device according to another aspect of the present invention, a first electrode layer made of polysilicon doped with impurities is formed. A silicon nitride film is formed to cover the exposed portion of the first electrode layer. A dielectric film made of a metal oxide is formed on the silicon nitride film. The dielectric film is heat-treated at a temperature of 200 to 600 ° C. or less in an oxygen-containing atmosphere. A second electrode layer made of a Ru film is formed on the heat treated dielectric film.
상기 유전체막은 Ta2O5막 또는 Al2O3막으로 이루어진다.The dielectric film is composed of a Ta 2 O 5 film or an Al 2 O 3 film.
본 발명에 따른 반도체 메모리 소자의 커패시터 제조 방법은 상기 유전체막의 열처리 단계 후 상기 제2 전극층 형성 단계 전에, 상기 열처리된 유전체막을 불활성 가스 분위기 하에서 열처리하는 단계를 더 포함할 수 있다. 상기 불활성 가스 분위기하에서의 열처리는 500 ∼ 850℃의 비교적 높은 온도로 행한다. 상기 열처리된 유전체막을 불활성 가스 분위기하에서 열처리하는 대신 상기 열처리된 유전체막을 O2분위기에서 열처리할 수도 있다. O2분위기에서의 열처리는 500 ∼ 700℃의 비교적 낮은 온도로 행한다.The method of manufacturing a capacitor of a semiconductor memory device according to the present invention may further include heat treating the heat-treated dielectric film under an inert gas atmosphere after the heat treatment step of the dielectric film and before the second electrode layer forming step. The heat treatment in the inert gas atmosphere is performed at a relatively high temperature of 500 to 850 ° C. Instead of heat-treating the heat-treated dielectric film in an inert gas atmosphere, the heat-treated dielectric film may be heat-treated in an O 2 atmosphere. The heat treatment in the O 2 atmosphere is performed at a relatively low temperature of 500 to 700 ° C.
상기 제2 전극층은 스퍼터링 방법 또는 CVD 방법에 의하여 형성될 수 있다. 상기 제2 전극층이 스퍼터링 방법에 의하여 형성되는 경우에는, 상기 제2 전극층이 형성된 결과물을 산소 함유 분위기 하에서 300 ∼550℃의 온도로 열처리하는 단계를 더 포함한다.The second electrode layer may be formed by a sputtering method or a CVD method. When the second electrode layer is formed by a sputtering method, the method further includes the step of heat-treating the resultant product on which the second electrode layer is formed at a temperature of 300 to 550 ° C. under an oxygen-containing atmosphere.
본 발명에 의하면, 유전체막을 형성한 후에 산소 가스 분위기하에서 700℃ 이상의 고온 열처리 공정을 거치지 않아도 누설 전류를 낮출 수 있고, 따라서 보다 낮은 등가산화막 두께를 얻을 수 있다.According to the present invention, after forming the dielectric film, the leakage current can be reduced without undergoing a high temperature heat treatment step of 700 ° C. or higher in an oxygen gas atmosphere, and thus a lower equivalent oxide film thickness can be obtained.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다. 그러나, 어떤 막이 다른 막 또는 기판의 "바로 위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막 또는 기판에 접하고 이들 사이에 개재되는 다른 막은 없다. 명세서 전체에 걸쳐서 동일한 참조 부호는 동일한 구성 요소를 가르킨다.The following exemplary embodiments can be modified in many different forms, and the scope of the present invention is not limited to the following exemplary embodiments. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the accompanying drawings, the size or thickness of the films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween. However, if a film is described as "directly over" another film or substrate, there is no other film in contact with and interposed between the other film or the substrate. Like reference numerals refer to like elements throughout.
도 1a 내지 도 1g는 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 커패시터 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.1A through 1G are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor memory device according to a preferred embodiment of the present invention in a process sequence.
도 1a를 참조하면, 반도체 기판(10)상에 절연막을 형성한 후 이를 패터닝하여 상기 반도체 기판(10)을 일부 노출시키는 콘택홀(22)을 갖는 층간절연막(20)을 형성한다. 이어서, 불순물이 도핑된 폴리실리콘막을 상기 콘택홀(22)의 내부 및 상기 층간절연막(20) 위에 형성한 후, 이를 패터닝하여 커패시터의 하부 전극을 구성하는 제1 전극층(30)을 형성한다.Referring to FIG. 1A, an insulating film is formed on the semiconductor substrate 10 and then patterned to form an interlayer insulating film 20 having contact holes 22 partially exposing the semiconductor substrate 10. Subsequently, an impurity doped polysilicon film is formed in the contact hole 22 and on the interlayer insulating film 20, and then patterned to form a first electrode layer 30 constituting the lower electrode of the capacitor.
도 1b를 참조하면, 상기 제1 전극층(30)의 노출 부분을 덮는 실리콘 질화막(40)을 형성한다. 상기 실리콘 질화막(40)을 형성하는 이유는 후속 공정중에 폴리실리콘으로 이루어지는 상기 제1 전극층(30)이 산화되어 등가산화막 두께(Toxeq)가 높아지는 현상을 막기 위해서이다. 상기 실리콘 질화막(40)을 형성하기 위하여, 상기 제1 전극층(30)이 형성된 결과물을 NH3분위기하에서 열처리하여 상기 제1 전극층(30)의 노출된 표면을 질화시키는 방법을 이용할 수 있다. 또는, CVD(Chemical Vapor Deposition) 방법을 이용하여 Si3N4막을 증착하여 상기 실리콘 질화막(40)을 형성하는 방법도 가능하다. 상기 실리콘 질화막(40)은 약 5 ∼ 30Å 범위 내의 두께로 형성하는 것이 바람직하다.Referring to FIG. 1B, a silicon nitride film 40 covering the exposed portion of the first electrode layer 30 is formed. The reason for forming the silicon nitride film 40 is to prevent the phenomenon that the equivalent oxide film thickness Toxeq is increased by oxidizing the first electrode layer 30 made of polysilicon in a subsequent process. In order to form the silicon nitride film 40, a method of heat-treating a resultant product on which the first electrode layer 30 is formed in an NH 3 atmosphere to nitride the exposed surface of the first electrode layer 30 may be used. Alternatively, a method of forming the silicon nitride film 40 by depositing a Si 3 N 4 film by using a chemical vapor deposition (CVD) method. The silicon nitride film 40 is preferably formed to a thickness within the range of about 5 ~ 30 kPa.
도 1c를 참조하면, 상기 실리콘 질화막(40)이 형성된 결과물 전면에 금속 산화물로 이루어지는 고유전율의 유전체막(50)을 형성한다. 바람직하게는, 상기 유전체막(50)은 Ta2O5막 또는 Al2O3막으로 이루어진다.Referring to FIG. 1C, a dielectric film 50 having a high dielectric constant made of a metal oxide is formed on the entire surface of the silicon nitride film 40 formed thereon. Preferably, the dielectric film 50 is made of a Ta 2 O 5 film or Al 2 O 3 film.
상기 유전체막(50)을 Ta2O5막으로 형성하는 경우에는 그 두께를 약 40 ∼ 100Å의 범위 내로 하는 것이 바람직하며, 상기 유전체막(50)으로서 Al2O3막을 형성하는 경우에는 그 두께를 약 20 ∼ 80Å의 범위 내로 하는 것이 바람직하다.In the case where the dielectric film 50 is formed of a Ta 2 O 5 film, the thickness thereof is preferably within the range of about 40 to 100 kPa. In the case of forming the Al 2 O 3 film as the dielectric film 50, the thickness thereof is used. Is preferably within the range of about 20 to 80 kPa.
도 1d를 참조하면, 상기 유전체막(50)을 산소 함유 분위기(52) 하에서 200 ∼ 600℃의 온도로 1차 열처리한다. 이 1차 열처리 단계는 상기 유전체막(50) 내의산소 결손을 보상함으로써 누설 전류를 감소시키기 위하여 행하는 것이다. 따라서, 상기 1차 열처리 조건으로서, 등가산화막 두께를 최대한 낮추기 위하여 폴리실리콘으로 이루어지는 상기 제1 전극층(30)의 산화를 최소화하면서, 상기 유전체막(50) 내의 산소 결손을 보상해줄 수 있는 조건을 설정하여야 한다.Referring to FIG. 1D, the dielectric film 50 is first heat-treated at a temperature of 200 to 600 ° C. under an oxygen-containing atmosphere 52. This primary heat treatment step is performed to reduce leakage current by compensating for oxygen deficiency in the dielectric film 50. Therefore, as the primary heat treatment condition, a condition for compensating for oxygen deficiency in the dielectric film 50 while minimizing oxidation of the first electrode layer 30 made of polysilicon to minimize the equivalent oxide film thickness is set. shall.
상기 유전체막(50)을 산소 함유 분위기(52) 하에서 열처리하는 데 있어서, 오존(O3)이 함유된 가스, UV-O3, 또는 산소(O2) 플라즈마를 이용하는 것이 바람직하다. 상기 산소 함유 분위기(52)로서 오존(O3)이 함유된 가스 또는 UV-O3를 이용하는 경우에는 상기 열처리 조건으로서 200 ∼ 600℃의 온도 및 10 토르(Torr) ∼ 상압의 압력 조건을 적용한다. 상기 산소 함유 분위기(52)로서 산소(O2) 플라즈마를 이용하는 경우에는 상기 열처리 조건으로서 100 ∼ 400℃의 온도 및 0.1 ∼ 10 토르의 압력 조건을 적용한다.In heat-treating the dielectric film 50 under an oxygen-containing atmosphere 52, it is preferable to use a gas containing ozone (O 3 ), UV-O 3 , or oxygen (O 2 ) plasma. When using ozone (O 3 ) -containing gas or UV-O 3 as the oxygen-containing atmosphere 52, a temperature of 200 to 600 ° C. and a pressure of 10 Torr to atmospheric pressure are used as the heat treatment conditions. . When oxygen (O 2 ) plasma is used as the oxygen-containing atmosphere 52, a temperature of 100 to 400 ° C. and a pressure of 0.1 to 10 torr are applied as the heat treatment conditions.
도 1e는 상기 유전체막(50)의 2차 열처리 단계를 설명하기 위한 도면이다. 상기 유전체막(50)을 2차 열처리하는 단계는 다음에 설명하는 2 가지 방법중에서 선택되는 어느 하나의 방법으로 행할 수 있다. 상기 유전체막(50)을 2차 열처리하기 위한 첫번째 방법에 대하여 설명하면, 상기 유전체막(50)을 결정화시키거나 후속의 고온 열처리 공정에서 받을 수 있는 영향을 줄이기 위하여, 후속의 열처리 공정에서 필요로 하는 온도 범위 이상의 온도 범위 내에서 상기 유전체막(50)을 2차 열처리한다. 상기 2차 열처리 단계는 불활성 가스 분위기(54) 하에서 행한다. 바람직하게는, 상기 2차 열처리 단계는 질소 또는 아르곤 가스 분위기하에서 약 500 ∼850℃의 온도로 행한다. 상기 유전체막(50)을 2차 열처리하기 위한 두번째 방법에 대하여 설명하면, 약 500 ∼ 700℃의 비교적 저온에서 O2분위기로 상기 유전체막(50)을 2차 열처리한다. 상기 유전체막(50)이 Ta2O5막으로 이루어진 경우에 있어서, 500 ∼ 700℃의 온도 범위에서 선택되고 상기 Ta2O5막의 결정화 온도보다 작은 온도로 상기 2차 열처리를 행한다. 그 결과, 상기 Ta2O5막이 결정화되지 않고 비정질 상태로 남아 있게 된다. 비정질 상태의 상기 Ta2O5막은 결정질 Ta2O5막의 경우에 비하여 상기 제1 전극층(30)의 산화를 더욱 효과적으로 막을 수 있으며, 따라서 상기 제1 전극층(30)과 유전체막(50) 사이에서 계면 산화막이 형성되는 것을 보다 효과적으로 억제할 수 있다. 따라서, Ru 전극을 상부 전극으로 채용하는 커패시터에서 Toxeq 값을 낮게 유지할 수 있다.FIG. 1E is a diagram for describing a second heat treatment step of the dielectric film 50. The secondary heat treatment of the dielectric film 50 may be performed by any one method selected from the following two methods. The first method for the second heat treatment of the dielectric film 50 will be described. In order to crystallize the dielectric film 50 or to reduce the influence that may be caused in the subsequent high temperature heat treatment process, it is necessary in a subsequent heat treatment process. The dielectric film 50 is subjected to a second heat treatment within a temperature range equal to or greater than the above temperature range. The secondary heat treatment step is performed under an inert gas atmosphere 54. Preferably, the secondary heat treatment step is carried out at a temperature of about 500 ~ 850 ℃ in a nitrogen or argon gas atmosphere. Referring to the second method for the secondary heat treatment of the dielectric film 50, the dielectric film 50 is subjected to the second heat treatment in an O 2 atmosphere at a relatively low temperature of about 500 to 700 ° C. In the case where the dielectric film 50 is made of Ta 2 O 5 film, selected from the temperature range of 500 ~ 700 ℃ and the Ta 2 O is carried out for the secondary heat treatment at a temperature less than the crystallization temperature of 5 film. As a result, the Ta 2 O 5 film is not crystallized and remains in an amorphous state. The Ta 2 O 5 film in the amorphous state can prevent the oxidation of the first electrode layer 30 more effectively than in the case of the crystalline Ta 2 O 5 film, and thus, between the first electrode layer 30 and the dielectric film 50. Formation of an interfacial oxide film can be suppressed more effectively. Therefore, the Toxeq value can be kept low in the capacitor employing the Ru electrode as the upper electrode.
상기 설명한 바와 같은 2차 열처리 단계는 경우에 따라 생략 가능하다.The secondary heat treatment step as described above may be omitted in some cases.
도 1f를 참조하면, 스퍼터링 방법 또는 CVD 방법을 이용하여 Ru막으로 이루어지는 제2 전극층(60)을 형성한다. 상기 제2 전극층(60)은 상부 전극을 구성한다. 상기 제2 전극층(60)으로서 Ru막을 사용함으로써 상기 유전체막(50)의 등가산화막 두께를 낮출 수 있다. 그 이유는 Ru막이 TiN막이나 금속 질화물 계열의 물질로 이루어지는 기존의 막에 비하여 전기적인 장벽 높이가 높아서 상기 유전체막(50)의 두께가 얇아도 상기 유전체막(50)과의 계면에서 누설 전류의 발생을 저지할 수 있기 때문이다.Referring to FIG. 1F, a second electrode layer 60 made of a Ru film is formed by using a sputtering method or a CVD method. The second electrode layer 60 constitutes an upper electrode. By using a Ru film as the second electrode layer 60, the equivalent oxide film thickness of the dielectric film 50 can be reduced. The reason is that the Ru film has a higher electrical barrier height than the conventional film made of a TiN film or a metal nitride-based material, so that even if the thickness of the dielectric film 50 is thin, leakage current at the interface with the dielectric film 50 is reduced. This can be prevented from occurring.
도 1g를 참조하면, 상기 제2 전극층(60)이 형성된 결과물을 산소 함유 분위기(62) 하에서 300 ∼ 550℃ 범위 내의 온도로 3차 열처리한다. 이 때, 상기 산소 함유 분위기(62) 내에는 산소가 1 ∼ 100 부피%의 농도로 포함될 수 있다.Referring to FIG. 1G, the resultant in which the second electrode layer 60 is formed is subjected to a third heat treatment under an oxygen-containing atmosphere 62 at a temperature within a range of 300 to 550 ° C. In this case, oxygen may be included in the oxygen-containing atmosphere 62 at a concentration of 1 to 100% by volume.
상기 산소 함유 분위기(62)는 O2가스와 불활성 가스, 예를 들면 N2가스 또는 Ar 가스와의 혼합 가스에 의하여 형성될 수 있으며, 이 경우에는 상기 산소 함유 분위기(62) 내의 산소 농도는 1 ∼ 10 부피%이고, 압력은 상압으로 하는 것이 바람직하다.The oxygen-containing atmosphere 62 may be formed by a mixed gas of an O 2 gas and an inert gas, such as N 2 gas or Ar gas, in which case the oxygen concentration in the oxygen-containing atmosphere 62 is 1 It is-10 volume%, and it is preferable to make pressure into normal pressure.
상기 산소 함유 분위기(62)로서 상압 이하의 압력을 적용하는 경우에는 상기 산소 함유 분위기(62) 내의 산소 농도는 10 ∼ 100 부피%로 되는 것이 바람직하다.When the pressure below atmospheric pressure is applied as the oxygen-containing atmosphere 62, the oxygen concentration in the oxygen-containing atmosphere 62 is preferably 10 to 100% by volume.
상기 산소 함유 분위기(62)를 형성하기 위하여 O2가스는 물론 N2O 가스 또는 O3가스 등을 사용하는 것이 가능하다.In order to form the oxygen-containing atmosphere 62, it is possible to use not only O 2 gas but also N 2 O gas or O 3 gas.
상기 3차 열처리 단계시 상기 제2 전극층(60)을 구성하는 Ru막을 투과하여 들어간 산소가 상기 유전체막(50)과 상기 제2 전극층(60)과의 계면에서 누설 전류 발생을 저지할 수 있을 뿐 만 아니라 상기 유전체막(50) 내의 결함을 치유할 수 있다.Oxygen that penetrates the Ru film constituting the second electrode layer 60 during the third heat treatment step may prevent the occurrence of leakage current at the interface between the dielectric film 50 and the second electrode layer 60. In addition, defects in the dielectric layer 50 may be cured.
상기 제2 전극층(60)으로서 Ru막을 CVD 방법으로 형성하는 경우에는, 도 1g를 참조하여 설명한 바와 같은 산소 함유 분위기하에서의 3차 열처리 공정을 생략할 수 있다. CVD 방법으로 형성된 Ru막은 증착 공정 분위기에서 이미 산소가 함유되어 있으므로 후속 공정으로서 상기 3차 열처리 단계를 거치지 않아도 우수한 누설 전류 특성을 얻을 수 있다.When the Ru film is formed as the second electrode layer 60 by the CVD method, the third heat treatment step in the oxygen-containing atmosphere as described with reference to FIG. 1G can be omitted. Since the Ru film formed by the CVD method already contains oxygen in the deposition process atmosphere, excellent leakage current characteristics can be obtained without undergoing the third heat treatment step as a subsequent process.
도 2는 본 발명에 따른 커패시터 제조 방법에 따라서 제2 전극층을 Ru막으로 형성한 커패시터(CVD-Ru)와, 대조예로서 TiN막으로 이루어지는 제2 전극층을 가지는 커패시터(CVD-TiN) 각각에 대하여 누설 전류 특성을 비교한 그래프이다.2 shows a capacitor (CVD-Ru) having a second electrode layer formed of a Ru film and a capacitor (CVD-TiN) having a second electrode layer made of a TiN film as a comparative example, according to the capacitor manufacturing method according to the present invention. A graph comparing the leakage current characteristics.
도 2에서의 평가를 위하여, 먼저, 도 1을 참조하여 설명한 방법과 같은 방법으로 불순물이 도핑된 폴리실리콘으로 이루어지는 제1 전극층을 형성한 후, 이를 850℃의 온도 및 100 토르의 압력 조건 하에서 60초 동안 NH3열처리함으로써 상기 제1 전극층의 표면을 질화시켜서 상기 제1 전극층의 노출된 표면에 실리콘 질화막을 형성하였다. 그 후, CVD 방법을 이용하여, 상기 실리콘 질화막이 형성된 결과물상에 Ta2O5로 이루어지는 유전체막을 40Å의 두께로 형성하고, UV-O3에 의하여 형성되는 산소 함유 분위기하에서 상기 유전체막을 300℃의 온도 및 상압 조건 하에서 15분 동안 열처리하였다. 이 열처리 조건은 하부의 제1 전극층을 구성하는 폴리실리콘은 거의 산화되지 않으면서 유전체막을 구성하는 Ta2O5막 자체에 존재하는 산소 결손을 보상해줄 수 있는 조건이다. 상기한 바와 같은 유전체막 형성 공정 및 UV-O3를 이용한 열처리 공정을 1회 더 반복하여 총 80Å 두께를 가지는 유전체막을 형성하였다. 상기 열처리된 유전체막 위에 Ru로 이루어지는 제2 전극층을 CVD 방법에 의하여 1000Å의 두께로 형성하였다. 상기와 같은 공정을 거쳐 얻어진 본 발명에 따른 커패시터(-●- CVD-Ru)의 경우에는, 제2 전극층을 CVD 방법을 이용하여 TiN막으로 형성한 것을 제외하고 상기한 본 발명에 따른 커패시터 제조 방법과 동일한 방법으로 제조된 대조예(-○- CVD-TiN)의 경우에 비하여 매우 안정된 누설 전류 특성이 얻어졌다.For the evaluation in FIG. 2, first, a first electrode layer made of polysilicon doped with impurities in the same manner as described with reference to FIG. 1 was formed, and then, it was 60 under a temperature of 850 ° C. and a pressure of 100 Torr. The surface of the first electrode layer was nitrided by NH 3 heat treatment for seconds to form a silicon nitride film on the exposed surface of the first electrode layer. Thereafter, by using a CVD method, a dielectric film made of Ta 2 O 5 was formed to a thickness of 40 kPa on the resultant silicon nitride film formed thereon, and the dielectric film was formed at 300 캜 in an oxygen-containing atmosphere formed by UV-O 3 . Heat treatment was performed for 15 minutes under temperature and atmospheric conditions. This heat treatment condition is a condition capable of compensating for an oxygen deficiency present in the Ta 2 O 5 film constituting the dielectric film itself while the polysilicon constituting the lower first electrode layer is hardly oxidized. The above-described dielectric film forming process and the heat treatment process using UV-O 3 were repeated once more to form a dielectric film having a total thickness of 80 kHz. On the heat-treated dielectric film, a second electrode layer made of Ru was formed to a thickness of 1000 mW by the CVD method. In the case of the capacitor (-● -CVD-Ru) according to the present invention obtained through the above process, the method of manufacturing the capacitor according to the present invention except that the second electrode layer is formed of a TiN film using the CVD method. Very stable leakage current characteristics were obtained in comparison with the control example (-○-CVD-TiN) prepared by the same method as.
이와 같이, 본 발명에 따른 커패시터 제조 방법에서는 유전체막 형성 후에 700℃ 이상의 고온에서, 예를 들면 드라이 O2를 이용한 산소 분위기 열처리 공정을 거칠 필요가 없을 뿐 만 아니라, 이와 유사한 유전체막 형성 조건을 가지는 경우로서 제2 전극층을 CVD-TiN으로 구성하는 경우에 비하여 안정된 누설 전류 특성을 얻을 수 있다. 또한, CVD-TiN을 제2 전극층으로 이용하는 경우에는 제1 전극층에 인가된 전압이 1.0 V일 때 100 nA/cm2이하의 안정된 누설 전류를 얻을 수 있는 등가산화막 두께(Toxeq)가 아무리 작아도 30Å 정도인 반면, 본 발명에 따른 방법에서와 같이 제2 전극층으로서 Ru막을 이용하는 경우에는 동일한 조건에서 약 20 ∼ 25Å의 Toxeq을 얻을 수 있다.As described above, in the capacitor manufacturing method according to the present invention, not only does it need to undergo an oxygen atmosphere heat treatment process using dry O 2 at a high temperature of 700 ° C. or higher after the dielectric film is formed, but also has similar dielectric film forming conditions. As a case, stable leakage current characteristics can be obtained as compared with the case where the second electrode layer is composed of CVD-TiN. In addition, when CVD-TiN is used as the second electrode layer, when the voltage applied to the first electrode layer is 1.0 V, the equivalent oxide film thickness (Toxeq) that can obtain a stable leakage current of 100 nA / cm 2 or less is about 30 kA. On the other hand, when the Ru film is used as the second electrode layer as in the method according to the present invention, Toxeq of about 20 to 25 kPa can be obtained under the same conditions.
도 3은 본 발명에 따른 커패시터 제조 방법에 의하여 제조된 커패시터의 누설 전류 밀도 특성을 나타낸 그래프이다.3 is a graph showing leakage current density characteristics of a capacitor manufactured by the capacitor manufacturing method according to the present invention.
도 3의 결과를 얻는 데 사용된 샘플은 다음과 같이 제조하였다. 먼저, 도 1을 참조하여 설명한 방법과 같은 방법으로 불순물이 도핑된 폴리실리콘으로 이루어지는 제1 전극층을 형성한 후, 이를 850℃의 온도 및 100 토르의 압력 조건 하에서 60초 동안 NH3열처리함으로써 상기 제1 전극층의 표면을 질화시켜서 상기 제1 전극층의 노출된 표면에 실리콘 질화막을 형성하였다. 그 후, CVD 방법을 이용하여, 상기 실리콘 질화막이 형성된 결과물상에 Ta2O5로 이루어지는 유전체막을 60Å의 두께로 형성하였다. 그 후, UV-O3에 의하여 형성되는 산소 함유 분위기하에서 상기 유전체막을 300℃의 온도 및 상압 조건 하에서 15분 동안 열처리하였다. 상기 열처리된 유전체막 위에 Ru로 이루어지는 제2 전극층을 스퍼터링 방법에 의하여 1000Å의 두께로 형성하고, 그 결과물을 5 부피%의 농도로 함유된 산소와 N2가스와의 혼합 가스로 이루어지는 산소 함유 분위기하에서 400℃의 온도 및 상압 조건으로 30분 동안 열처리하였다.The sample used to obtain the results of FIG. 3 was prepared as follows. First, a first electrode layer made of polysilicon doped with impurities in the same manner as described with reference to FIG. 1 is formed, and then NH 3 is heat-treated for 60 seconds under a temperature of 850 ° C. and a pressure of 100 Torr. The surface of the first electrode layer was nitrided to form a silicon nitride film on the exposed surface of the first electrode layer. Thereafter, a dielectric film made of Ta 2 O 5 was formed to a thickness of 60 kPa on the resultant silicon nitride film formed by the CVD method. Thereafter, the dielectric film was heat-treated for 15 minutes under an oxygen-containing atmosphere formed by UV-O 3 under a temperature of 300 ° C. and atmospheric pressure. A second electrode layer made of Ru was formed on the heat-treated dielectric film to a thickness of 1000 kPa by the sputtering method, and the resultant was formed in an oxygen-containing atmosphere consisting of a mixed gas of oxygen and N 2 gas contained at a concentration of 5% by volume. Heat treatment was carried out for 30 minutes at a temperature of 400 ℃ and atmospheric pressure.
그 결과, 도 3에 나타낸 바와 같이, 상기 제1 전극층에 인가된 전압이 1.2V일 때, 누설 전류 밀도가 100 nA/cm2수준에서 19.5Å의 등가산화막 두께(Toxeq)를 얻을 수 있었다. 또한, 상기 제1 전극층에 인가된 전압이 각각 1.2V 및 -1.2V일 때의 커패시턴스 차인 Cmin/Cmax 비는 92%로 매우 우수한 값이 얻어지는 것을 확인하였다.As a result, as shown in FIG. 3, when the voltage applied to the first electrode layer was 1.2V, an equivalent oxide film thickness (Toxeq) of 19.5 kW was obtained at a leakage current density of 100 nA / cm 2 . In addition, it was confirmed that the Cmin / Cmax ratio, which is the capacitance difference when the voltage applied to the first electrode layer was 1.2V and -1.2V, respectively, was 92%, and a very good value was obtained.
도 4a 및 도 4b는 본 발명에 따른 커패시터 제조 방법에서 제2 전극층으로서 각각 스퍼터링 방법에 의하여 형성된 Ru막(sputter-Ru)을 채용한 경우와 CVD 방법에 의하여 형성된 Ru막(CVD-Ru)을 채용한 경우의 누설 전류 밀도 특성을 나타낸 그래프들이다.4A and 4B show a case in which a Ru film (sputter-Ru) formed by a sputtering method is employed as a second electrode layer in the capacitor manufacturing method according to the present invention, and a Ru film (CVD-Ru) formed by a CVD method, respectively. Graphs showing leakage current density characteristics in one case.
도 4a에는, 도 3에서 사용된 샘플을 제조하기 위한 방법과 동일한 방법으로 "sputter-Ru"로 이루어지는 제2 전극층을 형성한 직후, 즉 상기 제2 전극층 형성을 위한 식각 공정 직후(As-Etch)에 측정된 누설 전류 밀도(-△-)와, 상기 제2 전극층을 5 부피%의 농도로 함유된 산소와 N2가스와의 혼합 가스로 이루어지는 산소 함유분위기하에서 400℃의 온도 및 상압 조건으로 30분 동안 열처리한 후에 측정된 누설 전류 밀도(-○-)가 나타나 있다.In FIG. 4A, immediately after forming the second electrode layer made of “sputter-Ru” in the same manner as the method for preparing the sample used in FIG. 3, that is, immediately after the etching process for forming the second electrode layer (As-Etch). 30 at a temperature of 400 ° C. and atmospheric pressure under an oxygen-containing atmosphere composed of a leakage current density (−Δ−) measured at and a mixture gas of oxygen and N 2 gas containing the second electrode layer at a concentration of 5% by volume. The leakage current density (-○-) measured after heat treatment for minutes is shown.
도 4b에는, 도 3에서 사용된 샘플을 제조하기 위한 방법과 동일한 방법으로 유전체막 형성 공정 및 UV-O3를 이용한 후속 열처리 공정을 행한 후, CVD 방법으로 제2 전극층을 형성한 직후, 즉 "CVD-Ru"로 이루어지는 제2 전극층 형성을 위한 식각 공정 직후 산소 함유 분위기하에서의 열처리 공정을 행하지 않고 바로 측정된 누설 전류 밀도(-△-)가 나타나 있다.In FIG. 4B, after the dielectric film forming process and the subsequent heat treatment process using UV-O 3 are performed in the same manner as the method for preparing the sample used in FIG. 3, immediately after forming the second electrode layer by the CVD method, that is, " The leakage current density (-Δ-) measured immediately after the etching process for forming the second electrode layer made of CVD-Ru " without performing the heat treatment step in the oxygen-containing atmosphere is shown.
도 4a 및 도 4b의 결과로부터 알 수 있는 바와 같이, 본 발명에 따른 커패시터 제조 방법에서 제2 전극층으로서 스퍼터링 방법으로 형성된 Ru막을 채용하는 경우에는 산소 함유 분위기하에서 350 ∼ 550℃의 온도로 열처리하여야 누설 전류 특성이 안정되는 반면, 상기 제2 전극층으로서 CVD 방법으로 형성된 Ru막을 채용하는 경우에는 CVD 공정 자체에 산소가 포함되어 있어, 상기 제2 전극층 형성 후 산소 함유 분위기하에서의 열처리 공정 없이도 우수한 누설 전류 특성이 얻어졌다.As can be seen from the results of FIGS. 4A and 4B, in the case of employing the Ru film formed by the sputtering method as the second electrode layer in the capacitor manufacturing method according to the present invention, heat treatment is performed at a temperature of 350 to 550 ° C. under an oxygen-containing atmosphere to prevent leakage. While the current characteristics are stabilized, when the Ru film formed by the CVD method is employed as the second electrode layer, oxygen is included in the CVD process itself, so that excellent leakage current characteristics are obtained without the heat treatment process in an oxygen-containing atmosphere after the formation of the second electrode layer. Obtained.
도 5a 내지 도 5d는 본 발명에 따른 커패시터 제조 방법에서, 유전체막의 2차 열처리 방법으로서 도 1e를 참조하여 설명한 다양한 방법을 각각 적용하여 커패시터를 형성한 경우에 누설 전류 특성을 평가한 결과를 나타내는 그래프들이다. 여기서, 도 5a 및 도 5b는 각각 유전체막의 2차 열처리를 질소 분위기하에서 행한 경우이고, 도 5c는 유전체막의 2차 열처리를 O2분위기하에서 행한 경우이고, 도 5d는 유전체막의 2차 열처리를 생략한 경우이다.5A to 5D are graphs illustrating results of evaluating leakage current characteristics when capacitors are formed by applying various methods described with reference to FIG. 1E as a secondary heat treatment method of a dielectric film in the method of manufacturing a capacitor according to the present invention. admit. 5A and 5B show the case where the secondary heat treatment of the dielectric film is performed under nitrogen atmosphere, and FIG. 5C shows the case where the secondary heat treatment of the dielectric film is performed under O 2 atmosphere, and FIG. 5D shows that the secondary heat treatment of the dielectric film is omitted. If it is.
보다 구체적으로 설명하면, 도 5a에서의 평가를 위하여 먼저 도 2의 CVD-Ru 커패시터를 제조하는 방법과 같은 방법으로 커패시터를 제조하였다. 단, 유전체막을 형성하기 위하여 실리콘 질화막 위에 Ta2O5막을 60Å의 두께로 형성한 후 이를 UV-O3에 의하여 형성되는 산소 함유 분위기하에서 400℃의 온도 및 상압 조건 하에서 15분 동안 1차 열처리하였다. 그 후, 다시 30Å 두께의 Ta2O5막 형성 단계 및 UV-O3를 이용한 1차 열처리 공정을 차례로 반복하여 총 90Å 두께를 가지는 유전체막을 형성하였다. 그 후, 상기 유전체막을 질소 분위기 하에서 700℃로 2차 열처리하여 상기 유전체막을 결정화시켰다.In more detail, for the evaluation in FIG. 5A, a capacitor was manufactured in the same manner as the method of manufacturing the CVD-Ru capacitor of FIG. 2. However, in order to form a dielectric film, a Ta 2 O 5 film was formed on a silicon nitride film with a thickness of 60 μs, and then subjected to primary heat treatment for 15 minutes under a temperature of 400 ° C. and atmospheric pressure under an oxygen-containing atmosphere formed by UV-O 3 . . Thereafter, a step of forming a Ta 2 O 5 film having a thickness of 30 μs and a first heat treatment process using UV-O 3 were repeated in order to form a dielectric film having a total thickness of 90 μs. Thereafter, the dielectric film was subjected to a second heat treatment at 700 ° C. under a nitrogen atmosphere to crystallize the dielectric film.
도 5b의 평가를 위하여 사용된 커패시터를 제조하기 위하여, 도 5a에서 사용된 커패시터 제조 방법과 거의 동일한 방법을 적용하였다. 단, 실리콘 질화막 위에 Ta2O5막을 60Å의 두께로 형성한 후 이를 UV-O3에 의하여 형성되는 산소 함유 분위기하에서 400℃의 온도 및 상압 조건 하에서 15분 동안 1차 열처리하여 총 60Å 두께의 유전체막을 형성하였다. 총 60Å 두께를 가지는 상기 유전체막이 비정질 상태로 유지될 수 있도록 상기 유전체막을 질소 분위기 하에서 600℃로 2차 열처리하였다.In order to manufacture the capacitor used for the evaluation of FIG. 5B, the same method as the capacitor manufacturing method used in FIG. 5A was applied. However, after forming a Ta 2 O 5 film on the silicon nitride film with a thickness of 60 kPa, it was first heat treated for 15 minutes at 400 ° C. and an atmospheric pressure under an oxygen-containing atmosphere formed by UV-O 3 to obtain a total thickness of 60 kPa. A film was formed. The dielectric film was subjected to secondary heat treatment at 600 ° C. under a nitrogen atmosphere so that the dielectric film having a total thickness of 60 μs could be maintained in an amorphous state.
도 5c의 평가를 위하여 사용된 커패시터를 제조하기 위하여, 도 5b에서 사용된 커패시터 제조 방법과 거의 동일한 방법을 적용하였다. 단, 실리콘 질화막 위에 Ta2O5막을 60Å의 두께로 형성한 후 이를 UV-O3에 의하여 형성되는 산소 함유 분위기하에서 400℃의 온도 및 상압 조건 하에서 15분 동안 1차 열처리하여 총 60Å 두께의 유전체막을 형성하였다. 총 60Å 두께를 가지는 상기 유전체막이 비정질 상태로 유지될 수 있도록 상기 유전체막을 O2분위기 하에서 600℃로 2차 열처리하였다.In order to manufacture the capacitor used for the evaluation of FIG. 5C, the same method as the capacitor manufacturing method used in FIG. 5B was applied. However, after forming a Ta 2 O 5 film on the silicon nitride film with a thickness of 60 kPa, it was first heat treated for 15 minutes at 400 ° C. and an atmospheric pressure under an oxygen-containing atmosphere formed by UV-O 3 to obtain a total thickness of 60 kPa. A film was formed. The dielectric film was subjected to a second heat treatment at 600 ° C. under an O 2 atmosphere so that the dielectric film having a total thickness of 60 μs could be maintained in an amorphous state.
도 5d의 평가를 위하여 사용된 커패시터를 제조하기 위하여, 도 5c에서와 동일한 방법으로 유전체막을 형성한 후, UV-O3에 의하여 형성되는 산소 함유 분위기하에서 400℃의 온도 및 상압 조건 하에서 15분 동안 1차 열처리하고, 2차 열처리 단계는 생략하였다.In order to manufacture the capacitor used for the evaluation of FIG. 5D, after forming the dielectric film in the same manner as in FIG. 5C, for 15 minutes under a temperature and atmospheric pressure of 400 ℃ under an oxygen-containing atmosphere formed by UV-O 3 The first heat treatment and the second heat treatment step were omitted.
2차 열처리 단계를 거치지 않은 도 5d의 경우에는 도 5a 내지 도 5c의 경우에 비하여 저전압 레벨에서 비교적 불안정한 누설 전류 특성이 얻어졌으나, 도 5a 내지 도 5d의 모든 커패시터에서, 각각 25.3Å, 26Å, 26.8Å 및 24Å로 비교적 낮은 Toxeq 값이 얻어졌다. 따라서, 제2 전극층을 Ru막으로 형성하였을 때, 유전체막의 2차 열처리 방법으로서 질소 분위기하에서 비교적 고온 열처리하는 경우와 O2분위기하에서 비교적 저온 열처리하는 경우 모두 비교적 안정된 누설 전류 특성이 얻어지면서 TiN으로 이루어지는 제2 전극층을 채용하는 경우에 비하여 등가 산화막 두께를 낮출 수 있음을 확인하였다.In the case of FIG. 5D without the second heat treatment step, relatively unstable leakage current characteristics were obtained at the low voltage level compared to those of FIGS. 5A to 5C. However, in all capacitors of FIGS. A relatively low Toxeq value was obtained with Å and 24 Å. Therefore, when the second electrode layer is formed of a Ru film, as a secondary heat treatment method of the dielectric film, both relatively high heat treatment in a nitrogen atmosphere and relatively low heat treatment in an O 2 atmosphere are made of TiN while obtaining relatively stable leakage current characteristics. It was confirmed that the equivalent oxide film thickness can be lowered as compared with the case of employing the second electrode layer.
상기한 바와 같이, 본 발명에 따른 반도체 메모리 소자의 커패시터 제조 방법에 의하면, 하부 전극을 구성하는 제1 전극층은 폴리실리콘을 사용하여 형성하면서, 상부 전극을 구성하는 제2 전극층은 전기적 장벽 높이가 비교적 높은 Ru막으로 형성한다. 따라서, 유전체막의 두께가 얇아도 유전체막과 제2 전극층과의 계면에서의 누설 전류를 저지할 수 있어서 유전체막의 등가 산화막 두께를 낮출 수 있는 효과가 있다.As described above, according to the method of manufacturing a capacitor of a semiconductor memory device according to the present invention, the first electrode layer constituting the lower electrode is formed using polysilicon, while the second electrode layer constituting the upper electrode has a relatively high electrical barrier height. It is formed of a high Ru film. Therefore, even if the thickness of the dielectric film is thin, the leakage current at the interface between the dielectric film and the second electrode layer can be prevented, thereby reducing the equivalent oxide film thickness of the dielectric film.
또한, 본 발명에 따른 방법에서는 유전체막을 형성하기 전에 상기 제1 전극층을 실리콘 질화막으로 덮고, 유전체막 형성 후에, 상기 제1 전극층을 구성하는 폴리실리콘이 산화되지 않으면서 유전체막 자체에 존재하는 산소 결손을 보상해줄 수 있는 조건 하에서 산소 함유 분위기로 비교적 저온 열처리한다. 이에 따라, 상기 유전체막 내의 산소 결손을 보상함으로써 누설 전류가 감소될 수 있다.In addition, in the method according to the present invention, the first electrode layer is covered with a silicon nitride film before the dielectric film is formed, and after the dielectric film is formed, oxygen vacancies present in the dielectric film itself without oxidizing the polysilicon constituting the first electrode layer. Heat treatment at a relatively low temperature with an oxygen-containing atmosphere under conditions that can compensate for Accordingly, leakage current can be reduced by compensating for oxygen vacancies in the dielectric film.
또한, 본 발명에 따른 방법에서는 상기 제2 전극층 형성 후에 산소 함유 분위기 하에서 비교적 저온으로 열처리한다. 그 결과, 700℃ 이상에서의 고온 산화 공정을 거치지 않고도, 상기 제2 전극층을 구성하는 Ru막을 투과하여 들어간 산소에 의하여 상기 유전체막과 상기 제2 전극층과의 계면에서의 누설 전류가 저지될 수 있을 뿐 만 아니라 상기 유전체막 내의 결함을 치유할 수 있는 효과가 있다.In addition, in the method according to the present invention, after forming the second electrode layer, heat treatment is performed at a relatively low temperature in an oxygen-containing atmosphere. As a result, leakage current at the interface between the dielectric film and the second electrode layer may be prevented by oxygen entering through the Ru film constituting the second electrode layer without undergoing a high temperature oxidation process at 700 ° C or higher. In addition, there is an effect that can heal the defect in the dielectric film.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.
Claims (53)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/899,867 US20020047148A1 (en) | 2000-07-06 | 2001-07-05 | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000038593 | 2000-07-06 | ||
| KR20000038593 | 2000-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020005429A KR20020005429A (en) | 2002-01-17 |
| KR100421044B1 true KR100421044B1 (en) | 2004-03-04 |
Family
ID=19676588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038160A KR100421044B1 (en) | 2000-07-06 | 2001-06-29 | Method for manufacturing capacitor of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100421044B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990018186A (en) * | 1997-08-26 | 1999-03-15 | 윤종용 | Semiconductor devices |
| KR20000008815A (en) * | 1998-07-16 | 2000-02-15 | 윤종용 | Capacitor of semiconductor device and manufacturing method thereof |
| KR20010045962A (en) * | 1999-11-09 | 2001-06-05 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010057387A (en) * | 1999-12-22 | 2001-07-04 | 박종섭 | Method of forming an inter-layer film for Ta2O5 capacitor |
-
2001
- 2001-06-29 KR KR10-2001-0038160A patent/KR100421044B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990018186A (en) * | 1997-08-26 | 1999-03-15 | 윤종용 | Semiconductor devices |
| KR20000008815A (en) * | 1998-07-16 | 2000-02-15 | 윤종용 | Capacitor of semiconductor device and manufacturing method thereof |
| KR20010045962A (en) * | 1999-11-09 | 2001-06-05 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR100373159B1 (en) * | 1999-11-09 | 2003-02-25 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010057387A (en) * | 1999-12-22 | 2001-07-04 | 박종섭 | Method of forming an inter-layer film for Ta2O5 capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020005429A (en) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446363B2 (en) | Capacitor including a percentage of amorphous dielectric material and a percentage of crystalline dielectric material | |
| US5859760A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers | |
| US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
| US7420239B2 (en) | Dielectric layer forming method and devices formed therewith | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH09246477A (en) | Manufacture of capacitor of semiconductor device | |
| KR100360413B1 (en) | Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment | |
| US6555473B2 (en) | Field effect transistors and methods of forming a field effect transistor | |
| US7364965B2 (en) | Semiconductor device and method of fabrication | |
| KR100247935B1 (en) | Capacitor forming method having ta2o3 dielectric film | |
| JPH08222712A (en) | Capacitor and manufacture thereof | |
| US6531372B2 (en) | Method of manufacturing capacitor of semiconductor device using an amorphous TaON | |
| KR100421044B1 (en) | Method for manufacturing capacitor of semiconductor memory device | |
| US20020084450A1 (en) | Semiconductor device and method for fabricating a semiconductor device | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| KR20000042429A (en) | Method for manufacturing ferroelectric capacitor of semiconductor device | |
| US20010004533A1 (en) | Process for fabricating capacitor having dielectric layer with perovskite structure and apparatus for fabricating the same | |
| KR100219518B1 (en) | Method of fabricating a capacitor of semiconductor device | |
| KR100463245B1 (en) | Capacitor Manufacturing Method of Memory Device_ | |
| KR100268415B1 (en) | Capacitor Manufacturing Method of Semiconductor Memory Device | |
| KR100707799B1 (en) | Method for fabricating capacitor | |
| KR20020035982A (en) | Method for forming gate of semiconductor device | |
| KR19990085944A (en) | Method for manufacturing capacitor of semiconductor memory device | |
| KR20020031527A (en) | Method of manufacturing a capacitor in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080201 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |