KR20010056983A - 플라즈마 어드레스 액정 표시소자 및 그 제조방법 - Google Patents

플라즈마 어드레스 액정 표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20010056983A
KR20010056983A KR1019990058700A KR19990058700A KR20010056983A KR 20010056983 A KR20010056983 A KR 20010056983A KR 1019990058700 A KR1019990058700 A KR 1019990058700A KR 19990058700 A KR19990058700 A KR 19990058700A KR 20010056983 A KR20010056983 A KR 20010056983A
Authority
KR
South Korea
Prior art keywords
liquid crystal
spacers
crystal layer
spacer
pixel cell
Prior art date
Application number
KR1019990058700A
Other languages
English (en)
Inventor
문성학
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990058700A priority Critical patent/KR20010056983A/ko
Publication of KR20010056983A publication Critical patent/KR20010056983A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13334—Plasma addressed liquid crystal cells [PALC]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/485—Plasma addressed liquid crystal displays [PALC]

Abstract

본 발명은 인접한 화소셀의 투명전극들 간에 발생하는 크로스토크가 방지되도록 한 플라즈마 어드레스 액정 표시소자 및 그 제조방법에 관한 것이다.
본 발명에서는 스페이서들이 액정층 내에서 일정 간격으로 균일하게 형성되는데, 특히 화소셀들 간의 경계부에 해당하는 지점들마다 스페이서들이 형성된다.
본 발명에 의하면, 각 화소셀들의 투명전극에 데이터 전압이 인가될 때 인접한 화소셀들 간의 전계 영향으로 인한 크로스토크가 방지되고, 상판과 하판의 합착과정에서 압력이 고르게 분산됨으로써 마이크로 시트의 파손이 방지되게 된다.

Description

플라즈마 어드레스 액정 표시소자 및 그 제조방법{Plasma Address Liquid Crystal Display Device and Method of Fabricating the Same}
본 발명은 플라즈마 어드레스 액정 표시소자 및 그 제조방법에 관한 것으로, 특히 인접한 화소셀의 투명전극들 간에 발생하는 크로스토크가 방지되도록 한 플라즈마 어드레스 액정 표시소자 및 그 제조방법에 관한 것이다.
차세대 평판 표시소자 중의 하나인 플라즈마 어드레스 액정 표시소자(Plasma Address Liquid Crystal Display Device : 이하 "PALC"라 함)는 반도체 공정을 동반하는 액정 표시 소자(Liquid Crystal Display : 이하 "LCD"라 함)의 복잡한 제조공정을 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)의 기술과 LCD의 기술을 접목시켜 단순화시킨 소자이다. PALC는 기존의 LCD에 비해 제조가 용이하며고정세화가 가능하다는 특징을 가지고 있다. 또한 LCD에서는 최대 30인치까지의 화면을 구현할 수 있는 것에 비해, PALC에서는 최대 50인치까지 화면 크기를 확대할 수 있다는 장점을 가지고 있다.
PALC에서는 플라즈마 방전을 일으키기 위한 방전전압이 공급되는 음극 및 양극의 방전전극 라인들과 비디오 신호가 공급되는 데이터 투명전극 라인들이 교차하는 지점마다 형성된 각각의 화소셀들이 매트릭스 형태로 배열되어 전체 화면을 구성한다. 도 1은 종래에 개발된 PALC의 단면 구조를 도시한 종단면도이다. 도 1을 참조하면, PALC의 셀구조는 크게 플라즈마 채널부(20), 액정부(22) 및 백라잇(24)으로 구성된다. 플라즈마 채널부(20)는 하부유리기판(26)과, 하부유리기판(26)의 배면에 접합된 편광필터(28)와, 하부유리기판(26)의 전면에 서로 나란하게 형성되는 양극(30) 및 음극(32)과, 한 쌍의 양극(30)과 음극(32)을 사이에 두고 하부유리기판(26) 상에 수직으로 형성되는 격벽(34)과, 격벽(34) 상에 접합되는 유전체 그라스로 이루어진 마이크로 시트(36)를 구비한다. 액정부(22)는 상부유리기판(38)과, 상부유리기판(38)의 전면에 접합된 편광필터(40)와, 상부유리기판(38)의 배면에 각 셀 별로 접합된 적색, 녹색, 청색의 컬러필터(42)와, 컬러필터(42)의 배면에 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)로 형성된 투명전극(44)과, 투명전극(44)과 마이크로 시트(36) 사이에 형성되는 액정층(46)을 구비한다. 투명전극(44)은 양극(30) 및 음극(32)의 방전전극에 직교하는 방향으로 형성된다. 하부유리기판(26) 및 마이크로 시트(36) 그리고 격벽(34)에 의해 둘러싸여 형성되는 방전공간(50)에는 He, Ne 등의 방전가스가 주입된다. 백라잇(24)은 백색광을 방출하는 광원이다.
이와 같은 구조를 갖는 PALC에서 화상이 구현되는 과정을 간략히 설명하면 먼저, 플라즈마채널부(20) 내의 양극(30)과 음극(32) 사이에 방전전압이 인가되는 주사라인 별로 플라즈마 방전이 일어난다. 플라즈마 방전에 의해 해당 주사라인 내에 형성된 각 화소셀의 방전공간(50)에서 방전가스가 이온화되면서 전자 등의 하전입자가 발생한다. 이 때 음극(32) 근처를 제외한 방전공간(50) 내의 전위는 양극(30) 전위와 같아지고, 마이크로 시트(36)와 양극(30)은 가상적인 단락 상태가 된다. 플라즈마 방전 이후 각 화소셀의 투명전극(44)에는 비디오 데이터 전압이 인가되게 되는데, 이 때 데이터 전압이 공급된 화소셀에서는 투명전극(44)과 마이크로 시트(36) 사이에 전압차가 발생한다. 이 전압차에 의해 투명전극(44)과 마이크로 시트(36) 사이의 액정층(46)에 전계가 형성된다. 이 전계에 의해 액정층(46)의 액정이 회전하게 되고, 백라잇(24)으로부터 입사되어 투과되는 백색광의 광투과율이 조절되게 된다. 각 화소셀에서 액정층(46)을 투과한 백색광은 컬러필터(42)를 통과하면서 적색, 녹색, 청색의 빛으로 변환된 후 조합되어 화상을 구현하게 된다.
이와 같이 동작하는 PALC에 있어서 액정층(46)의 두께는 각 화소셀의 동작 특성을 좌우하는 중요한 요소 중의 하나이다. 액정층(46)의 두께가 패널 전영역에 걸쳐 일정하지 못하고 불균일하게 되면, 각 화소셀 별로 투명전극(44)에 비디오 데이터 전압이 인가될 때 액정층(46)에 인가되는 전압 및 전계의 세기가 달라져 오동작을 일으키게 된다. 이러한 현상을 방지하기 위해 액정이 주입되는 액정층(46)내에는 일반적으로 스페이서(Spacer)가 형성된다. 도 2는 종래의 PALC에 있어서 스페이서가 형성된 액정부의 구조를 확대하여 도시한 단면도이다. 도 2에 도시된 바와 같이 종래의 PALC에서는 액정층(46) 내에 볼(Ball) 형태의 스페이서(60)들이 일정 간격이 아닌 랜덤한 형태로 분포되어진다. 종래에는 통상 밀링 공정에 의해 스페이서(60)들이 볼 형태로 형성되어지는데, 이 형성 과정에서는 스페이서(60)들이 유동 가능한 상태로 있도록 스프레이(Spray) 방식으로 산포된다. 액정층(46) 내에 산포된 스페이서(60)들은 상판 및 하판의 합착 과정에서 고정되게 된다. 이 경우 액정층(46) 내에서 스페이서(60)들의 밀도 조정이 어려워 영역별로 불균일하게 분포하게 된다. 액정층(46)의 상부에는 각 화소셀 별로 투명전극(44)들이 개별적으로 형성되어 있고, 하부에는 마이크로 시트(36)가 30㎛ 정도의 두께로 얇게 형성되어 있다. 스페이서(60)는 액정층(46)의 두께를 모든 패널 영역에서 일정하게 유지시켜주는 역할을 함으로써 모든 화소셀의 액정층(46)에서 일정한 전압이 걸리도록 한다. 일반적으로 스페이서(60)의 분포가 불균일해지면 액정층(46)에 걸리는 전압도 달라지게 되어 화소셀 간에 휘도 차이가 발생한다. 그런데, 종래의 PALC에서는 도 2에 도시된 바와 같이 스프레이된 볼 형태의 스페이서(60)들이 액정층(46) 내에 불균일하게 분포되어 있다. 이로 인해 종래의 PALC에서는 인접한 화소셀들의 투명전극(44) 간에 크로스토크(Crosstalk)가 발생하는 문제점이 나타나고 있다. 이러한 문제점에 대해 도 3을 결부하여 상세히 설명하기로 한다.
도 3은 종래의 PALC에서 각 화소셀의 투명전극에 전압이 인가될 때의 전계 분포를 도시한 도면이다. 특히, 적색(R)과 청색(B) 화소셀의 투명전극(44)에는 데이터 전압이 인가되고, 녹색(G) 화소셀의 투명전극(44)에는 전압이 인가되지 않은 경우의 예를 도시한 도면이다. 액정층(46) 내에 스페이서(60)가 불균일하게 분포하여 도 3에 도시된 바와 같이 스페이서(60)가 분포되지 않은 화소셀 영역에서는 데이터 전압 인가시 인접한 화소셀들의 투명전극(44) 간에 크로스토크가 발생한다. 플라즈마 채널부(20)에서 플라즈마 방전이 일어나 마이크로 시트(36)에 양극(30) 전위와 동일한 가상 그라운드 전위가 걸린 상태에서 적색(R) 및 청색(B) 화소셀의 투명전극(44)들에 데이터 전압이 인가되면 해당 화소셀의 액정층(46)에는 도 3에 도시된 것처럼 투명전극(44)에서 마이크로 시트(36) 방향으로 전계가 형성된다. 이 때, 액정층(46)의 등가 커패시터(Clc)는 전하들을 충전하면서 블랙(Black)이 된다. 반면, 투명전극(44)에 전압이 걸리지 않은 녹색(G) 화소셀에서는 투명전극(44)에 데이터 전압이 걸리지 않아 화이트(White)가 되어야 하지만, 적색(R), 녹색(G) 및 청색(B) 화소셀들 사이에 스페이서(60)가 분포하지 않음으로 인해 적색(R) 및 청색(B) 화소셀의 투명전극(44)에 걸린 고전압의 영향으로 녹색(G) 화소셀의 액정층(46)에 도 3에 도시된 것처럼 일부 전계가 걸려 액정이 회전하면서 녹색(G) 화소셀이 발광하게 된다. 실제 녹색(G) 화소셀은 화이트가 되어야 하지만, 인접한 셀들의 크로스토크로 인해 블랙 상태가 되어 오동작, 화질 저하의 문제가 발생하게 된다.
이와 같이 종래의 PALC에서는 액정층(46) 내의 스페이서(60)들이 불균일하게 분포함으로 인해 크로스토크의 문제가 발생할 뿐만 아니라, 패널 제조 과정에서 마이크로 시트(36)의 파손 문제도 야기되고 있다. 일반적으로 상판과 하판의 합착시에는 각 층들에 어느 정도의 접합 압력이 가해지게 된다. 특히, 액정층(46)의 하부에 형성된 마이크로 시트(36)는 그 두께가 매우 얇아 합착 과정 시에 파손되기 쉽다. 그런데, 종래의 PALC에서는 상판과 하판을 합착할 때 마이크로 시트(36)에 가해지는 압력이 액정층(46) 내의 스페이서(60)의 분포에 따라 달라지게 된다. 이로 인해, 스페이서(60)들이 몰려 있는 영역에서 마이크로 시트(60)는 상대적으로 압력을 덜 받게 되고, 스페이서(60)들이 흩어져 있는 영역에서는 매우 높은 압력을 받게 됨으로써 합착 과정에서 마이크로 시트(36)가 깨지는 문제가 발생하고 있다.
따라서, 본 발명의 목적은 인접한 화소셀의 투명전극들 간에 발생하는 크로스토크가 방지되도록 한 플라즈마 어드레스 액정 표시소자 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 상판과 하판의 합착 과정에서 마이크로 시트의 파손이 방지되도록 한 플라즈마 어드레스 액정 표시소자 및 그 제조방법을 제공함에 있다.
도 1은 종래에 개발된 플라즈마 어드레스 액정 표시소자의 단면 구조를 도시한 종단면도.
도 2는 종래의 플라즈마 어드레스 액정 표시소자에 있어서 스페이서가 형성된 액정부의 구조를 확대하여 도시한 단면도.
도 3은 종래의 플라즈마 어드레스 액정 표시소자에서 각 화소셀의 투명전극에 전압이 인가될 때의 전계 분포를 도시한 도면.
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 어드레스 액정 표시소자의 액정부의 단면 구조를 확대하여 도시한 도면.
도 5는 본 발명의 제 1 실시 예에 따른 플라즈마 어드레스 액정 표시소자에 있어서 각 화소셀의 투명전극에 전압이 인가될 때의 전계 분포를 도시한 도면.
도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 어드레스 액정 표시소자의 액정부의 단면 구조를 확대하여 도시한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
20,80,112 : 플라즈마 채널부 22 : 액정부
24 : 백라잇 26 : 하부유리기판
28,40 : 편광필터 30 : 양극
32 : 음극 34 : 격벽
36,76,108 : 마이크로 시트 38 : 상부유리기판
42,78,110 : 컬러필터 44,74,106 : 투명전극
46,70,100 : 액정층 50 : 방전공간
60,72,102 : 스페이서 104 : 절연층
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 어드레스 액정 표시소자는 액정층 내의 전 영역에 걸쳐 일정 간격으로 균일하게 형성된 스페이서들을 구비한다.
본 발명에 따른 플라즈마 어드레스 액정 표시소자의 제조방법은 하판 상에 접합되는 마이크로 시트 상에 스페이서들을 일정 간격으로 균일하게 형성시키는 단계와, 투명전극들이 형성된 상판과 스페이서들이 형성된 마이크로 시트를 접합하여 액정부를 형성시키는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 제 1 실시 예에 따른 PALC의 액정부의 단면 구조를 도시한 도면이다. 도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 PALC는 액정층(70) 내에 일정한 간격으로 편평하게 형성된 플랫(Flat) 타입의 스페이서(72)를 구비한다. 특히, 플랫 타입 스페이서(72)는 각 화소셀들의 투명전극(74)들 사이사이마다 일정하게 형성된다. 액정층(70)의 위에는 각 화소셀 별로 투명전극(74)들이 형성되어 있고, 액정층(70)의 아래에는 유전체 그라스를 이용하여 박막으로 형성된 마이크로 시트(76)가 위치한다. 마이크로 시트(76)의 두께는 약 30㎛ 정도이다.
화소셀의 전체적인 단면 구조는 도 1에 도시된 종래의 경우와 동일하다. 즉, 플라즈마 채널부(80)는 하부유리기판(26)과, 하부유리기판(26)의 배면에 접합된 편광필터(28)와, 하부유리기판(26)의 전면에 서로 나란하게 형성되는 양극(30) 및 음극(32)과, 한 쌍의 양극(30)과 음극(32)을 사이에 두고 하부유리기판(26) 상에 수직으로 형성되는 격벽(34)을 구비한다. 격벽(34) 상에는 마이크로 시트(76)가 접합되게 된다. 액정부의 컬러필터(78) 상에는 상부유리기판과 편광필터가 위치하게 된다. 플라즈마 채널부(80)의 하부에는 백색광을 방출하는 백라잇이 위치한다.
이와 같은 단면 구조를 갖는 PALC의 액정부에 형성되는 플랫 타입 스페이서의 제조방법 및 셀 전체적인 제조과정은 다음과 같다. 먼저, 하부유리기판(26)의 배면에 편광필터(28)가 부착되고, 전면에는 각 화소셀 별로 양극(30) 및 음극(32)이 형성된다. 양극(30) 및 음극(32)은 일반적인 프린팅 방법으로 형성될 수도 있고, 또는 하부유리기판(26) 상에 전극 물질을 전면 증착한 후 패터닝함으로써 형성될 수도 있다. 그리고, 하부유리기판(26) 상에 각 화소셀의 방전공간(50)을 구분하기 위한 격벽(34)을 형성함으로써 PALC의 하판을 완성시킨다. PALC의 상판에는 상부유리기판(38)의 전면에 편광필터(40)를 부착하고, 배면에는 컬러필터(78)를 부착하며, 컬러필터(78) 상에 각 화소셀 별로 투명전극(74)을 형성시킨다. 투명전극(74)은 ITO(Indium Tin Oxide) 물질을 스퍼터링 증착한 다음 각 화소셀별로 패터닝함으로써 형성되어진다. 하판의 격벽(34) 상에 일정 간격을 두고 형성되는 마이크로 시트(76) 상에는 플랫 타입의 스페이서(72)들을 일정 간격과 일정 높이로 형성시킨다. 그 다음 스페이서(72)들이 형성된 마이크로 시트(76)를 투명전극(74)이 형성된 상판에 접합시킨다. 이로써 스페이서(72)들이 균일하게 분포된 액정층(70)이 형성된다. 이어서 액정층(70)에 액정을 주입하고 봉지하는 작업을 거쳐 최종적으로 상판을 완성시킨다. 한편 스페이서(72)들을 형성하는 과정에서는, 일정한 두께의 액정층(70)이 형성되도록 마이크로 시트(76) 상에 플랫 타입의스페이서(72)들을 형성시킨다. 스페이서(72)의 재료로는 액정 열화에 영향을 미치지 않는 유기 절연체를 사용한다. 유기 절연체를 마이크로 시트(76) 상에 전면 도포한 다음 포토 레지스트 마스크를 이용하여 각 화소셀들의 경계부에 스페이서(72)가 위치하도록 패터닝한다. 이러한 방법에 의해 각 화소셀의 경계부에는 편평한 기둥 형태의 스페이서(72)들이 균일한 높이로 형성되게 된다. 마지막으로 상판과 하판을 합착하여 PALC를 완성하게 된다.
본 발명에 따른 PALC의 전체적인 동작 과정은 종래의 경우와 유사하다. 플라즈마채널부(80) 내의 양극(30)과 음극(32) 사이에 방전전압이 인가되는 주사라인 별로 플라즈마 방전이 일어난다. 플라즈마 방전에 의해 각 화소셀에서는 음극(32) 근처를 제외한 방전공간(50) 내의 전위가 양극(30) 전위와 같아지고, 마이크로 시트(76)와 양극(30)은 가상적인 단락 상태가 된다. 플라즈마 방전 이후 각 화소셀의 투명전극(74)에는 비디오 데이터 전압이 인가됨으로써 투명전극(74)과 마이크로 시트(76) 사이에 전압차가 발생한다. 이 전압차에 의해 투명전극(74)과 마이크로 시트(76) 사이의 액정층(70)에 전계가 형성된다. 이 전계에 의해 액정층(70)의 액정이 회전하게 되고, 백라잇(24)으로부터 입사되어 투과되는 백색광의 광투과율이 조절되게 된다. 그런데, 본 발명의 제 1 실시 예의 경우에서는 액정층(70) 내의 스페이서(72)들이 각 화소셀의 경계부마다 위치하고 있기 때문에 종래에 문제시된 화소셀 간의 크로스토크 현상이 방지된다. 이러한 효과에 대해 도 5를 결부하여 상세히 설명하기로 한다.
도 5는 본 발명의 제 1 실시 예에 따른 PALC에 있어서 각 화소셀의 투명전극에 전압이 인가될 때의 전계 분포를 도시한 도면이다. 특히, 적색(R)과 청색(B) 화소셀의 투명전극(74)에는 데이터 전압이 인가되고, 녹색(G) 화소셀의 투명전극(74)에는 전압이 인가되지 않은 경우의 예를 도시한 도면이다. 플라즈마 채널부(80)에서 플라즈마 방전이 일어나 마이크로 시트(76)에 양극(30) 전위와 동일한 가상 그라운드 전위가 걸린 상태에서 적색(R) 및 청색(B) 화소셀의 투명전극(74)들에 데이터 전압이 인가되면 해당 화소셀의 액정층(70)에는 도 5에 도시된 것처럼 투명전극(74)에서 마이크로 시트(76) 방향으로 전계가 형성된다. 그리고, 데이터 전압에 의한 전계는 스페이서(72)에 의해 인접한 녹색(G) 화소셀 방향으로는 형성되지 않는다. 이 때, 액정층(70)의 등가 커패시터(Clc)는 전하들을 충전하면서 블랙(Black)이 된다. 그런데, 종래에는 액정층에 스페이서가 불균일하게 분포함으로 인해 스페이서가 분포하지 않은 화소셀들 영역에서는 도 3에 도시된 것처럼 데이터 전압이 인가되어진 인접한 셀의 전기적 간섭으로 인해 데이터 전압이 인가되지 않은 화소셀이 블랙으로 되는 오동작이 발생하였다. 하지만, 본 발명에서는 녹색(G) 화소셀의 양측 화소셀들에는 데이터 전압이 걸려 있지만, 적색(R) 화소셀과 녹색(G) 및 청색(B) 화소셀들 사이에 스페이서(72)가 분포함으로 인해 적색(R) 및 청색(B) 화소셀의 투명전극(74)에 걸린 고전압의 영향이 녹색(G) 화소셀의 액정층(70)에 미치지 않게 된다. 화소셀들 사이에 위치하는 스페이서(72)는 고전압에 의한 전기적 간섭을 차단하는 역할을 하게 된다. 이에 따라, 각 화소셀들 간에 크로스토크가 방지되고, 정상적인 동작이 이루어질 수 있게 된다.
아울러 본 발명에서는 액정층(70) 내에 스페이서(72)들이 일정 간격으로 균일하게 분포함으로 인해 상판과 하판의 합착 과정에서 마이크로 시트(76)에 가해지는 압력이 전 영역에 걸쳐 고르게 분산되게 된다. 마이크로 시트(76)에 가해지는 합착 압력이 어느 한 곳에 집중되지 않고 균일하게 분포하는 스페이서(72)들에 의해 균형이 이루어지게 되므로 마이크로 시트(76)가 파손되는 현상이 방지되게 된다.
도 6은 본 발명의 제 2 실시 예에 따른 PALC의 액정부의 단면 구조를 도시한 도면이다. 도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 PALC는 액정층(100) 내에 일정한 간격으로 편평하게 형성된 플랫(Flat) 타입의 스페이서(102)와, 스페이서(102)들 내에 부가적으로 삽입된 절연체(104)를 구비한다. 절연체(104)가 삽입된 플랫 타입 스페이서(102)들은 각 화소셀들의 투명전극(106)들 사이사이마다 일정하게 형성된다. 그 밖의 다른 구성 및 특징들은 본 발명의 제 1 실시 예의 경우와 동일하다.
본 발명의 제 2 실시 예에 따른 PALC의 제조과정은 스페이서(102) 내에 부가적인 절연체(104)를 형성시키는 것을 제외하고는 본 발명의 제 1 실시 예의 경우와 동일하다. 절연체(104)가 내부에 삽입된 스페이서(102)들을 형성하기 위하여 먼저 마이크로 시트(108) 상에 유기 절연막을 전면 형성시킨다. 그 다음 포토 레지스트 마스크를 이용하여 각 화소셀들의 경계부에 스페이서(102)들이 위치하도록 패터닝한다. 아울러 이 때 각 스페이서(102)들의 중앙에 빈 공간이 형성되도록 패터닝한다. 이어서, 각 스페이서(102)들 중앙의 빈 공간에 부가적인 절연체(104)를 형성시킨다. 이는 스페이서(102)들이 형성된 마이크로 시트(108) 상에 부가적인 절연체 물질을 전면 도포한 후 스페이서(102)들 각각의 중앙부에만 절연체가 남도록 패터닝하는 작업을 함으로써 이루어질 수 있다. 이와 같이 스페이서(102)들 내에 절연체(104)를 형성한 다음에는 투명전극(106)이 형성된 상판과 마이크로 시트(108)를 합착한다. 그리고 액정 주입 및 봉지 과정을 거친 후 상판과 하판을 합착함으로써 PALC를 완성시키게 된다.
본 발명의 제 2 실시 예의 경우에서도 스페이서(102)들이 액정층(100) 내에 일정 간격으로 화소셀들의 사이사이마다 분포함으로 인해 데이터 전압의 인가시에 인접한 셀에 인가된 고전압의 영향으로 인한 크로스토크 현상이 방지된다. 특히, 각 스페이서(102)들 내에 부가적인 절연체(104)가 삽입되어 있기 때문에 고전압에 의한 인접한 셀간의 영향을 완전히 제거할 수 있게 된다. 그리고 스페이서(102)들이 균일하게 분포함으로 인해 상판과 하판의 합착시 합착 압력이 마이크로 시트(108) 전 영역에 걸쳐 동일하게 분산되게 된다. 이로써 합착 과정에서 마이크로 시트(108)가 파손되는 현상이 방지되게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 어드레스 액정 표시소자 및 그 제조방법에서는 액정층 내에 플랫 타입의 스페이서들을 일정 간격으로 균일하게 형성시키는데, 특히 각 화소셀의 경계부마다 형성시키게 된다. 이에 따라, 각 화소셀의 투명전극에 데이터 전압 인가시 인접한 셀로 미치는 고전압의 영향이 억제되어 화소셀간 크로스토크가 방지된다. 아울러, 스페이서들이 액정층 내에 균일하게 분포함으로 인해 상판과 하판의 합착 과정에서 마이크로 시트에 가해지는 압력이 전 영역에 걸쳐 균일하게 분산되어 마이크로 시트가 파손되는 현상을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 인가되는 전압에 의해 광투과율을 조절하는 액정층과, 각 화소셀에서 상기 액정층에 데이터 전압을 인가하는 데이터 전극들을 구비하는 플라즈마 어드레스 액정 표시소자에 있어서,
    상기 액정층 내의 전 영역에 걸쳐 일정 간격으로 균일하게 형성된 스페이서들을 구비하는 것을 특징으로 하는 플라즈마 어드레스 액정 표시소자.
  2. 제 1 항에 있어서,
    상기 스페이서들은 상기 데이터 전극들 사이의 지점들마다 기둥 형태로 편평하게 형성된 것을 특징으로 하는 플라즈마 어드레스 액정 표시소자.
  3. 제 2 항에 있어서,
    상기 스페이서들 내에 각각 삽입된 절연체를 추가로 구비하는 것을 특징으로 하는 플라즈마 어드레스 액정 표시소자.
  4. 화소셀 별로 데이터 전압을 인가하기 위한 투명전극들을 상판에 형성하는 단계와, 상기 화소셀 별로 플라즈마 방전을 일으키는 채널부를 하판에 형성시키는 단계를 포함하는 플라즈마 어드레스 액정 표시소자의 제조방법에 있어서,
    상기 하판 상에 접합되는 마이크로 시트 상에 스페이서들을 일정 간격으로균일하게 형성시키는 단계와,
    상기 투명전극들이 형성된 상판과 상기 스페이서들이 형성된 마이크로 시트를 접합하여 액정부를 형성시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 어드레스 액정 표시소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 스페이서들을 형성하는 단계는 유기 절연 물질을 상기 마이크로 시트 상에 전면 도포하는 단계와,
    상기 도포된 유기 절연 물질을 패터닝함으로써 상기 화소셀들의 경계부마다 상기 스페이서들이 위치하도록 하는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 어드레스 액정 표시소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 유기 절연 물질을 패터닝하는 단계에서 상기 스페이서들 내에 소정 폭의 홈을 형성하는 단계와,
    상기 스페이서들 내부 홈에 부가적인 절연체를 삽입하는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 어드레스 액정 표시소자의 제조방법.
KR1019990058700A 1999-12-17 1999-12-17 플라즈마 어드레스 액정 표시소자 및 그 제조방법 KR20010056983A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058700A KR20010056983A (ko) 1999-12-17 1999-12-17 플라즈마 어드레스 액정 표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058700A KR20010056983A (ko) 1999-12-17 1999-12-17 플라즈마 어드레스 액정 표시소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20010056983A true KR20010056983A (ko) 2001-07-04

Family

ID=19626680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058700A KR20010056983A (ko) 1999-12-17 1999-12-17 플라즈마 어드레스 액정 표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20010056983A (ko)

Similar Documents

Publication Publication Date Title
CN101000424B (zh) 滤色器基板及包括该滤色器基板的液晶显示屏板
JPH04265931A (ja) 画像表示装置
US5808413A (en) Plasma addressed liquid crystal display with organic-walled plasma channels
KR940006297B1 (ko) 플라즈마 어드레스 방식의 액정표시소자
US5696569A (en) Channel configuration for plasma addressed liquid crystal display
JP2000338514A (ja) 液晶表示装置
KR20010056983A (ko) 플라즈마 어드레스 액정 표시소자 및 그 제조방법
KR100312587B1 (ko) 평면표시소자
JPH04265941A (ja) 画像表示装置及びその製造方法
JPH04313788A (ja) 画像表示装置
US6226056B1 (en) Plasma addressed liquid crystal display device having conductor through dielectric sheet attached to conductive layer centrally located in discharge channel
KR940004242B1 (ko) 플라즈마 어드레스 방식의 액정표시소자
JP3321995B2 (ja) プラズマアドレス液晶表示装置
JP3506209B2 (ja) 液晶表示装置
JP3348829B2 (ja) プラズマアドレス型表示装置
KR940004289B1 (ko) 플라즈마 어드레스 방식의 액정표시소자
KR940004240B1 (ko) 플라즈마 어드레스 방식의 액정표시소자
KR100326860B1 (ko) 플라즈마 어드레스 액정 표시소자 및 그 구동방법
JPH04265932A (ja) 画像表示装置
KR940004319B1 (ko) 플라즈마 어드레스 방식의 액정표시소자
JP3347040B2 (ja) プラズマアドレス表示装置
JPH10206830A (ja) 液晶表示装置
KR20010028632A (ko) 플라즈마 어드레스 액정 표시소자 및 그 구동방법
JPH0876693A (ja) プラズマ・アドレス液晶パネル
JPH11237613A (ja) プラズマアドレス表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination