KR20010054244A - 반도체 장치의 배선 제조 방법 및 그 구조 - Google Patents

Abstract

본 발명은 반도체 장치의 배선 제조 방법 및 그 구조에 관한 것이다. 본 발명에서는, 층간절연막의 소정영역에 콘택으로서 기능하는 제1도전막을 형성한 뒤, 상기 제1도전막 상부에 양 측벽으로 측벽 스페이서를 구비하는 제2도전막을 형성한다. 상기 제2도전막의 양 측벽으로 형성되어 있는 측벽 스페이서로 인해 외부 환경으로부터 제2도전막의 손상이 방지된다.

Description

반도체 장치의 배선 제조 방법 및 그 구조{method of manufacturing interconnection layer in semiconductor device and structure thereof}

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 배선 제조 방법 및 그 구조에 관한 것이다.

최근 반도체 장치가 고집적화됨에 따라, 반도체 장치를 구성하는 여러 가지 패턴에 있어서 미세 패턴화가 이루어지고 있다. 이러한 미세 패턴화 경향에 따라 고립된 도전영역들 사이의 상호연결(interconnection) 또는 칩과 외부 회로와의 연결을 위한 배선에 있어서도, 배선 자체의 사이즈 뿐만 아니라 배선과 배선 사이의 간격 또한 감소되고 있다. 특히 고속 동작이 요구되는 로직 소자에서는 여러층의 배선을 협소한 면적에 형성할 수 있는 다층 배선 공정이 필수적으로 실시되고 있다.

도 1에는 본 분야에서 이루어지고 있는 통상적인 배선 공정에 의해 금속 배선이 형성되어 있는 반도체 장치의 단면도가 도시되어 있다.

도면을 참조하면, 억세스 트랜지스터등의 패턴이 형성되어 있는 반도체 기판(10) 상부에 층간절연막(interlayer dielectric layer)(12)이 형성되어 있으며, 상기 층간절연막(12)의 소정영역에는 상기 반도체 기판(12)과 접촉하는 금속 배선(14)이 형성되어 있다. 금속 배선(14)의 상부에는 금속 배선(14)을 보호하기 위한 캡핑층(16)이 타이타늄나이트라이드로 형성되어 있으며, 이러한 캡핑층(16)을 구비하는 금속 배선(14)은 산화막(18)에 의해 둘러싸여 있다.

상술한 종래의 구조에 의하면, 타이타늄나이트라이드(TiN)등의 절연막으로 이루어진 상기 캡핑층(16)이 금속 배선(14) 상부에 형성되어 있어 후속의 산화막 (18)을 형성하기 위한 열산화 공정등으로부터 금속 배선(14)이 일부 보호되는 효과는 얻을 수 있다.

그러나, 리던던시를 위한 휴즈박스 오픈공정으로 인해 금속 배선(14)을 둘러싸고 있는 산화막(18)의 일부분이 제거되어 후속의 단위공정 또는 패키징된 후에도 외부 환경으로부터 금속 배선(14)이 손상되는 문제점이 있다. 특히, 도시되어 있는 것과 같이, 금속 배선(14)의 측벽(참조부호 "A")에는 캡핑층(16)이 형성되어 있지 않을뿐 아니라 금속 배선을 열화시키는 여러 가지 외부 환경중에서도 특히 수분기가 얇아진 산화막(18)을 통하여 금속 배선(14)의 측벽으로 침투하여 결과적으로 반도체 장치의 신뢰성을 저하시키는 문제점이 있다.

따라서 본 발명의 목적은, 상기한 종래의 문제점을 해소할 수 있는 반도체 장치의 배선 제조 방법을 제공하는데 있다.

본 발명의 다른 목적은, 수분침투로 인한 특성 열화를 방지할 수 있는 반도체 장치의 배선 제조 방법을 제공하는데 있다.

본 발명의 또 다른 목적은, 반도체 장치의 신뢰성을 저하시키지 않는 반도체 장치의 배선 제조 방법을 제공하는데 있다.

상기의 목적들을 달성하기 위해서 본 발명에서는, 반도체 장치의 배선 제조방법에 있어서: 반도체 기판 상부에 제1층간절연막을 형성하는 단계와; 상기 층간절연막의 소정영역에 제1개구를 형성한 뒤, 상기 제1개구에 제1도전막을 충진하고 이를 전면 식각하는 단계와; 상기 결과물의 상부에 제2층간절연막을 형성한 뒤, 이를 패터닝하여 상기 콘택 표면을 노출시키는 제2개구를 형성하는 단계와; 상기 제2개구가 형성되어 있는 결과물의 상부에 패시베이션막을 형성한 뒤, 이를 전면 에치백하여 상기 패터닝된 제2층간절연막의 측벽에 패시베이션막으로 이루어진 측벽 스페이서를 형성하는 단계와; 상기 측벽 스페이서가 형성되어 있는 제2개구 내부에 제2도전막을 충진하는 단계를 포함함을 특징으로 하는 반도체 장치의 배선 제조 방법을 제공한다.

바람직하게는, 상기 패시베이션막은 산화막으로 형성한다.

바람직하게는, 상기 제2도전막은 제1도전막에 비해 저항이 보다 낮은 도전물로 형성한다.

상기의 목적들을 달성하기 위해서 본 발명에서는, 반도체 장치의 배선 구조에 있어서: 제1층간절연막의 소정영역에 형성되어 있는 콘택으로서 기능하는 제1도전막과; 상기 제1도전막과 접촉되어 있으며, 양 측벽으로는 패시베이션막을 구비하는 제2도전막으로 이루어짐을 특징으로 하는 반도체 장치의 배선 구조를 제공한다.

바람직하게는, 상기 제2도전막 상부에 캡핑막을 더 구비한다.

도 1는 종래 기술에 따른 금속 배선이 형성되어 있는 반도체 장치의 단면도이다.

도 2a 내지 도 2g는 본 발명의 제1실시예에 따른 반도체 장치의 배선 제조 방법을 설명하기 위한 단면도들이다.

도 3은 본 발명의 제2실시예에 따른 반도체 장치의 배선 제조 방법을 설명하기 위한 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 반도체 기판 102 : 제1층간절연막

103 : 콘택홀 104 : 제1도전막

106 : 제2층간절연막 107 : 개구

108 : 측벽 스페이서 110 : 제2도전막

112 : 타이타늄나이트라이드 캡핑막

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.

도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 반도체 장치의 배선 제조 방법을 설명하기 위한 단면도들이다.

먼저, 도 2a를 참조하면, 억세스 트랜지스터를 비롯한 다양한 패턴들이 형성되어 있는 반도체 기판(100) 상부에 USG(Undoped Silicate Glass), PSG(Phosphorus Silicate Glass) 또는 BPSG(Boron Phosphorus Silicate Glass) 등의 절연막을 약 10000Å 이상의 두께로 형성하여 제1층간절연막(102)을 형성한다. 그리고 나서, 상기 제1층간절연막(102) 상부에 감광막 패턴(도시하지 않음)을 형성한 뒤, 이를 식각마스크로서 이용하여 하부의 제1층간절연막(102)을 식각한다. 그 결과, 상기 제1층간절연막(102)의 소정영역에 콘택홀(103)이 형성되며, 상기 콘택홀(103)이 형성되어 있는 결과물의 상부에 제1도전막(104)을 형성하여 상기 콘택홀(103)을 매립한다. 여기서, 상기 제1도전막(104)은 예컨대 텅스텐(W)등과 같이 도전성이 강한 물질을 화학기상증착(Chemical Vapor Deposition) 방법으로 형성하는 것이 바람직하다.

도 2b를 참조하면, 상기 제1도전막(104)이 형성되어 있는 결과물에 에치백 공정을 실시한다. 이러한 에치백 공정으로 인해, 콘택홀(103) 내부에는 후속의 공정을 통해 형성되어질 배선과 반도체 기판(100)을 전기적으로 연결시키기 위한 콘택으로서 기능하는 제1도전막(104-1)이 형성된다.

도 2c를 참조하면, 상기 콘택홀(103) 내부에만 제1도전막(104-1)이 형성되어 있는 반도체 기판(100) 전면 상부에 산화막을 증착하여 제2층간절연막(106)을 형성한다. 예컨대, 상기 제2층간절연막으로서 기능하는 산화막(106)은 약 3000∼5000Å 두께로 형성하는 것이 바람직하다.

도 2d를 참조하면, 상기 제2층간절연막(106) 상부에 감광막(도시하지 않음)을 형성한 뒤, 이를 노광 및 현상하여 마스크 패턴을 형성한다. 그리고 나서, 상기 마스크 패턴을 이용하여 하부의 제2층간절연막(106)을 식각함으로써, 상기 제1도전막(104-1)을 노출시키는 개구(107)를 형성한다.

도 2e를 참조하면, 상기 개구(107)가 형성되어 있는 반도체 기판(100) 상부에 패시베이션막으로서 기능하는 산화막을 약 1000∼3000Å 두께로 형성한 뒤, 이를 전면 에치백한다. 그 결과, 상기 개구(107)로 인해 노출되어 있는 제2층간절연막(106)의 측벽에 측벽 스페이서(108)가 형성된다.

도 2f를 참조하면, 측벽 스페이서(108)가 형성되어 있는 상기 결과물의 전면 상부에 제2도전막(110)을 형성한다. 여기서, 상기 제2도전막(110)은 반도체 장치의 속도향상을 위해서 텅스텐으로 이루어진 상기 제1도전막(104-1)에 비해 보다 저항이 낮은 도전물질로 형성하는 것이 바람직하다. 예컨대, 상기 제2도전막(110)은 알루미늄(Al)으로 형성하는 것이 바람직하며, 이는 통상 스퍼터링(sputtering)법으로 형성한다.

도 2g를 참조하면, 상기 제2도전막(110)에 전면 에치백 공정을 실시한다. 이러한 에치백 공정에 의해 상기 콘택홀(107) 내부에만 실질적으로 배선으로서 기능하는 제2도전막(110-1)이 존재하게 된다.

이어서, 도시하지는 않았지만 상기 제2도전막(110-1)이 형성되어 있는 결과물의 상부에 제2도전막(110-1)을 다른 도전영역과 절연시키고 외부 환경으로부터 보호하기 위하여 산화막을 약 10000Å 두께로 형성한다.

상술한 바와 같이, 본 발명의 제1실시예에서는 제1층간절연막(102)의 소정영역에 콘택으로서 기능하는 제1도전막(104-1)을 먼저 형성한 뒤, 상기 제1도전막 (104-1)의 상부에 측벽 스페이서(108)를 구비하는, 실질적으로 배선으로서 기능하는 제2도전막(110-1)을 형성한다.

이처럼, 배선으로서 기능하는 제2도전막(110-1)의 측벽에 실리콘나이트라이드로 이루어진 측벽 스페이서(108)를 형성함으로써, 후속의 공정시 제2도전막(110-1)의 측벽으로 수분이 침투하는 문제점을 해소할 수 있다. 그리고, 상기 제2도전막(110-1) 상부에 형성되는 약 10000Å의 두꺼운 산화막으로 인해 제2도전막(110-1) 상부로의 수분 침투 또한 방지할 수 있다.

도 3은 본 발명의 제2실시예에 따른 반도체 장치의 배선 제조 방법을 설명하기 위한 단면도이다.

도면을 참조하면, 상기 제1실시예에서와 같이 제2도전막(110-1)까지 형성한 뒤, 상기 측벽 스페이서(108)의 상부가 일부 노출될때까지 이를 과도식각(over etch)한다. 이러한 과도식각에 의해 측벽 스페이서(108)의 상부가 노출되어 있는 상태에서 상기 제2도전막(110-1)을 보호하기 위한 캡핑막으로서 타이타늄나이트라이드(TiN)막을 형성한 뒤, 씨엠피(CMP:Chemical Mechanical Polishing)등의 평탄화공정을 실시하여, 타이타늄나이트라이드 캡핑막(112)을 형성한다. 그리고 나서, 도시하지는 않았지만, 상기 타이타늄나이트라이드 캡핑막(112) 상부에 소정두께의 산화막을 형성한다.

상술한 바와 같이, 본 발명의 제2실시예에 따르면, 배선으로서 기능하는 제2도전막(110-1)을 상기 제1실시예에서와 비교하여 볼 때 다소 얇게 형성한 뒤, 그 상부에 타이타늄나이트라이드 캡핑막(112)을 형성한다. 그리고, 상기 타이타늄나이트라이드 캡핑막(112) 상부에 상기 제1실시예에서의 산화막에 비해 보다 얇은 두께로 산화막을 형성한다.

이처럼 본 발명의 제2실시예에서는 제2도전막(110-1) 상부에 타이타늄나이트라이드 캡핑막(112)을 형성함으로서, 상기 제1실시예에서와 같은 두꺼운 산화막을 구비하지 않고도 제2도전막(110-1)의 상부로의 수분 침투를 충분히 방지할 수 있는 장점이 있다.

상술한 바와 같이, 본 발명의 제1실시예 및 제2실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상술한 바와 같이, 본 발명에서는 층간절연막에 콘택으로서 기능하는 제1도전막을 형성한 뒤, 상기 제1도전막 상부에 측벽으로 측벽 스페이서를 구비하는 실질적으로 배선으로서 기능하는 제2도전막을 형성한다. 그리고, 상기 제2도전막 상부에는 외부 환경으로부터 제2도전막을 충분히 보호할 수 있는 두께의 산화막을 형성하거나, 캡핑막으로서 기능하는 타이타늄나이트라이드막과 소정두께의 산화막을 형성한다.

이처럼, 본 발명에서는 제2도전막 측벽에 측벽 스페이서를 형성함으로써, 제2도전막을 둘러싸고 있는 절연막의 두께가 얇아지더라도 외부 환경(특히, 수분)으로인한 제2도전막의 특성 열화가 방지된다.

그리고, 제2도전막 상부에 형성되는 두꺼운 산화막 또는 타이타늄나이트라이드막과 소정두께의 산화막으로 인해 제2도전막 상부의 손상 또한 방지할 수 있다.

Claims (7)

1. 반도체 장치의 배선 제조 방법에 있어서:

   반도체 기판 상부에 제1층간절연막을 형성하는 단계와;

   상기 층간절연막의 소정영역에 제1개구를 형성한 뒤, 상기 제1개구에 제1도전막을 충진하고 이를 전면 식각하는 단계와;

   상기 결과물의 상부에 제2층간절연막을 형성한 뒤, 이를 패터닝하여 상기 콘택 표면을 노출시키는 제2개구를 형성하는 단계와;

   상기 제2개구가 형성되어 있는 결과물의 상부에 패시베이션막을 형성한 뒤, 이를 전면 에치백하여 상기 패터닝된 제2층간절연막의 측벽에 패시베이션막으로 이루어진 측벽 스페이서를 형성하는 단계와;

   상기 측벽 스페이서가 형성되어 있는 제2개구 내부에 제2도전막을 충진하는 단계를 포함함을 특징으로 하는 반도체 장치의 배선 제조 방법.
2. 제 1항에 있어서, 상기 패시베이션막은 질화막임을 특징으로 하는 반도체 장치의 배선 제조 방법.
3. 제 1항에 있어서, 상기 제2도전막은 제1도전막에 비해 저항이 보다 낮은 도전물로 형성함을 특징으로 하는 반도체 장치의 배선 제조 방법.
4. 제 3항에 있어서, 상기 제1도전막은 텅스텐이며 제2도전막은 알루미늄임을 특징으로 하는 반도체 장치의 배선 제조 방법.
5. 제 1항에 있어서, 상기 제2도전막을 형성하는 단계후에, 제2도전막 상부에 약 10000Å 두께로 산화막을 형성하거나, 타이타늄나이트라이드막을 이용하여 캡핑막과 10000Å 이하의 두께로 산화막을 형성하는 단계를 더 포함함을 특징으로 하는 반도체 장치의 배선 제조 방법.
6. 반도체 장치의 배선 구조에 있어서:

   제1층간절연막의 소정영역에 형성되어 있는 콘택으로서 기능하는 제1도전막과;

   상기 제1도전막과 접촉되어 있으며, 양 측벽으로는 패시베이션막을 구비하는 제2도전막으로 이루어짐을 특징으로 하는 반도체 장치의 배선 구조.
7. 제 6항에 있어서, 상기 제2도전막 상부에 캡핑막을 더 구비함을 특징으로 하는 반도체 장치의 배선 구조.