KR20010050902A - 개선된 자계 응답을 갖는 자기 소자와 이의 제작 방법 - Google Patents

개선된 자계 응답을 갖는 자기 소자와 이의 제작 방법 Download PDF

Info

Publication number
KR20010050902A
KR20010050902A KR1020000058911A KR20000058911A KR20010050902A KR 20010050902 A KR20010050902 A KR 20010050902A KR 1020000058911 A KR1020000058911 A KR 1020000058911A KR 20000058911 A KR20000058911 A KR 20000058911A KR 20010050902 A KR20010050902 A KR 20010050902A
Authority
KR
South Korea
Prior art keywords
layer
electrode
ferromagnetic layer
ferromagnetic
free
Prior art date
Application number
KR1020000058911A
Other languages
English (en)
Other versions
KR100807295B1 (ko
Inventor
슬러터존
쉬징
첸유겐
테라니사이에드
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR20010050902A publication Critical patent/KR20010050902A/ko
Application granted granted Critical
Publication of KR100807295B1 publication Critical patent/KR100807295B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/68—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent
    • G11B5/70—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer
    • G11B5/716—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer characterised by two or more magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Magnetic Heads (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 자기 소자, 보다 상세하게는 제 1 전극(14), 제 2 전극(18) 및 스페이서층(16)을 포함하는 자기 소자(10)용의 개선된 새로운 장치 및 이의 제조 방법에 관한 것이다. 제 1 전극(14)은 고정된 강자성층(26)을 포함한다. 제 2 전극(18)이 포함되며, 상기 전극(18)은 자유 강자성층(28)을 포함한다. 스페이서층(16)은 고정된 강자성층(26)과 자유 강자성층(28) 사이에 위치한다. 적어도 하나의 부가 층(20 및 22)은 베이스 금속층(13)과 스페이서층(16) 사이에 제공된다. 자유 강자성층(28)과 고정된 강자성층(26) 사이의 감소된 위상 결합 강도가 달성되도록, 베이스 금속층(13), 또는 상기 베이스 금속층(13)과 스페이서층(16) 사이에 위치한 적어도 하나의 층이 x-선 비결정 구조를 갖는다.

Description

개선된 자계 응답을 갖는 자기 소자와 이의 제작 방법{MAGNETIC ELEMENT WITH IMPROVED FIELD RESPONSE AND FABRICATING METHOD THEREOF}
본 발명은 정보 저장 및/또는 감지를 위한 자기 소자와 이의 제작 방법에 관한 것이고, 보다 상세하게는 자계 응답을 개선시키기 위하여 자기 소자를 제작하여 이를 한정하는 방법에 관한 것이다.
본 출원은, 본 출원인에게 양도되었고 본 명세서에서 참조로서 병합된 공동 계류중의 미국 특허출원 제09/356,864호(모토로라사의 관리번호가 제CR 99-001호이고, 1999년 7월 19일 출원되었으며, 발명의 명칭이 "개선된 자계 응답을 갖는 자기 소자와 이의 제작 방법"), 본 출원인에 양도되었고, 본 명세서에서 참조로서 병합된 미국 특허 제5,940,319호{1998년 8월 31일 출원되었고, 발명의 명칭이 "자기 랜덤 억세스 메모리(MRAM) 및 이의 제조 방법"}, 본 출원인에 양도되었고 본 명세서에서 참조로서 병합된 공동 계류중의 미국 특허출원 제08/986,764호(모토로라사의 관리번호가 제CR 97-158호이고, 1997년 12월 8일 출원되었으며, 발명의 명칭이 "자기 필름을 패터닝하는 방법") 및 본 출원인에 양도되었고, 본 명세서에서 참조로서 병합된 미국 특허 제5,768,181호(1998년 6월 16일 등록되었고, 발명의 명칭이 "절연층 및 도전층을 갖는 다층을 구비한 자기 장치")에 관한 것이다.
전형적으로, 자기 메모리 소자와 같은 자기 소자는 비-자기층에 의해 분리된 강자성층을 포함하는 구조를 갖는다. 정보는 자기층에서의 자화 벡터의 방향으로 저장된다. 예컨대 하나의 자기층에서의 자기 벡터는, 다른 자기층의 자화 방향이 "평행" 및 "비평행" 상태로 각각 불리는 동일한 방향 및 반대 방향 사이에서 자유로이 스위칭되는 반면, 자기적으로 고정 또는 속박(pinned)된다. 평행 및 비평행 상태에 따라, 자기 메모리 소자는 두 개의 다른 저항값을 나타낸다. 이러한 저항값은 두 개의 자기층의 자화 벡터가 실질적으로 동일하거나 반대 방향을 각각 가르킬 때, 최소 및 최대 값을 갖는다. 따라서, 저항 변화의 검출은 MRAM 장치와 같은 장치로 하여금 자기 메모리 소자에 저장된 정보를 제공할 수 있게 한다. 최소 및 최대 저항 값의 차이를 최소 저항 값으로 나눈 값은 자기저항 비율(magnetoresistance ratio : MR)로 공지되어 있다.
MRAM 장치는 자기 소자, 보다 상세하게는 자기 메모리 소자와, 예컨대 자기 메모리 소자를 위한 제어 회로, 자기 메모리 소자에서의 상태를 검출하기 위한 비교기, 입/출력 회로 등등을 통합한다. 이들 회로는 장치의 전력 소모를 줄이기 위하여 CMOS(complementary metal-oxide semiconductor) 기술 공정으로 제작된다.
덧붙여, 자기 소자는 구조적으로 매우 얇은 층을 포함하는데, 이들 층중 일부는 수십 Å의 두께이다. 자기 소자의 성능은 자기층이 증착되는 표면 조건에 민감하다. 따라서, 자기 소자의 특성이 열화되는 것을 방지하기 위하여 평평한 표면을 구성하는 것이 필요하다.
스퍼터링 증착, 증발, 또는 에피택시 기술에 의해 성장되는 금속 필름을 포함하는 MRAM 소자의 제작과 같은, 전형적인 자기 소자 제작 도중에, 필름 표면은 절대적으로 편평하지는 않지만, 그보다도 표면 또는 경계면의 조도(interface roughness)를 나타낸다. 강자성층 표면 및/또는 경계면의 이러한 조도는, 자유 강자성층과 고정된 층 또는 속박된 층과 같은 다른 강자성층 사이의, 위상적인 결합 또는 닐의 오랜지 껍질(Neel's orange peel) 결합으로 공지된, 자기 결합의 원인이다. 이러한 결합은 전형적으로 자기 소자에서 바람직하지 않는데, 왜냐하면 외부 자계에 대한 자유층의 응답에서 옵셋을 생성하기 때문이다.
자기 구조는, 스페이서(spacer)층 이전에 고정층이 형성되고, 자유층이 스페이서층 이후에 형성될 때, 바닥이 속박되는 것으로 공지되었다. 이러한 바닥-속박 구조에 있어서, 반강자성(antiferromagnetic : AF) 속박층은 바닥의 자기 전극에 포함된다. 종래의 바닥이 속박된 자기 터널 접합(MTJ)과 스핀 밸브 구조는, 강한 속박을 위한 방향성 결정질의 AF층을 생성하기 위하여, 시드(seed) 및 템플릿(template)층을 사용한다. 전형적인 바닥-속박 MTJ 구조의 바닥 전극은 Ta/NiFe/FeMn/NiFe의 적층을 포함하되, 상기 적층은 AlOx터널 장벽과 상부 전극을 수반하고, 상기 상부 전극은 NiFe의 자유층을 포함하는데, 여기에서 Ta/NiFe 시드/템플릿층은 높은 방향성의 FeMn(111)층의 성장을 유도한다. 이러한 높은 방향성의 FeMn층은 AlOx터널 장벽 아래에서 NiFe층의 강한 속박을 제공한다. FeMn층 또는 다른 방향성 다결정 AF층은, 속박된 NiFe층과 상부 자유 NiFe층 사이에서 바람직하지 못한 닐 결합의 증가를 야기하는 조도를 생성한다.
실질적인 MTJ 소자에 있어서, 바닥 전극은 접합부에 낮은 저항 접촉을 제공하는 베이스 금속층 상에 형성된다. 베이스 금속층은 전형적으로 다결정성이고 조도를 생성하는데, 상기 조도는 바닥 전극으로 전달되고, 스페이서층 경계면에서 조도를 생성하는데, 이는 속박된 NiFe층과 상부 자유 NiFe층 사이에서 바람직하지 못한 닐 결합의 증가를 초래한다. 베이스 금속층과 바닥 전극으로부터 전달된 조도는 부가적으로 불리한데, 왜냐하면 접합 면적과 역비례하는 장치 저항과 높은 MR을 유지시키는 동안, 얻어질 수 있는 최소 터널 장벽 두께를 제한하기 때문이다.
위상 결합 강도 또는 닐 결합은 표면 자기 전하 밀도와 비례하고, 중간층 두께의 지수함수의 역함수로서 변한다. 미국 특허 제5,764,567호(1998년 6월 9일 등록되었고, 발명의 명칭이 "개선된 자계 응답을 위해 비강자성 경계층을 갖는 자기 터널 접합 장치")에 개시된 바와 같이, 자기 터널 접합 구조 내에서 산화 알루미늄 터널 장벽에 접하여 비자기 구리층을 부가함으로써, 따라서 자기층 사이의 간격을 증가시킴으로써, 감소된 강자성 오랜지 껍질 결합, 또는 위상 결합이 달성된다. 그러나, 구리층의 부가는 터널 접합의 MR을 낮출 것이고, 따라서 장치의 성능을 악화시킬 것이다. 덧붙여, 구리층의 포함은 재료의 에칭에 대한 복잡성을 증가시킬 것이다.
따라서, 본 발명의 목적은, 닐 결합의 감소가 달성되는, 개선된 자계 응답을 갖는 개선된 자기 소자를 제공하여, MRAM 비트에 대한 개선된 스위칭 특성과, 센서 응용에서 보다 더 이상적인 응답을 초래하는 것이다.
본 발명의 다른 목적은 감소된 강자성 결합, 보다 상세하게는 위상 소스의 강자성 결합을 포함하는 개선된 자기 소자를 제공하는 것이다.
본 발명의 또 다른 목적은, 보다 더 평평한 터널링 장벽을 포함하는 개선된 자기 소자를 제공하는 것이고, 따라서 터널링 장벽 두께를 낮추고, 보다 더 낮은 저항을 가능케 하는 것이다.
본 발명의 또 다른 목적은, 개선된 자계 응답을 갖는 자기 소자를 형성하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 높은 작업 처리량의 제작에 따른 개선된 자계 응답을 갖는 자기 소자를 형성하는 방법을 제공하는 것이다.
이들 및 다른 요구사항은, 베이스 금속층, 제 1 전극, 제 2 전극 및 스페이서층을 포함하는 자기 소자의 제공을 통해 실질적으로 충족된다. 베이스 금속층은 기판 소자의 최고 상부 표면에 위치된다. 두 전극중 하나는 고정된 강자성층을 포함하는데, 이들 고정된 강자성층의 자화는 자유층을 스위칭하기에 충분히 큰 인가된 자계의 존재하에서 선호되는 방향으로 고정된 채 유지되고, 다른 전극은 자유 강자성층을 포함하는데, 이 자유 강자성층의 자화는, 인가된 자계가 존재할 때 자화 상태 사이를 자유로이 회전 또는 스위칭한다. 스페이서층은, 고정된 강자성층 및 자유 강자성층에 일반적으로 수직인 방향으로 터널링 전류를 허용하기 위하여, 고정된 강자성층과 자유 강자성층 사이에 위치한다. 제작 도중, 베이스 금속층과 스페이서층 사이에 형성된 적어도 하나의 층은, 구조적으로 x-선 비결정질이며, 더 명확하게 일반적인 x-선 기술로 결정성을 표시하는 피크를 나타내지 않는 구조이거나, 또는 베이스 금속층은 그 자체가 비결정형 구조로 형성된다. x-선 비결정형 구조를 포함하는 이러한 적어도 하나의 층은, 스페이서층과의 경계면에서 자극의 형성을 줄이기 위하여, 상기 적어도 하나의 층에 증착된 층의 조도의 진폭 및/또는 특성 길이 스케일(scale)을 변화시킨다. 조도 진폭의 감소, 및/또는 공간 주파수를 낮추기 위한 조도의 주된 길이 스케일의 이동은 더 평평한 표면과 더 낮은 위상 결합을 초래한다. 부가적으로 설명된 것은, 개선된 자계 응답을 갖는 자기 소자를 제작하는 방법에 관한 것이다.
도 1은 본 발명에 따라 개선된 자계 응답을 갖는 자기 소자의 제 1 실시예의 단면도.
도 2는 본 발명에 따라 개선된 자계 응답을 갖는 자기 소자의 다른 실시예의 단면도.
도 3은 본 발명에 따라 개선된 자계 응답을 갖는 자기 소자의 또 다른 실시예의 단면도.
도 4는 본 발명에 따라 개선된 자계 응답을 갖는 자기 소자의 또 다른 실시예의 단면도.
〈도면 주요 부분에 대한 부호의 설명〉
10 : 자기 소자 12 : 기판
13 : 베이스 금속층 14 : 제 1 전극
16 : 스페이서층 18 : 제 2 전극
19 : 상부 표면 20 : 시드층
21 : 바닥 표면 22 : 템플릿층
24 : x-선 비결정 속박층 26 : 강자성층
28 : 강자성층 30 : 보호 접촉층
본 설명 도중에, 유사한 참조번호는 본 발명을 도시하는 다른 도면에 따라 유사한 소자를 확인하기 위하여 사용된다. 본 명세서에서 개시된 바와 같이, 본 발명의 자기 소자 내에서 x-선 비결정질의 구조가 형성되어 페이서층과의 경계면에서 자극의 형성을 감소시킬 수 있는 다수의 방법이 있다. 보다 상세하게, 모든 실시예에서 베이스 금속층(현재 논의되는)과 스페이서층(현재 논의) 사이에서 x-선 비결정질의 구조가 형성되거나, 또는 베이스 금속층 자체가 비결정 구조로 형성되는 것으로 개시된다. 일반적으로, 이것은 비결정 시드층, 또는 결합된 비결정 시드층과 템플릿층을 포함하여, x-선 비결정성 반강자성 속박층(현재 논의)을 생성하거나, 또는 실제적으로 강자성층중 하나를 비결정으로 형성함으로써, 또는 베이스 금속층을 비결정으로 형성함으로써, 달성된다.
실시예
따라서, 도 1 내지 도 4에 도시된 것은 적층된 자기 소자에서 감소된 닐 결합을 제공하도록, x-선 비결정 층을 실현하는 다양한 실시예이다. 보다 상세하게, 도 1은 본 발명에 따른 자기 소자의 제 1 실시예를 단면도로서 도시한다. 도 1에 도시된 것은 완전히 패턴화된 자기 소자 구조(10)이다. 상기 구조는 기판(12), 제 1 전극의 다중층의 적층(14), 산화 알루미늄을 포함하는 스페이서층(16), 및 제 2 전극의 다중층의 적층(18)을 포함한다. 스페이서층(16)은 제작되는 자기 소자의 형태에 따라 형성됨을 이해해야 한다. 보다 상세하게, MTJ 구조에 있어서 스페이서층(16)은 유전 재질로 형성되고, 스핀 밸브 구조에 있어서, 스페이서층(16)은 도전성 재질로 형성된다. 제 1 전극의 다중층 적층(14)과 제 2 전극의 다중층 적층(18)은 강자성 층을 포함한다. 제 1 전극층(14)은 베이스 금속층(13)상에 형성되는데, 상기 금속층은 기판(12)상에 형성된다. 베이스 금속층(13)은 단일 금속 재질 또는 층, 또는 하나 초과의 금속 재질 또는 층의 적층으로 이루어진 것으로 설명된다. 제 1 전극층(14)은 베이스 금속층(13)상에 증착된 제 1 시드층(20), 템플릿층(22), 반강자성 속박 재질 층(24), 및 하부 반강자성 속박층(24)상에 형성되고 속박층과 교환 결합된 고정된 강자성층(26)을 포함한다. 이러한 제 1 실시예에 있어서, 시드층(20)은 구조적으로 x-선 비결정인 것으로 기술된다. 전형적으로 시드층(20)은 표면상에 형성된 템플릿층(22)을 갖는 질화 탄탈륨(TaNx)으로 형성된다. 이러한 특정 실시예에서의 템플릿층(22)은 루테늄(Ru)으로 형성된다. 시드층(20)과 템플릿층(22)의 이러한 조합은 전형적으로 망간 철(FeMn)로 이루어진 x-선 비결정 속박층(24)을 제공한다.
강자성층(26)은, 인가된 자계가 존재할 때 자기 모멘트가 회전이 금지되는 점에서, 고정되거나, 속박된 것으로 기술된다. 강자성층(26)은 전형적으로, 니켈(Ni), 철(Fe), 및 코발트(Co) 중 하나 이상의 합금으로 형성되고, 상부 표면(19)과 바닥 표면(21)을 포함한다.
제 2 전극 적층(18)은 자유 강자성층(28)과 보호 접촉층(30)을 포함한다. 자유 강자성층(28)의 자기 모멘트는 교환 결합에 의해 고정되거나 속박되지 않고, 인가된 자계가 존재할 때 자유로이 회전한다. 자유 강자성층(28)은 전형적으로 니켈 철(NiFe) 합금 또는 니켈 철 코발트(NiFeCo) 합금으로 형성된다. 이러한 개시 사항으로부터 역구조 또는 플립(flipped) 구조가 예상될 수 있음을 이해해야 한다. 보다 상세하게, 개시된 자기 소자는 상부가 고정된 또는 속박된 층을 포함하여 형성될 수 있고, 따라서 상부 속박 구조로 기술될 수도 있음을 예상할 수 있다.
이전에 논의한 바와 같이, 이러한 특별한 실시예에 있어서, 시드층(20)은 x-선 비결정 구조를 구비하여 형성된다, 보다 상세하게 시드층(20)은 결정 구조를 형성하지 않고 형성된다. 이러한 결정 구조의 부재는 템플릿층(22), 따라서 속박층(24)과의 더 평평하거나, 또는 더 평탄한 경계면을 제공하고, 따라서 닐 결합의 전체적인 감소를 제공한다. 템플릿층(22)이 Ru로 형성되고, 속박층(24)이 FeMn으로 형성되는 상기 특별한 실시예에 있어서, Ru의 얇은 층은 무작위하게 배향된 다결정 구조를 갖는, x-선 비결정 시드층(20)상에서 성장하는데, 이러한 성장은 FeMn이 x-선 비결정으로 되게 한다. 속박층(24)에서의 결정 구조의 이러한 부재는 더 평평하거나, 더 평탄한 고정된 층(26)을 제공하여, 두 경계면(19 및 21)이 제 1 전극에서의 종래의 다결정층에서보다 더 평평하게 된다. 닐 결합의 결과적인 감소는 MRAM 비트에 대한 보다 양호한 스위칭 특성을 갖는 MRAM 장치와 같은 장치를 제공하고, 센서 응용에서 보다 이상적인 응답을 제공한다.
이제 도 2를 참조하면, 도시된 것은 도 1의 소자와 유사한, 본 발명의 자기 소자의 다른 실시예이다. 도 1에 도시된 요소와 유사한 모든 요소는 유사한 번호로 지정되었고, 다른 실시예임을 나타내기 위하여 프라임이 더해졌다.
도 2는 본 발명에 따른 자기 소자의 제 2 실시예를 단면도로 도시한다. 보다 상세하게, 도 2에 도시된 것은 완전히 패턴화된 자기 소자의 구조(10')이다. 상기 구조는 기판(12'), 제 1 전극 다중층의 적층(14'), 산화 알루미늄을 포함하는 스페이서층(16') 및 제 2 전극 다중층의 적층(18')을 포함한다. 제 1 전극의 다중층 적층(14')과 제 2 전극의 다중층 적층(18')은 강자성층을 포함한다. 제 1 전극층(14')은 베이스 금속층(13')상에 형성되는데, 상기 금속층은 기판(12')상에 형성된다. 제 1 전극층(14')은, 베이스 금속층(13')상에 증착되고, 시드층과 템플릿층의 조합으로 작용하는 층(23'), 반강자성 속박 재질 층(24') 및 하부의 반강자성 속박층(24')상에 형성되고 속박층과 교환 결합된 고정된 강자성층(26')을 포함한다.
이러한 제 2 실시예에 있어서, 층(23')은 시드층/템플릿층의 조합으로 작용하는 것으로 기술되었고, 보다 상세하게는 상기 층은 시드층과 템플릿층을 대신한다. 전형적으로 조합층(23')은 탄탈륨(Ta), 루테늄(Ru) 또는 탄탈륨과 질소의 화합물(TaNx)로 형성된다. 알루미늄(Al)과 같은 특정 베이스 금속층과 조합되어 사용되는 이러한 조합층(23')은, 전형적으로 망간 철(FeMn)로 이루어진 x-선 비결정 속박층(24')의 형성을 제공하거나, 이의 성장을 유발(seed)시킨다. 다른 실시예에 있어서, 탄탈륨과 질소의 화합물이 베이스 금속층과 스페이서층 사이에 위치하는데, 탄탈륨과 질소의 화합물 층은 이 때 그 자체가 비결정 구조로 형성되어, 자유 강자성층과 고정된 강자성층 사이의 감소된 위상 결합 강도가 장치의 전기 특성의 열화 없이 얻어지게 되는 점이 개시되었다.
도 1의 장치와 유사하게, 강자성층(26')은, 인가된 자계가 존재할 때 자기 모멘트가 회전이 금지되는 점에서, 고정되거나 속박된 것으로 기술된다. 강자성층(26')은 전형적으로, 니켈(Ni), 철(Fe), 및 코발트(Co) 중 하나 이상의 합금으로 형성되고, 상부 표면(19')과 바닥 표면(21')을 포함한다.
제 2 전극 적층(18')은 자유 강자성층(28')과 보호 접촉층(30')을 포함한다. 자유 강자성층(28')의 자기 모멘트는 교환 결합에 의해 고정되거나 속박되지 않고, 인가된 자계가 존재할 때 자유로이 회전한다. 자유 강자성층(28')은 전형적으로 니켈 철(NiFe) 합금 또는 니켈 철 코발트(NiFeCo) 합금으로 형성된다. 이러한 개시 사항으로부터 역구조 또는 플립(flipped) 구조가 예상될 수 있음을 이해해야 한다. 보다 상세하게, 개시된 자기 소자는 상부가 고정된 또는 속박된 층을 포함하여 형성될 수 있고, 따라서 상부 속박 구조로 기술될 수도 있음을 예상할 수 있다.
이러한 특정 실시예에 있어서, 층(23')은 무작위하게 배향된 다결정 구조를 갖고 형성되고, 이러한 구조는 속박층(24')에서 x-선 비결정 구조를 야기한다. 결정 구조의 이러한 부재는 더 평평하거나 더 평탄한 경계면(21')을 제공하는데, 상기 경계면 상에서 고정된 층(26')을 성장시키고, 이는 차례로 더 평평하거나 더 평탄한 경계면(19')을 생성하고, 따라서 전체적으로 닐 결합의 감소를 야기한다. 이러한 닐 결합의 감소는 MRAM 비트에 대한 보다 더 이상적인 스위칭 특성을 제공하고, 센서 응용에서 보다 이상적인 응답을 제공한다.
이제 도 3을 참조하면, 도시된 것은 도 1과 도 2의 소자와 유사한 본 발명의 자기 소자의 다른 실시예이다. 도 1과 도 2에 도시된 요소와 유사한 모든 요소는 유사한 번호로 지정되었고, 다른 실시예임을 나타내기 위하여 이중 프라임이 더해졌다.
도 3은 본 발명에 따른 자기 소자의 제 3 실시예를 단면도로 도시한다. 보다 상세하게, 도 3에 도시된 것은 완전히 패턴화된 자기 소자의 구조(10'')이다. 상기 구조는 기판(12''), 제 1 전극 다중층의 적층(18''), 산화 알루미늄을 포함하는 스페이서층(16'') 및 제 2 전극 다중층의 적층(14'')을 포함한다. 제 1 전극의 다중층 적층(18'')과 제 2 전극의 다중층 적층(14'')은 강자성층을 포함한다. 제 1 전극층(18'')은 베이스 금속층(13'')상에 형성되는데, 상기 금속층은 기판(12'')상에 형성된다. 제 1 전극층(18'')은, 베이스 금속층(13'')상에 증착된 제 1 시드층(20'')과 템플릿층(22''), 반강자성 속박 재질층(24''), 및 하부 반강자성 속박층(24'')상에 형성되고 이와 교환 결합된 고정된 강자성층(26'')을 포함한다.
도 1 및 도 2의 장치와 유사하게, 강자성층(26'')은, 인가된 자계가 존재할 때 자기 모멘트가 회전이 금지되는 점에서, 고정되거나 속박된 것으로 기술되었다. 강자성층(26'')은 전형적으로, 니켈(Ni), 철(Fe), 및 코발트(Co) 중 하나 이상의 합금으로 형성되고, 상부 표면(19'')과 바닥 표면(21'')을 포함한다. 제 2 전극 적층(14'')은 자유 강자성층(28'')과 보호 접촉층(30'')을 포함한다. 자유 강자성층(28'')의 자기 모멘트는 교환 결합에 의해 고정되거나 속박되지 않고, 인가된 자계가 존재할 때 자유로이 회전한다. 자유 강자성층(28'')은 전형적으로 니켈 철(NiFe) 합금 또는 니켈 철 코발트(NiFeCo) 합금으로 형성된다. 이러한 개시 사항으로부터 도 4에 도시되고, 도 1, 도 2 및 도 3에 도시된 요소와 유사한 3중 프라임으로 지정된 모든 요소를 참조한 구조와 같은, 역구조 또는 플립 구조가 예상될 수 있음을 이해해야 한다. 보다 상세하게, 개시된 자기 소자는 상부가 고정된 또는 속박된 층(26'''으로 지정)을 포함하여 형성될 수 있고, 따라서 상부 속박 구조로 기술될 수도 있음을 예상할 수 있다.
도 3에 도시된 이러한 특정 실시예에 있어서, 고정된 강자성층(26'')은 결정 구조의 형성이 없는 x-선 비결정 구조를 갖고 형성된다. 결정 구조의 이러한 부재는 스페이서층(16'')과의 더 평평하거나 더 평탄한 경계면, 따라서 닐 결합의 감소를 제공한다. 도시된 바와 같이, x-선 비결정 구조를 포함하도록 고정된 층(26'')을 형성함으로써, 결합 자계(Hcpl)의 크기는 극적으로 감소된다.
도 4에 도시된 상부 속박 구조에 대해, 하나 이상의 층(20''', 22''' 및 28''')이 스페이서층(16''')과의 더 평평하거나 더 평탄한 경계면을 생성하기 위하여 x-선 비결정 구조로 형성된다. 층(28'''와 16''') 사이의 경계면이 더 평평하거나 더 평탄할수록, 16'''와 26''' 사이의 경계면을 포함하여 후속적으로 그 위에 형성되는 층 사이의 더 평평하거나 더 평탄한 경계면을 초래하는데, 16'''와 26''' 사이의 상기 경계면은 스페이서에 걸친 닐 결합에 주로 기여한다. 이들 더 평평하거나 더 평탄한 경계면은 닐 결합의 감소를 초래한다.
모든 실시예에 있어서, 다결정층이 아니라 x-선 비결정 베이스 금속층(13'')을 사용하는 것은 그위에 후속적으로 형성되는 층 사이의 더 평평하거나 더 평탄한 경계면을 초래할 것이고, 이는 고정된 층과 자유 층 사이에서 닐 결합의 감소를 초래한다.
모든 실시예에 있어서, 당업자라면, 고정된 층이, 속박 재질 바로 위의 속박 자기층과, 루테늄(Ru) 또는 로듐(Rh)과 같은 비자기층을 통해 상기 속박층에 강하게 반강자성적으로 결합된 고정된 자기층의 세 개 층의 적층으로 대체될 수 있고, 상기 비자기층은 강한 반강자성 결합을 제공하면서 상기 속박 자기층과 상기 고정된 자기층을 분리시키는 점이 이해될 것이다. 당업자라면, 베이스 금속층이 단일 금속 또는 하나 초과의 금속의 적층으로 구성될 수 있음이 또한 이해될 것이다.
본 설명에 따라, 달성하려 하는 것은 x-선 비결정 구조를 갖는 층을 형성함으로써 위상 결합으로도 공지된 닐 결합의 강도를 감소시키는 것이다. 베이스 금속을 증착하는 것에 후속하여 또한 스페이서층을 증착하기에 앞서 x-선 비결정층을 형성하거나, 또는 x-선 비결정 베이스 금속층을 형성하는 것은 자기 전극층과 스페이서층 사이의 더 평평하거나 더 평탄한 경계면을 생성한다. 이들 더 평평하거나 더 평탄한 경계면은, 종래의 결정 또는 다결정층으로 얻어지는 것과 비교하여, 위상 결합으로도 공지된 닐 결합 강도의 감소를 초래한다.
모든 실시예에 있어서, 당업자라면, 고정된 층이, 루테늄(Ru) 또는 로듐(Rh)과 같은 비자기층을 통해 속박층에 강하게 반강자성적으로 결합된 속박 자기층으로 이루어진 세 개 층의 적층으로 대체될 수 있음을 이해해야 한다. 이러한 층은 강한 반강자성 결합을 허용하면서 간격을 제공한다. 당업자라면, 일부 구조에 있어서, 고정된 층과 속박층은 자유층보다 실제적으로 높은 보자력 또는 스위칭 자계를 갖는 단일 층으로 대체됨을 또한 이해할 수 있을 것이다.
따라서, 스페이서층과 나머지 금속 박막 구조와의 경계 표면의 조도에 기초하여 자기 결합이 거의 0이 되는 개선된 자계 응답을 갖는 자기 소자와 이의 제조 방법이 개시되었다. 개시된 바와 같이, x-선 비결정 구조를 갖는 층은 베이스 금속층과 스페이서층 사이에 제공된다. 이러한 기술은, 자기 센서, 자기 기록 헤드, 자기 기록 매체 등등과 같은 패턴화된 자기 소자를 사용하는 장치에 적용될 수 있다. 따라서, 본 명세서에 이러한 경우를 포함하려 한다.

Claims (3)

  1. 자기 소자에 있어서,
    최고 상부 표면을 갖는 베이스 금속층(13)과,
    상기 베이스 금속층의 상기 최고 상부 표면에 위치하고, 강자성층(26)을 포함하는 제 1 전극(14)과,
    상기 제 1 전극으로부터 이격되어 위치하고, 강자성층(28)을 포함하는 제 2 전극(18)으로서, 상기 제 1 전극과 상기 제 2 전극의 상기 강자성층은 고정된 강자성층(26)과 자유 강자성층(28)을 조합하여 포함하되, 상기 고정된 강자성 층은 상기 자유층을 스위칭시킬 수 있는 인가된 자계가 존재할 때 선호되는 방향으로 고정되는 자화를 갖고, 상기 자유 강자성층은 인가된 자계가 존재할 때 자화 상태 사이에서 자유로이 회전하는 자화를 갖는, 제 2 전극(18)과,
    상기 제 1 전극의 상기 강자성층과 상기 제 2 전극의 상기 강자성층 사이에 위치한 스페이서(spacer)층(16)으로서, 상기 스페이서층 아래에 형성된 층 중 하나는, 상기 자유 강자성층과 상기 고정된 강자성층 사이의 감소된 위상 결합 강도가 달성되도록, x-선 비결정 구조인, 스페이서층(16)과,
    상기 베이스 금속층, 상기 제 1 및 제 2 전극, 및 상기 스페이서층이 위에 형성되는 기판(12)을 특징으로 하는, 자기 소자.
  2. 자기 소자에 있어서,
    베이스 금속층(13)과,
    베이스 금속층에 인접하여 위치한, 고정된 강자성층(26)과 이격되어 떨어진 자유 강자성층(28)으로서, 상기 고정된 강자성층은 상기 자유 강자성층을 스위칭시킬 수 있는 인가된 자계가 존재할 때 선호되는 방향으로 고정되는 자기 모멘트를 포함하고, 상기 자유 강자성층은, 상기 고정된 층의 상기 모멘트에 일반적으로 수직으로 배향되고, 인가된 자계가 존재할 때 상기 수직 방향으로부터 자유로이 회전하는 자기 모멘트를 포함하는, 고정된 강자성층(26) 및 자유 강자성층(28)과,
    상기 고정된 강자성층과 상기 자유 강자성층 사이에 위치한 스페이서층(16)으로서, 상기 스페이서층 아래에 형성된 적어도 하나의 층은 상기 자유 강자성층과 상기 고정된 강자성층 사이의 감소된 위상 결합 강도를 생성하기 위하여 x-선 비결정 구조를 갖는, 스페이서층(16)을 포함하는, 자기 소자.
  3. 자기 소자를 제작하는 방법에 있어서,
    표면을 갖는 기판 소자(12)를 제공하는 단계와,
    상기 기판의 최고 상부 표면에 베이스 금속층(13)을 형성하는 단계와,
    상기 베이스 금속층 상에 강자성층을 포함하는 제 1 전극(14)을 형성하는 단계와,
    상기 제 1 전극으로부터 이격되어 위치하고, 강자성층을 포함하는 제 2 전극(18)을 형성하는 단계로서, 상기 제 1 전극과 상기 제 2 전극의 상기 강자성층은 고정된 강자성층(26)과 자유 강자성층(28)을 조합하여 포함하며, 상기 고정된 강자성 층은 상기 자유층을 스위칭시킬 수 있는 인가된 자계가 존재할 때 선호되는 방향으로 고정되는 자화를 갖고, 상기 자유 강자성층은 인가된 자계가 존재할 때 자화 상태 사이에서 자유로이 회전하는 자화를 갖는, 제 2 전극(18)을 형성하는 단계와,
    상기 제 1 전극의 상기 강자성층과 상기 제 2 전극의 상기 강자성층 사이에 위치한 스페이서층(16)을 형성하는 단계로서, 상기 스페이서층 아래에 형성된 적어도 하나의 층은 x-선 비결정 구조를 가지며, 상기 자유 강자성층과 상기 고정된 강자성층 사이에서 감소된 위상 결합 강도를 생성하는, 스페이서층(16)을 형성하는 단계를 포함하는, 자기 소자를 제작하는 방법.
KR1020000058911A 1999-10-21 2000-10-06 개선된 자계 응답을 갖는 자기 소자와 이의 제작 방법 KR100807295B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/422,447 US6205052B1 (en) 1999-10-21 1999-10-21 Magnetic element with improved field response and fabricating method thereof
US9/422,447 1999-10-21
US09/422,447 1999-10-21

Publications (2)

Publication Number Publication Date
KR20010050902A true KR20010050902A (ko) 2001-06-25
KR100807295B1 KR100807295B1 (ko) 2008-02-28

Family

ID=23674929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000058911A KR100807295B1 (ko) 1999-10-21 2000-10-06 개선된 자계 응답을 갖는 자기 소자와 이의 제작 방법

Country Status (7)

Country Link
US (1) US6205052B1 (ko)
EP (1) EP1094329A3 (ko)
JP (1) JP2001203405A (ko)
KR (1) KR100807295B1 (ko)
CN (1) CN1192392C (ko)
SG (1) SG87185A1 (ko)
TW (1) TW498167B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149393B1 (ko) * 2004-07-26 2012-05-25 에버스핀 테크놀러지스, 인크. 자기 터널 접합 소자 구조들 및 이를 제조하는 방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6803615B1 (en) * 2001-02-23 2004-10-12 Western Digital (Fremont), Inc. Magnetic tunnel junction MRAM with improved stability
TW560095B (en) * 2001-04-02 2003-11-01 Canon Kk Magnetoresistive element, memory element having the magnetoresistive element, and memory using the memory element
DE10128964B4 (de) * 2001-06-15 2012-02-09 Qimonda Ag Digitale magnetische Speicherzelleneinrichtung
US6531723B1 (en) * 2001-10-16 2003-03-11 Motorola, Inc. Magnetoresistance random access memory for improved scalability
US6597597B2 (en) * 2001-11-13 2003-07-22 Hewlett-Packard Company Low temperature attaching process for MRAM components
US6747301B1 (en) 2002-02-06 2004-06-08 Western Digital (Fremont), Inc. Spin dependent tunneling barriers formed with a magnetic alloy
CN100461419C (zh) * 2002-07-09 2009-02-11 日本电气株式会社 磁随机存取存储器
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6801415B2 (en) * 2002-08-30 2004-10-05 Freescale Semiconductor, Inc. Nanocrystalline layers for improved MRAM tunnel junctions
US6831312B2 (en) * 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
US6903909B2 (en) * 2002-11-01 2005-06-07 Hewlett-Packard Development Company, L.P. Magnetoresistive element including ferromagnetic sublayer having smoothed surface
US6743642B2 (en) * 2002-11-06 2004-06-01 International Business Machines Corporation Bilayer CMP process to improve surface roughness of magnetic stack in MRAM technology
US20040175845A1 (en) * 2003-03-03 2004-09-09 Molla Jaynal A. Method of forming a flux concentrating layer of a magnetic device
KR20040084095A (ko) * 2003-03-26 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6862211B2 (en) * 2003-07-07 2005-03-01 Hewlett-Packard Development Company Magneto-resistive memory device
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
KR100552690B1 (ko) * 2003-09-26 2006-02-20 삼성전자주식회사 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
KR101001742B1 (ko) * 2003-10-24 2010-12-15 삼성전자주식회사 자기 램 및 그 제조방법
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US8465853B2 (en) * 2004-03-24 2013-06-18 Marvell World Trade Ltd. Glassy metal disk
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
JP4550552B2 (ja) * 2004-11-02 2010-09-22 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
JP2009055050A (ja) * 2008-10-06 2009-03-12 Canon Anelva Corp スピンバルブ型巨大磁気抵抗薄膜またはｔｍｒ膜の製造方法
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US8508221B2 (en) 2010-08-30 2013-08-13 Everspin Technologies, Inc. Two-axis magnetic field sensor having reduced compensation angle for zero offset
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US9368136B2 (en) * 2014-02-27 2016-06-14 Seagate Technology Llc Magnetoresistive sensor having synthetic antiferromagnetic layer in top and bottom shields
US20150263267A1 (en) * 2014-03-13 2015-09-17 Hiroyuki Kanaya Magnetic memory and method for manufacturing the same
CN104134748B (zh) * 2014-07-17 2017-01-11 北京航空航天大学 一种信息传感及存储器件及其制备方法
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US10115892B2 (en) 2015-11-23 2018-10-30 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
US9780299B2 (en) 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
US10622047B2 (en) 2018-03-23 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11152024B1 (en) * 2020-03-30 2021-10-19 Western Digital Technologies, Inc. Piezoelectric-based microactuator arrangement for mitigating out-of-plane force and phase variation of flexure vibration

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173873A (en) * 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
US5329486A (en) * 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
US5617071A (en) * 1992-11-16 1997-04-01 Nonvolatile Electronics, Incorporated Magnetoresistive structure comprising ferromagnetic thin films and intermediate alloy layer having magnetic concentrator and shielding permeable masses
US5583725A (en) * 1994-06-15 1996-12-10 International Business Machines Corporation Spin valve magnetoresistive sensor with self-pinned laminated layer and magnetic recording system using the sensor
US5909345A (en) * 1996-02-22 1999-06-01 Matsushita Electric Industrial Co., Ltd. Magnetoresistive device and magnetoresistive head
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5764567A (en) * 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
JP3593220B2 (ja) * 1996-10-11 2004-11-24 アルプス電気株式会社 磁気抵抗効果多層膜
US5768181A (en) * 1997-04-07 1998-06-16 Motorola, Inc. Magnetic device having multi-layer with insulating and conductive layers
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149393B1 (ko) * 2004-07-26 2012-05-25 에버스핀 테크놀러지스, 인크. 자기 터널 접합 소자 구조들 및 이를 제조하는 방법

Also Published As

Publication number Publication date
TW498167B (en) 2002-08-11
SG87185A1 (en) 2002-03-19
CN1294390A (zh) 2001-05-09
EP1094329A3 (en) 2004-09-01
KR100807295B1 (ko) 2008-02-28
JP2001203405A (ja) 2001-07-27
EP1094329A2 (en) 2001-04-25
US6205052B1 (en) 2001-03-20
CN1192392C (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
KR100807295B1 (ko) 개선된 자계 응답을 갖는 자기 소자와 이의 제작 방법
JP4969725B2 (ja) 二重磁気状態を有する磁気エレメントおよびその製造方法
US7067331B2 (en) Method of making amorphous alloys for semiconductor device
EP1279176B1 (en) Magnetic element with insulating veils and fabricating method thereof
US6376260B1 (en) Magnetic element with improved field response and fabricating method thereof
EP2366199B1 (en) Magnetic memory cells with radial barrier
US7497007B2 (en) Process of manufacturing a TMR device
US6852550B2 (en) MRAM sense layer area control
US7054119B2 (en) Coupled ferromagnetic systems having modified interfaces
US6469926B1 (en) Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
JP4027041B2 (ja) メモリセル装置及びその製造方法
US20130005052A1 (en) Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120058574A1 (en) MRAM with storage layer and super-paramagnetic sensing layer
JP2006506828A (ja) 改良型ｍｒａｍトンネル接合のためのナノ結晶層

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170215

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190208

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 13