KR20010047854A - 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기 - Google Patents

개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기 Download PDF

Info

Publication number
KR20010047854A
KR20010047854A KR1019990052243A KR19990052243A KR20010047854A KR 20010047854 A KR20010047854 A KR 20010047854A KR 1019990052243 A KR1019990052243 A KR 1019990052243A KR 19990052243 A KR19990052243 A KR 19990052243A KR 20010047854 A KR20010047854 A KR 20010047854A
Authority
KR
South Korea
Prior art keywords
output
phase
value
data
cosine
Prior art date
Application number
KR1019990052243A
Other languages
English (en)
Other versions
KR100334125B1 (ko
Inventor
정기주
김대진
최승남
김진율
Original Assignee
홍승억
주식회사 엠엠씨 테크놀로지
강상훈
정보통신연구진흥원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍승억, 주식회사 엠엠씨 테크놀로지, 강상훈, 정보통신연구진흥원 filed Critical 홍승억
Priority to KR1019990052243A priority Critical patent/KR100334125B1/ko
Publication of KR20010047854A publication Critical patent/KR20010047854A/ko
Application granted granted Critical
Publication of KR100334125B1 publication Critical patent/KR100334125B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기가 개시된다. 샘플값이 빠지는 경우가 없고 또한 그 값이 급변하는 경우가 없도록 하기 위해 룩업테이블 메모리의 사인신호 0번지 값을 0이 아닌 sin 45도 값으로 바꾸어 대칭성을 이용한다. 사인과 코사인의 영(0)번지 룩업테이블의 샘플값을 이용해야 할 경우에는 로직 회로를 이용해서 외부적으로 사인의 경우 영(0)을 부여하고 코사인의 경우 최대값인 1을 강제적으로 부여한다. 이 방법에 따라 디지털 주파수 합성기를 구성하면 약간의 로직 회로가 추가되지만 스퓨리어스 잡음(spurious noise)을 줄여서 주파수 스펙트럼 특성을 개선할 수 있다.

Description

개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기 {DIGITAL FREQUENCY SYNTHESIZER WITH ENHANCED FREQUENCY SPECTRUM}
본 발명은 디지털 통신에 관한 것으로서 보다 상세하게는 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기에 관한 것이다.
디지털 주파수 합성기는 디지털 통신에서 다양하게 응용되어 쓰이고 있다. 요구되는 특성으로는 넓은 주파수 대역폭, 높은 주파수 해상도, 빠른 스위칭 속도, 그리고 좋은 주파수 스펙트럼 특성 등이다.
통신 모뎀의 변/복조부에는 주파수 합성기가 포함된다. 주파수 합성기에 오랫동안 사용되었던 위상 동기 루프 방식은 스퓨리어스 잡음(spurious noise)이 작으나, 주파수 해상도가 높을수록 위상 잡음이 증가하며 새로운 주파수로의 스위칭 속도가 느리다는 단점이 있다. 이러한 단점을 보완한 것이 직접 디지털 합성 방식인 수치제어발진기(Numerically Controlled Oscillator: 이하 'NCO'라 함) 이다. 이 방식은 저렴하게 높은 주파수 해상도를 얻을 수 있고 스위칭 속도가 빠르며 위상 잡음이 크다. 또한, 요구되는 클럭의 속도가 빠르므로 전력 소모가 커지게 된다. 따라서 저전력이면서 클럭의 속도를 높여 넓은 주파수 대역폭을 얻는 것이 중요하다.
도 1은 NCO 블록 다이어그램과 신호 흐름을 나타낸다. 입력되는 주파수제어워드(frequency control word: 이하 'FCW'라 함)는 출력주파수를 조절하며, j비트 위상 누적기(10)에 누적되면서 오버플로우가 생기면 2j모듈 연산이 된다. 위상누적기(10)의 출력 위상은 룩업테이블(20)에 저장된 사인 신호의 크기와 1:1 대응을 이루어 위상에 해당되는 크기를 출력하고 디지털/아날로그 변환기(30)와 필터(40)를 거쳐 최종적으로 아날로그 신호가 만들어진다.
룩업테이블(20)은 ROM으로 구현되므로 복잡성을 줄이고 메모리 엑세스 시간을 빠르게 하기 위해서는 크기를 최소로 해야 한다. 아래 식 (1)은 NCO의 출력 주파수를 결정하는 식이고 식 (2)는 주파수 해상도를 나타낸다.
fout= FCW·fclk/2j
Δf = fclk/2j
그러므로 출력 주파수(fout)의 대역폭을 넓히려면 클럭 주파수(fclk)를 높여야 하고, 주파수 해상도를 높이려면 위상누적기(10)의 비트수를 늘려야 한다. NCO의 출력주파수는 클럭주파수의 50% 까지 가능하지만, 필터링이 어렵기 때문에 실제로는 약 40%로 출력 주파수가 제한된다.
실제 NCO 블록의 대부분은 ROM이 차지하기 때문에 룩업테이블(20)의 크기를 최대한 줄이는 것이 효과적이다. 90도 룩업테이블을 이용해 NCO를 구현하는 방법도 있지만, 45도 룩업테이블을 이용함으로써 하드웨어 양을 훨씬 줄일 수가 있다. 즉 사인 신호의 0부터 45도까지의 크기 정보, 코사인 신호의 0부터 45도까지의 크기 정보를 룩업테이블(20)에 저장하여 전체 360도 신호를 생성하는 데 이용하는 것이다.
도 2는 사인 신호와 코사인 신호의 생성 방법을 보여준다. 사인 신호의 경우 A와 C 영역의 샘플들이 룩업테이블에 저장되고 나머지 영역의 샘플들은 대칭성과 인버팅 성질을 이용하여 얻을 수 있다. 위상누적기(10)의 N 비트 출력 중 최상위 3비트 p[N-1,N-2,N-3]로 각 영역을 구분하고 룩업테이블의 내용을 대칭(mirroring)시킬 것인가 혹은 인버팅(inverting)시킬 것인가를 결정한다. 대칭성의 여부는 p[N-3]로 결정하고, 인버팅의 여부는 p[N-1]으로 결정한다. 그리고 A, D, E 및 H 영역은 사인의 룩업테이블을 사용하고 B, C, F 및 G 영역은 코사인의 룩업테이블을 사용한다. 이는 p[N-2]와 p[N-3]의 exclusive-OR로 결정된다.
코사인 신호의 경우, 대칭성의 여부는 사인과 동일하고 인버팅의 여부는 p[N-1]과 p[N-2]의 exclusive-OR로 결정된다. A, D, E 및 H 영역은 코사인의 룩업테이블을 사용하고 B, C, F 및 G 영역은 사인의 룩업테이블을 사용한다. 이것 역시 p[N-2]와 p[N-3]의 exclusive-OR로 결정된다.
디지털 주파수 합성기인 NCO를 구현할 때, 룩업테이블을 구현하는 롬(ROM)의 크기를 줄일 수 있는 효과 때문에, 사인 코사인 룩업테이블은 0~45도까지의 내용을 저장하여 이 정보를 가지고 360도의 나머지 영역을 표현하는 방식이 일반적으로 이용되고 있다. p[N-1], p[N-2], p[N-3]은 각각의 영역을 구분하는 역할을 하고 그에 따라 룩업테이블의 내용을 대칭시킬 것인가(mirroring) 부호를 반대로 할 것인가(inverting)를 결정하게 된다.
도 3은 사인 신호를 자세히 살펴 본 것인데, x점을 기준으로 대칭성을 이용하여 NCO를 구현하는 방식은 흰 원으로 표시된 정현파의 중간부분의 샘플이 빠지게 되어 신호의 불연속성이 일어나 스퓨리어스 잡음의 증가를 가져오는 문제가 있다. 불연속성이 생기는 이유는 실제 사인의 룩업테이블은 1/8상한(50a)의 0도~44도 위상에 대해서만 마련되어 있고, 코사인의 룩업테이블 또한, 3/8상한(50b)의 90도~134도 위상에 대해서만 마련되어 있기 때문이다. 즉, 45도와 135도에 관한 데이터를 룩업테이블에 마련하고 있지 않는 것은 이를 포함할 경우 밀러링과 인버팅 간의 충돌이 발생하기 때문이다.
그래서 도 4에 도시된 기존의 방법처럼, 대칭되는 점 x의 위치를 바꾸면, 완전 대칭이 되어 샘플이 빠지는 문제는 해결할 수 있다. 그러나, 45도 및 135도를 전후로 하여 값이 갑자기 변하는 현상이 나타나게 된다. 따라서, 1/8상한(60a)과 2/8상한(60b) 사이, 3/8상한(60c)과 4/8상한(60d) 사이, 5/8상한(60e)과 6/8상한(60f) 사이, 그리고 7/8상한(60g)과 8/8상한(60h) 사이에서 샘플링 함수값의 급변이 발생하여 주파수 스펙트럼 특성에 나쁜 영향을 미친다. 직접 디지털 합성 방식인 NCO에 대한 성능 평가의 기준은 스퓨리어스 잡음의 크기가 되는데, 위와 같이 정현파의 중간에 샘플이 빠지게 되어 완전한 정현파를 이루지 못하면 주파수 스펙트럼에서 스퓨리어스 잡음을 증가시키는 결과를 가져오게 된다.
본 발명은 샘플의 누락이나 급변이 없도록 룩업테이블의 내용을 수정하여 이상적인 정현파를 발생하도록 하므로써 스퓨리어스 잡음을 줄여 NCO의 주파수 스펙트럼 특성을 개선할 수 있는 NCO를 제공하는 것을 그 목적으로 한다.
도 1은 수치제어발진기(NCO)의 구성을 도시한 블록도를 신호흐름과 함께 도시한다.
도 2는 360도 위상을 8개의 상한으로 구분하여 미러링과 인버팅을 이용하여 사인 및 코사인 신호를 생성하는 방법을 설명하기 위한 도면이다.
도 3은 불완전한 대칭에 의해 신호의 불연속성이 발생하는 문제를 갖는 종래의 사인신호 생성방법을 설명하기 위한 도면이다.
도 4는 샘플값의 급변구간이 있어 스퓨리어스 잡음을 발생하는 문제를 갖는 종래의 사인신호 생성방법을 설명하기 위한 도면이다.
도 5는 본 발명에 따른 사인신호 생성방법을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 NCO의 구성을 도시한 회로도이다.
<주요부분에 대한 부호의 설명>
10: 위상누적기 20: 룩업테이블
30: D/A 변환기 40: 필터
100: 주파수제어워드 102: 가산기
104: 위상누적기 106, 128, 130: 2의 보수생성기
116: 영위상판정부 112: 사인룩업테이블
114: 코사인룩업테이블 108, 124, 126, 134, 136: 멀티플렉서
상기의 목적을 달성하기 위하여, 주파수제어워드(FCW)의 위상을 누적하면서 2N모듈 연산을 수행하고, 360도 위상을 사인, 코사인_미러, 코사인, 사인_미러, 사인_인버전, 코사인_미러_인버전, 코사인_인버전, 사인_미러_인버전의 8가지 상한으로 구분하여 그 중 어느 한 상한을 지정하기 위한 상한데이터로서 t비트를 그리고 0도~45도 분량의 위상데이터로서 M-t비트를 출력하는 위상누적수단; 상기 t비트의 상한데이터를 이용하여, 미러링 상한과 비미러링 상한을 구별하는 제1선택데이터, 사인관련 상한과 코사인관련 상한을 구별하는 제2선택데이터, 사인에 관한 인버팅관련 상한과 비인버팅관련 상한을 구별하는 제3선택데이터, 그리고 코사인에 관한 인버팅관련 상한과 비인버팅관련 상한을 구별하는 제4선택데이터를 각각 생성하는 선택데이터생성수단; 상기 위상누적수단에서 출력되는 상기 위상데이터를 입력받아 상기 위상데이터에 대한 2의 보수데이터를 생성하여 출력하기 위한 제1보수생성수단; 상기 위상누적수단에서 출력되는 상기 위상데이터와 상기 제1보수생성수단에서 출력되는 상기 보수데이터를 병행적으로 입력받아 상기 제1선택데이터가 지정하는 하나만을 선택적으로 출력하는 제1선택수단; 0도에 대응하는 값으로 sin π/4 의 값을 저장하고 0 < x < π/4 사이의 위상 x에 대응하는 값으로 사인함수값 sin x 을 저장하며, 입력단에 인가되는 상기 제1선택수단의 출력값이 가리키는 위상에 대응하는 사인함수값을 출력하는 사인 룩업테이블; 0도에 대응하는 값으로 cos π/4 의 값을 저장하고 0 < x < π/4 사이의 위상 x에 대응하는 값으로 코사인함수값 cos x 를 저장하며, 입력단에 인가되는 상기 제1출력수단의 출력값이 가리키는 위상에 대응하는 코사인함수값을 출력하는 코사인 룩업테이블; 상기 사인 룩업테이블의 출력값과 상기 코사인 룩업테이블의 출력값을 각각 별도의 입력단을 통해 입력받아 그대로 제1출력단과 제2출력단을 통해 별도로 출력하되, 상기 사인 룩업테이블과 상기 코사인 룩업테이블의 0위상에 대응하는 함수값을 이용해야 할 경우에는 상기 사인 룩업테이블의 출력값은 0으로 강제 변환하여 제1출력단으로 출력하고 상기 코사인 룩업테이블의 출력값은 1로 강제 변환하여 제2출력단으로 출력하는 영위상처리수단; 상기 제2 선택데이터에 응하여, 상기 영위상처리수단에서 출력되는 사인함수값과 코사인함수값을 별도로 입력받아 그 중 하나를 선택적으로 출력하는 제2선택수단; 상기 제2 선택데이터에 응하여, 상기 영위상처리수단에서 출력되는 사인함수값과 코사인함수값을 별도로 입력받아 상기 제2선택수단에 의해 선택되지 않은 나머지 하나를 선택적으로 출력하는 제3선택수단; 상기 제2선택수단의 출력값의 2의 보수를 생성하는 제2보수생성수단; 상기 제3선택수단의 출력값의 2의 보수를 생성하는 제3보수생성수단; 상기 제3선택데이터에 응하여, 상기 제2선택수단의 출력값과 상기 제2보수생성수단의 출력값 중 어느 하나를 선택적으로 출력하는 제4선택수단; 및 상기 제4선택데이터에 응하여, 상기 제3선택수단의 출력값과 상기 제3보수생성수단의 출력값 중 어느 하나를 선택적으로 출력하는 제5선택수단을 구비하는 것을 특징으로 하는 디지털 주파수 합성기가 제공된다.
본 발명의 바람직한 구성과 다양한 실시예는 특허청구범위의 기재 및 후술하는 상세한 설명으로부터 보다 명확하게 이해될 수 있을 것이다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
스퓨리어스 잡음이 작으려면 디지털 샘플의 값의 변화가 원래의 아날로그 신호의 모양과 비슷해야 한다. 따라서 도 5가 보이는 것처럼 룩업테이블 메모리의 사인 신호 0번지 값 즉, 1/8상한(70a)의 최초 위상값과 코사인 신호 0번지 값 즉, 3/8상한(70c)의 최초 위상값을 0(도면에서는 흰 원으로 표시됨)이 아닌 sin 45도 의 값(도면에서는 검은 원으로 표시됨)으로 바꾸면 대칭성을 이용할 때 샘플이 빠지는 경우가 없고 값이 갑자기 변하지도 않는다.
이와 더불어, 사인과 코사인의 영(0) 번지 룩업테이블의 샘플 즉, 도 5에서 흰 원으로 표시되어 있는 것과 같이 각 1/8상한(70a), 3/8상한(70c), 5/8상한(70e) 및 7/8상한(70g)의 영(0) 위상에 대응하는 함수값을 이용해야 할 경우에는 로직 회로를 이용해서 외부적으로 사인의 경우 영(0)을 부여하고 코사인의 경우 최대값인 1을 강제적으로 부여한다. 이 방법은 약간의 로직 회로가 추가되지만 스퓨리어스 잡음을 줄여서 주파수 스펙트럼 특성을 개선할 수 있다.
도 6은 본 발명의 바람직한 일실시예에 따른 NCO의 회로구성을 보여준다. NCO는 크게 위상누적수단(200), 선택신호생성수단(210), 위상미러링수단(220), 사인 및 코사인 룩업테이블(112, 114), 영위상처리수단(230), 경로스위칭수단(240), 그리고 제1 및 제2 인버팅처리수단(250, 260)을 갖는다.
위상누적수단(200)은 주파수제어워드부(100), 가산기(102) 및 위상누적기(104)를 갖는다. 가산기(102)는 주파수제어워드부(100)가 제공하는 N비트 제어워드와 위상누적기(104)로부터 피드백되는 N비트 위상데이터를 더하여 위상누적기(104)에 제공한다. 가산기(102)로부터 제공되는 N비트 위상데이터는 위상누적기(104)에 누적되면서 오버플로우가 생기면 2N모듈 연산이 된다.
이 연산결과로 발생되는 N비트의 데이터 중 M비트가 사인 및 코사인 함수값을 발생시키는 입력데이터로 이용된다. M비트 데이터중 최상위 3비트의 상한데이터 P[N-1:N-3]는 선택신호생성수단(210)에 입력되고 나머지 M-3비트의 위상데이터 P[N-4:N-M]는 위상미러링수단(220)으로 제공된다.
선택신호생성수단(210)은 두 개의 익스크루시브-오어게이트(Ex-OR)를 포함한다. 제1익스크루시브-오어게이트(110)는 P[N-2]와 P[N-3]의 두 비트에 대한 배타적 논리합 연산을 수행하며, 제2익스크루시브-오어게이트(132)는 P[N-1]와 P[N-2]의 두 비트에 대한 배타적 논리합 연산을 수행한다.
위상미러링수단(220)은 상기 위상데이터 P[N-4:N-M]의 2에 대한 보수를 생성하는 2의 보수기(106)와, 상기 위상데이터 P[N-4:N-M]를 로직 0의 입력단을 통해 입력받고 상기 2의 보수기(106)의 출력을 로직 1의 입력단을 통해 입력받으며 P[N-3] 비트 데이터의 값에 따라 어느 하나를 출력하는 2x1 멀티플렉서(108)를 갖는다. 도 5에 나타낸 바와 같이 상기 위상데이터 P[N-4:N-M]와 그의 2에 대한 보수는 대칭관계에 있다. P[N-3] 비트 데이터가 1의 값을 갖는 경우는 총 8개의 상한들 중에서 미러링을 해야 할 상한들(70b, 70d, 70f, 70h)을 선택하는 것에 대응되며, 0의 값을 갖는 경우는 비미러링관련 상한들(70a, 70c, 70e, 70g)을 선택하는 것에 대응된다.
멀티플렉서(108)에서 선택되어 나오는 위상데이터는 사인 룩업테이블(112)에도 입력될 뿐만 아니라 코사인 룩업테이블(114)에도 인가된다. 사인 및 코사인 룩업테이블(112, 114)은 롬(ROM)으로 구현한다. 사인 룩업테이블(112)은 0 < x < π/4 사이의 위상 x에 대응하는 값으로 사인함수값 sin x 을 저장하지만, 위상 0도에 대응하는 함수값으로 sin 0의 값을 저장하는 것이 아니라 sin π/4 의 값을 저장한다. 코사인 룩업테이블(114)도 마찬가지어서 0 < x < π/4 사이의 위상 x에 대응하는 값으로 코사인함수값 cos x 를 저장하지만, 위상 0도에 대응하는 함수값으로 cos 0의 값을 저장하는 것이 아니라 cos π/4 의 값을 저장한다. 사인 룩업테이블(112)과 코사인 룩업테이블(114)은 상기 멀티플렉서(108)에서 출력되는 위상데이터에 대응되는 번지에 저장된 L-1비트의 함수값을 각각 출력한다.
사인룩업테이블(112)과 코사인룩업테이블(114)에 각각 저장되어 있는 위상 0도에 대응하는 함수값 sin π/4(혹은 cos π/4)는 미러링관련 상한들(70b, 70d, 70f, 70h)에 있어서는 정확한 값이지만, 비미러링관련 상한들(70a, 70c, 70e, 70g)에 있어서는 오히려 부정확한 값이다. 따라서 이를 바로 잡아주는 수단이 필요하며, 영위상처리수단(230)이 이를 위한 것이다.
영위상처리수단(230)은, P[N-3] = 0 임과 동시에 상기 위상데이터 P[N-4:N-M] = 0 인 조건을 동시에 만족하는 경우에는 로직 0을 출력하고, 그 밖의 경우에는 로직 1을 출력하는 영위상판단부(116)와, 영위상판단부(116)의 출력을 인버팅하여 출력하는 인버터(122)와, 사인 룩업테이블(112)의 출력과 영위상판단부(116)의 출력을 로직 앤드하여 출력하는 앤드게이트(118)와 코사인 룩업테이블(114)의 출력과 인버터(122)의 출력을 로직 오어하여 출력하는 오어게이트(120)를 포함한다.
비미러링관련 상한들(70a, 70c, 70e, 70g)의 최초 위상값이 영위상판단부(116)에 입력되는 경우에만 영위상판단부(116)가 0의 값을 출력한다. 따라서, 이 경우에는 앤드게이트(118)에는 0이 입력되고 오어게이트(120)에는 1이 입력된다. 그리고, 사인룩업테이블(112)로부터 입력되는 데이터의 크기에 상관없이 앤드게이트(118)는 항상 0을 출력한다. 또한 오어게이트(120)는 코사인 룩업테이블(114)의 출력데이터의 크기에 상관없이 항상 1을 출력한다. 그 결과 비미러링관련 상한들(70a, 70c, 70e, 70g)에 있어서의 최초 위상값에 대응하는 사인 및 코사인 함수값이 0과 1로 바르게 정정된다.
앤드게이트(118)의 출력값과 오어게이트(120)의 출력값은 경로스위칭수단(240)을 통과하면서 출력경로에 관한 제어를 받는다. 경로스위칭수단(240)은 두 개의 멀티플렉서(124, 126)를 포함한다. 하나의 멀티플렉서(124)의 로직 0과 로직 1의 두 입력단에는 앤드게이트(118)와 오어게이트(120)의 출력단이 각각 연결된다. 나머지 멀티플렉서(126)의 로직 0과 로직 1의 두 입력단에는 오어게이트(120)와 앤드게이트(118)의 출력단이 각각 연결된다. 그리고, 두 개의 멀티플렉서(124, 126)의 각 제어단에는 익스크루시브-오어(110)의 출력단이 연결된다. 익스크루시브-오어게이트(110)가 1을 출력하는 경우는 코사인관련 상한들(70b, 70c, 70f, 70g)이고, 0을 출력하는 경우는 사인관련 상한들(70a, 70d, 70e, 70h)이다. 위와 같은 연결에 의하면, 멀티플렉서(124)가 앤드게이트(118)의 출력값을 선택하면, 멀티플렉서(126)는 오어게이트(120)의 출력값을 선택한다. 또 다른 경우로, 멀티플렉서(126)가 앤드게이트(118)의 출력값을 선택하면, 멀티플렉서(124)는 오어게이트(120)의 출력값을 선택한다. 결국, 멀티플렉서(124)를 통해 출력되는 데이터는 사인함수에 관한 것인데 비해, 멀티플렉서(126)를 통해 출력되는 데이터는 코사인함수에 관한 것이 된다.
멀티플렉서(124)의 출력단에는 제1인버팅처리수단(250)이 연결된다. 제1인버팅처리수단(250)은 멀티플렉서(124)의 출력데이터의 2에 대한 보수를 생성하는 즉, 사인함수값을 부호변환(inverting)한 값을 생성하는 2의 보수기(128)와, 멀티플렉서(124)의 출력데이터와 2의 보수기(128)의 출력데이터를 로직 0과 로직 1의 입력단으로 각각 입력받고 제어단으로 입력되는 최상위비트데이터 P[N-1]의 값에 따라 두 입력데이터중 어느 하나를 선택적으로 출력하기 위한 멀티플렉서(134)를 포함한다. 사인함수에 있어서, 최상위비트데이터 P[N-1]의 값이 0이면 양의 상한(70a, 70b, 70c, 70d)에 해당하고 따라서 멀티플렉서(134)는 로직 0의 입력단에 인가되는 부호가 변환되지 않은 데이터를 출력하고, P[N-1]의 값이 1이면 음의 상한(70e, 70f, 70g, 70h)에 해당하고 따라서 멀티플렉서(134)는 로직 1의 입력단에 인가된 부호 변환된 데이터를 출력한다.
또한, 멀티플렉서(126)의 출력단에는 제2인버팅처리수단(260)이 각각 연결된다. 제2인버팅처리수단(260)은 멀티플렉서(126)의 출력데이터의 2에 대한 보수를 생성하는 즉, 코사인함수값을 부호변환(inverting)한 값을 생성하는 2의 보수기(130)와, 멀티플렉서(126)의 출력데이터와 2의 보수기(130)의 출력데이터를 로직 0과 로직 1의 입력단으로 각각 입력받고 제어단으로 입력되는 익스크루시브-오어게이트(132)의 출력값에 따라 두 입력데이터중 어느 하나를 선택적으로 출력하기 위한 멀티플렉서(136)를 포함한다. 코사인함수에 있어서, 익스크루시브-오어게이트(132)의 출력값이 0이면 양의 상한(비도시, 도 5의 70a, 70b, 70g, 70h이 이에 해당함)에 해당하고 따라서 멀티플렉서(136)는 로직 0의 입력단에 인가된 부호 변환되지 않은 데이터를 출력하고, 익스크루시브-오어게이트(132)의 출력값이 1이면 음의 상한(비도시, 도 5의 70c, 70d, 70e, 70f)에 해당하고 따라서 멀티플렉서(134)는 로직 1의 입력단에 인가된 부호 변환된 데이터를 출력한다.
결국, 본 발명에 따른 NCO는 위상누적기(104)에서 출력되는 최상위 M비트중 3비트의 상한데이터와 나머지 비트의 위상데이터를 이용하여 멀티플렉서(134)와 멀티플렉서(136)를 통해 각각 사인함수의 샘플링값 sin 2πFT과 코사인함수의 샘플링값 cos 2πFT을 각각 출력한다.
이와 같이 얻어진 샘플값은 디지털/아날로그 변환처리와 필터링처리와 같은 후처리를 거쳐 최종적으로 원하는 형태의 아날로그신호로 만들어낸다(도 1 참조). 상기 제1 및 제2 인버팅처리수단(250, 260)의 출력단 즉, 멀티플렉서(134)와 멀티플렉서(136)의 출력단에는 디지털/아날로그(D/A) 변환기(비도시)를 더 부가하여 출력되는 디지털 형태의 샘플값을 아날로그 신호로 변환한다. 또한, 상기 D/A 변환기의 후단에는 필터회로(비도시)를 더 부가하여 상기 D/A 변환수단의 출력값을 필터링하여 스무딩(smoothing) 처리를 한 아날로그신호로 만들어낸다.
이상에서는 본 발명의 바람직한 실시예를 설명하였다. 위상누적기는 24비트짜리를 채용하고, 210어드레스를 갖는 10비트의 45도 사인 및 코사인 룩업테이블을 채용하며, 동작 클럭 주파수는 40 MHz를 사용하여 NCO를 구성하고, 각각의 FCW에 따른 스퓨리어스 잡음의 크기를 기존의 방법과 제안한 방법을 사용했을 때 비교하는 것으로 전산모의실험을 하였다.
입력되는 FCW에 의해 디지털 캐리어 신호의 출력 주파수가 달라진다. 동작 클럭 주파수를 40 MHz라고 볼 때 앞서 언급된 식 (1)에 의해 IF 주파수가 구해지고, 식 (2)에 의해 주파수 해상도는 2.384 Hz이다. 출력 신호를 주파수 스펙트럼으로 보면 스퓨리어스 신호들이 나타나고 이것을 캐리어 신호의 크기와 비교하여 그 결과를 표 1로 정리하였다. 표에서 알 수 있듯이 본 발명에 따른 NCO가 종래의 방식에 비하여 훨씬 좋은 주파수 스펙트럼 특성을 가진다는 것을 확인할 수가 있다.
FCW IF[Hz] 기존의 방법 제안한 방법
211 4.883K -72dBc -90dBc
212 9.766K -72dBc -88dBc
213 19.531K -72dBc -84dBc
214 39.063K -72dBc -82dBc
215 78.125K -71dBc -81dBc
216 156.25K -71dBc -80dBc
217 312.50K -72dBc -75dBc
218 625.00K -70dBc -74dBc
219 1.25M -71dBc -72dBc
220 2.50M -71dBc -70dBc
221 5.00M -69dBc -72dBc
제안한 방법을 Verilog로 코딩하여 합성한 결과 룩업테이블의 ROM 크기를 제외한 나머지의 총 게이트 수는 약 1500개였다. 이것은 기존의 방법보다 앤드게이트 10개, 오어게이트 11개, 그리고 인버터 1개만 더 추가될 뿐이다. 결국, 본 발명은 기존의 방법과 하드웨어 양이 거의 차이가 없으면서도 기존의 방법보다 개선된 주파수 스펙트럼 특성을 갖는 NCO를 구현할 수 있게 해준다. 구현된 NCO는 FSK 변조, FM 변조, SSB 변조, 그리고 디지털 동기 복조 회로에 매우 유용하게 사용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 주파수제어워드(FCW)의 위상을 누적하면서 2N모듈 연산을 수행하고, 360도 위상을 사인, 코사인_미러, 코사인, 사인_미러, 사인_인버전, 코사인_미러_인버전, 코사인_인버전, 사인_미러_인버전의 8가지 상한으로 구분하여 그 중 어느 한 상한을 지정하기 위한 상한데이터로서 t비트를 그리고 0도~45도 분량의 위상데이터로서 M-t비트를 출력하는 위상누적수단;
    상기 t비트의 상한데이터를 이용하여, 미러링 상한과 비미러링 상한을 구별하는 제1선택신호, 사인관련 상한과 코사인관련 상한을 구별하는 제2선택신호, 사인에 관한 인버팅관련 상한과 비인버팅관련 상한을 구별하는 제3선택신호, 그리고 코사인에 관한 인버팅관련 상한과 비인버팅관련 상한을 구별하는 제4선택신호를 각각 생성하는 선택신호생성수단;
    상기 제1선택신호에 응하여, 상기 위상데이터와 상기 위상데이터의 위상미러링데이터인 상기 위상데이터의 2의 보수데이터 중 어느 하나를 선택적으로 출력하기 위한 위상미러링수단;
    0도에 대응하는 값으로 sin π/4 의 값을 저장하고 0 < x < π/4 사이의 위상 x에 대응하는 값으로 사인함수값 sin x 을 저장하며, 상기 위상밀러링수단에서 출력된 위상데이터에 대응하는 사인함수값을 출력하는 사인 룩업테이블;
    0도에 대응하는 값으로 cos π/4 의 값을 저장하고 0 < x < π/4 사이의 위상 x에 대응하는 값으로 코사인함수값 cos x 를 저장하며, 상기 위상밀러링수단에서 출력된 위상데이터에 대응하는 코사인함수값을 출력하는 코사인 룩업테이블;
    상기 사인 룩업테이블의 출력값과 상기 코사인 룩업테이블의 출력값을 별도의 입력단을 통해 입력받아 그대로 제1출력단과 제2출력단을 통해 출력하되, 상기 사인 룩업테이블과 상기 코사인 룩업테이블의 0위상에 대응하는 함수값을 이용해야 할 경우에는 상기 사인 룩업테이블의 출력값은 0으로 변환하여 제1출력단으로 출력하고 상기 코사인 룩업테이블의 출력값은 1로 변환하여 제2출력단으로 출력하는 영위상처리수단;
    상기 제2 선택신호에 응하여, 두 개의 입력단을 통해 인가되는 상기 영위상처리수단에서 출력되는 사인함수값과 코사인함수값을 제1 및 제2 출력단으로 내보내는 출력경로를 스위칭제어하기 위한 경로스위칭수단;
    상기 제3선택신호에 응하여, 상기 경로스위칭수단의 제1출력단의 출력값과 이 출력값의 2의 보수값 중 어느 하나를 선택적으로 출력하는 제1인버팅처리수단; 및
    상기 제4선택신호에 응하여, 상기 경로스위칭수단의 제2출력단의 출력값과 이 출력값의 2의 보수값 중 어느 하나를 선택적으로 출력하는 제2인버팅처리수단을 구비하는 것을 특징으로 하는 디지털 주파수 합성기.
  2. 제 1 항에 있어서, 선택신호생성수단은 3비트 데이터를 상기 상한데이터로 제공받아, 그 중 최하위 1비트를 상기 제1 선택신호로서 출력하고, 하위 2비트를 배타적 논리합하여 상기 제2 선택신호로서 출력하고, 최상위 1비트를 상기 제3 선택신호로서 출력하고, 상위 2비트를 배타적 논리합하여 상기 제4 선택신호로서 출력하는 것을 특징으로 하는 디지털 주파수 합성기.
  3. 제 1 항에 있어서, 상기 영위상처리수단은 상기 제1선택신호의 값이 0인 조건과 상기 위상데이터의 값이 0인 조건을 동시에 만족하는 경우에는 로직 영을 출력하고, 그 밖의 경우에는 로직 1을 출력하여 상기 사인 룩업테이블과 상기 코사인 룩업테이블의 0위상에 대응하는 함수값을 이용해야 할지 여부를 결정해주는 영위상판단부; 상기 영위상판단부의 출력을 인버팅하여 출력하는 인버터; 상기 사인 룩업테이블의 출력과 상기 영위상판단부의 출력을 로직 앤드하여 출력하는 앤드게이트; 및 상기 코사인 룩업테이블의 출력과 상기 인버터의 출력을 로직 오어하여 출력하는 오어게이트를 구비하는 것을 특징으로 하는 디지털 주파수 합성기.
  4. 제 1 항에 있어서, 위상미러링처리수단은 상기 위상누적수단에서 출력되는 상기 위상데이터를 입력받아 상기 위상데이터에 대한 2의 보수데이터를 생성하여 출력하기 위한 보수생성수단; 및 상기 위상누적수단에서 출력되는 상기 위상데이터와 상기 보수생성수단에서 출력되는 상기 보수데이터를 별도로 입력받아 상기 제1선택신호가 지정하는 하나만을 선택적으로 출력하는 멀티플렉서인 것을 특징으로 하는 디지털 주파수 합성기.
  5. 제 1 항에 있어서, 경로스위칭수단은, 상기 제2 선택신호에 응하여, 상기 영위상처리수단에서 출력되는 사인함수값과 코사인함수값을 별도로 입력받아 그 중 어느 하나를 선택적으로 출력하는 제1멀티플렉서; 및 상기 제2 선택신호에 응하여, 상기 영위상처리수단에서 출력되는 사인함수값과 코사인함수값을 별도로 입력받아 상기 제2선택수단에 의해 선택되지 않은 나머지 하나를 선택적으로 출력하는 제2멀티플렉서를 구비하는 것을 특징으로 하는 디지털 주파수 합성기.
  6. 제 1 항에 있어서, 상기 제1 인버팅처리수단은 상기 경로스위칭수단의 제1출력단의 출력값의 2의 보수를 생성하는 보수생성수단; 및 상기 제3선택신호에 응하여, 상기 경로스위칭수단의 제1출력단의 출력값과 상기 보수생성수단의 출력값 중 어느 하나를 선택적으로 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 디지털 주파수 합성기.
  7. 제 1 항에 있어서, 상기 제2 인버팅처리수단은 상기 경로스위칭수단의 제2출력단의 출력값의 2의 보수를 생성하는 보수생성수단; 및 상기 제4선택신호에 응하여, 상기 경로스위칭수단의 제2출력단의 출력값과 상기 보수생성수단의 출력값 중 어느 하나를 선택적으로 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 디지털 주파수 합성기.
  8. 제 1 항에 있어서, 상기 제1 및 제2 인버팅처리수단의 출력데이터를 입력받아 그 크기에 대응되는 아날로그신호로 변환해주는 D/A 변환수단을 더 구비하는 것을 특징으로 하는 디지털 주파수 합성기.
  9. 제 8 항에 있어서, 상기 D/A 변환수단의 출력값을 필터링하여 아날로그신호로 출력하는 필터링수단을 더 구비하는 것을 특징으로 하는 디지털 주파수 합성기.
KR1019990052243A 1999-11-23 1999-11-23 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기 KR100334125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990052243A KR100334125B1 (ko) 1999-11-23 1999-11-23 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052243A KR100334125B1 (ko) 1999-11-23 1999-11-23 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20010047854A true KR20010047854A (ko) 2001-06-15
KR100334125B1 KR100334125B1 (ko) 2002-04-26

Family

ID=19621451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052243A KR100334125B1 (ko) 1999-11-23 1999-11-23 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기

Country Status (1)

Country Link
KR (1) KR100334125B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240107B1 (ko) * 2011-05-17 2013-03-06 중앙대학교 산학협력단 저전력화가 가능한 디지털 주파수 합성기 및 이의 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240107B1 (ko) * 2011-05-17 2013-03-06 중앙대학교 산학협력단 저전력화가 가능한 디지털 주파수 합성기 및 이의 제어 방법

Also Published As

Publication number Publication date
KR100334125B1 (ko) 2002-04-26

Similar Documents

Publication Publication Date Title
US6483388B2 (en) Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop
KR100202956B1 (ko) 디지털 신호 처리 시스템에서의 삼각 합수 룩업 테이블 액세스 방법 및 장치
US4951004A (en) Coherent direct digital synthesizer
JPS5930308A (ja) 位相・振幅変換器
JPH06104643A (ja) 位相累算装置
JPH0631990B2 (ja) 波形の補間装置
JPH06132816A (ja) 位相ロックループ回路
US5986483A (en) Direct digital frequency systhesizer
US6281823B1 (en) Direct digital synthesis using a sine weighted DAC
CN110488228A (zh) 线性调频信号生成方法、装置及存储介质
US5931891A (en) Digital frequency synthesizer
US5864492A (en) Randomized digital waveshape samples from a look up table
US6700945B2 (en) Phase lock loop circuit
KR100334125B1 (ko) 개선된 주파수 스펙트럼 특성을 갖는 디지털 주파수 합성기
US5034977A (en) Phase accumulation dual tone multiple frequency generator
US4766795A (en) Tone synthesis method using modulation operation for an electronic musical instrument
Vankka A direct digital synthesizer with a tunable error feedback structure
KR20000035114A (ko) 직접 디지털 신시사이저
US6359519B1 (en) Self-timed numerically controlled ring oscillator
US5202846A (en) Prime number spur reduction for digital synthesis
KR0149126B1 (ko) 혼합형 주파수 합성기
US5517156A (en) Digital phase shifter
US8473534B2 (en) Method for use in a digital frequency synthesizer
JPH09149086A (ja) デジタルｆｍ系変調回路
Lim et al. A numerically controlled oscillator with a fine phase tuner and a rounding processor

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee