KR20010046327A - A liquid crystal display, a panel for the same, and a manufacturing method of the same - Google Patents
A liquid crystal display, a panel for the same, and a manufacturing method of the same Download PDFInfo
- Publication number
- KR20010046327A KR20010046327A KR1019990050044A KR19990050044A KR20010046327A KR 20010046327 A KR20010046327 A KR 20010046327A KR 1019990050044 A KR1019990050044 A KR 1019990050044A KR 19990050044 A KR19990050044 A KR 19990050044A KR 20010046327 A KR20010046327 A KR 20010046327A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel electrode
- electrode
- substrate
- liquid crystal
- opening
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
Description
본 발명은 액정 표시 장치와 그에 사용되는 패널 및 그 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display, a panel used for the same, and a manufacturing method thereof.
액정 표시 장치는 일반적으로 대향 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 대향 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which an opposite electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 기판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다.Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower substrates without an electric field is applied, and thus, the contrast ratio is large and the wide viewing angle is easily realized.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전극에 개구 패턴을 형성하는 방법[PVA(patterned vertically aligned) 모드]과 돌기를 형성하는 방법 등이 있다. 이들 모두는 프린지 필드(fringe field)를 형성하여 액정의 기우는 방향을 4방향으로 고르게 분산시킴으로써 광시야각을 확보하는 방법이다.In the vertical alignment mode liquid crystal display, a means for implementing a wide viewing angle includes a method of forming an opening pattern (patterned vertically aligned) mode and an protrusion in an electrode. All of these are methods of securing a wide viewing angle by forming a fringe field to evenly distribute the tilting direction of the liquid crystal in four directions.
이 중에서도 PVA 모드는 원하는 모양의 프린지 필드를 형성하기 용이하다. 그러나 색 필터 기판에 형성되어 있는 투명 전극에 개구 패턴을 형성하기 위하여 ITO(indium tin oxide)를 사진 식각하는 공정이 추가되어야 한다. 또, ITO를 식각하는 공정에서 색 필터가 손상되는 것을 방지하기 위하여 색 필터와 ITO 전극 사이에 오버코트(overcoat)막을 형성해야 한다. 따라서, 공정이 복잡해지고 제조 비용이 증가하게 된다. 또한 색 필터 기판측의 ITO 전극은 막질이 박막 트랜지스터 기판측의 ITO 전극에 비해 떨어진다. 따라서, 식각 특성이 불안정하고, 원하는 형태로 정확하게 개구 패턴을 형성하기가 어렵다. 이로 인해 불량이 유발되기도 한다.Among these, the PVA mode is easy to form a fringe field of a desired shape. However, in order to form an opening pattern on the transparent electrode formed on the color filter substrate, a process of performing photolithography on indium tin oxide (ITO) should be added. In addition, an overcoat film must be formed between the color filter and the ITO electrode in order to prevent the color filter from being damaged in the process of etching ITO. Thus, the process becomes complicated and the manufacturing cost increases. In addition, the film quality of the ITO electrode on the color filter substrate side is inferior to that of the ITO electrode on the thin film transistor substrate side. Therefore, the etching characteristics are unstable, and it is difficult to form the opening pattern accurately in the desired shape. This can lead to defects.
PVA 모드의 다른 단점으로 개구 패턴이 형성된 부분에서 빛이 차단되기 때문에 개구율이 감소하는 것을 들 수 있다. 개구 패턴의 폭이 클수록 프린지 필드는 확실하게 형성되나 그 만큼 개구율은 감소하게 된다.Another disadvantage of the PVA mode is that the aperture ratio decreases because light is blocked at the portion where the aperture pattern is formed. As the width of the opening pattern is larger, the fringe field is more reliably formed, but the opening ratio is reduced accordingly.
본 발명이 이루고자 하는 기술적 과제는 수직 배향 모드 액정 표시 장치의 제조 공정을 단순화하는 것이다.An object of the present invention is to simplify the manufacturing process of the vertical alignment mode liquid crystal display device.
본 발명의 다른 과제는 수직 배향 모드 액정 표시 장치의 불량을 감소시키는 것이다.Another object of the present invention is to reduce the defect of the vertical alignment mode liquid crystal display device.
본 발명의 또 다른 과제는 수직 배향 모드 액정 표시 장치의 개구율을 증가시키는 것이다.Another object of the present invention is to increase the aperture ratio of the vertical alignment mode liquid crystal display device.
도 1a와 도 1b는 각각 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치의 배치도이고,1A and 1B are layout views of liquid crystal display devices according to first and second embodiments of the present invention, respectively.
도 1c는 도 1a와 도 1b의 Ⅰc-Ⅰc'선에 대한 단면도이고,FIG. 1C is a cross-sectional view taken along line Ic-Ic ′ of FIGS. 1A and 1B.
도 2a와 도 2b는 각각 본 발명의 제3 및 제4 실시예에 따른 액정 표시 장치의 배치도이고,2A and 2B are layout views of the liquid crystal display according to the third and fourth embodiments of the present invention, respectively.
도 2c는 도 2a와 도 2b의 Ⅱc-Ⅱc'선에 대한 단면도이고,FIG. 2C is a cross-sectional view taken along line IIc-IIc ′ of FIGS. 2A and 2B.
도 3a와 도 3b는 각각 본 발명의 제5 및 제6 실시예에 따른 액정 표시 장치의 배치도이고,3A and 3B are layout views of the liquid crystal display according to the fifth and sixth embodiments of the present invention, respectively.
도 3c는 도 3a와 도 3b의 Ⅲc-Ⅲc'선에 대한 단면도이고,3C is a cross-sectional view taken along line IIIc-IIIc 'of FIGS. 3A and 3B.
도 4a와 도 4b는 각각 본 발명의 제7 및 제8 실시예에 따른 액정 표시 장치의 배치도이고,4A and 4B are layout views of the liquid crystal display according to the seventh and eighth embodiments of the present invention, respectively.
도 4c는 도 4a와 도 4b의 Ⅳc-Ⅳc'선에 대한 단면도이다.4C is a cross-sectional view taken along line IVc-IVc 'of FIGS. 4A and 4B.
이러한 과제를 해결하기 위하여 본 발명에서는 제1 기판에 다수의 선형 가지부와 이들을 연결하는 줄기부를 포함하는 화소 전극을 형성하고, 제1 기판과 대향하는 제2 기판에 대향 전극을 형성한다.In order to solve this problem, in the present invention, a pixel electrode including a plurality of linear branches and a stem connecting the same is formed on a first substrate, and an opposite electrode is formed on a second substrate facing the first substrate.
구체적으로는, 제1 기판 위에 제1 방향으로 게이트선이 형성되어 있고, 데이터선이 게이트선과 절연되어 교차하고 있다. 인접한 두 줄의 게이트선과 데이터선이 교차하여 이루는 영역에 다수의 선형 가지부와 선형 가지부를 연결하는 줄기부를 포함하는 화소 전극이 형성되어 있고, 게이트선의 신호에 따라 데이터선의 신호를 화소 전극에 전달하거나 차단하는 스위칭 소자가 형성되어 있다. 제2 절연 기판이 제1 절연 기판과 대향하고 있고, 제2 절연 기판 위에는 대향 전극이 형성되어 있다. .Specifically, a gate line is formed on the first substrate in the first direction, and the data line is insulated from and intersected with the gate line. A pixel electrode including a plurality of linear branches and a stem portion connecting the linear branches is formed in an area where two adjacent gate lines intersect the data line, and the signal of the data line is transmitted to the pixel electrode according to the signal of the gate line. The switching element which cuts off is formed. The second insulating substrate is opposed to the first insulating substrate, and a counter electrode is formed on the second insulating substrate. .
이 때, 화소 전극의 가지부는 제1 방향 가지부와 제1 방향과는 다른 제2 방향 가지부를 포함할 수 있고, 제1 방향과 제2 방향은 90°를 이룰 수 있으며, 제1 방향은 데이터선과 나란하거나 데이터선과 45°를 이룰 수 있다. 화소 전극은 데이터선과 동일한 층에 동일한 물질로 형성하는 것이 좋고, 스위칭 소자는 박막 트랜지스터일 수 있다. 기판 사이에 주입되어 있는 액정 분자는 기판에 대하여 수직 배향되는 것이 바람직하다. 제1 절연 기판 위에는 공통 전극 배선을 더 형성할 수 있고, 공통 전극 배선은 게이트 배선과 동일한 층에 동일한 물질로 형성할 수 있다.In this case, the branch part of the pixel electrode may include a first direction branch part and a second direction branch part different from the first direction, the first direction and the second direction may form 90 °, and the first direction may include data. It can be parallel to the line or at 45 ° to the data line. The pixel electrode may be formed of the same material on the same layer as the data line, and the switching element may be a thin film transistor. It is preferable that the liquid crystal molecules injected between the substrates are vertically aligned with respect to the substrates. The common electrode wiring may be further formed on the first insulating substrate, and the common electrode wiring may be formed of the same material on the same layer as the gate wiring.
이러한 구조의 액정 표시 장치는 절연 기판 위에 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연막, 반도체층 및 접촉층을 적층하는 단계, 접촉층과 반도체층을 패터닝하여 접촉층 패턴 및 반도체 패턴을 형성하는 단계, 데이터 배선과 함께 화소 전극을 형성하는 단계, 접촉층 패턴을 식각하여 소스 전극 접촉층과 드레인 전극 접촉층을 분리하는 단계, 보호막을 형성하는 단계를 포함하는 공정을 통하여 제조할 수 있다.A liquid crystal display having such a structure includes forming a gate wiring on an insulating substrate, laminating a gate insulating film, a semiconductor layer and a contact layer on the gate wiring, and patterning the contact layer and the semiconductor layer to form a contact layer pattern and a semiconductor pattern. The method may include forming a pixel electrode along with the data line, separating the source electrode contact layer and the drain electrode contact layer by etching the contact layer pattern, and forming a passivation layer.
절연 제1 기판 위에 공통 전극 배선과 제1 방향으로 뻗어 있는 게이트선이 형성되어 있고 데이터선이 게이트선과 절연되어 교차하고 있다. 제1 개구 패턴을 가지는 화소 전극이 인접한 두 줄의 게이트선과 데이터선이 교차하여 이루는 영역에 형성되어 있고, 스위칭 소자가 형성되어 있다. 이 때, 공통 전극은 화소 전극의 제1 개구 패턴과 중첩되어 있다.The common electrode wiring and the gate line extending in the first direction are formed on the first substrate, and the data line is insulated from and intersects the gate line. A pixel electrode having a first opening pattern is formed in an area where two adjacent gate lines and a data line cross each other, and a switching element is formed. At this time, the common electrode overlaps the first opening pattern of the pixel electrode.
이 때, 공통 전극은 제1 개구 패턴보다 그 폭이 더 넓거나 좁을 수 있다.In this case, the common electrode may be wider or narrower in width than the first opening pattern.
또한 액정 표시 장치는 제1 기판과 대향하는 제2 기판과 제2 기판에 형성되어 있으며 제2 개구 패턴을 가지는 제2 공통 전극을 더 포함할 수 있다.The liquid crystal display may further include a second substrate facing the first substrate and a second common electrode formed on the second substrate and having a second opening pattern.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 1a와 도 1b는 각각 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 1c는 도 1a와 도 1b는 Ⅰc-Ⅰc'선에 대한 단면도이다.1A and 1B are layout views of a liquid crystal display device according to first and second embodiments of the present invention, respectively, and FIG. 1C is a cross-sectional view taken along line Ic-Ic 'of FIGS. 1A and 1B.
먼저, 도 1a와 도 1c를 보면, 하부의 절연 기판(10) 위에 가로 방향으로 게이트선(20)이 뻗어 있고 게이트선(20)에는 돌기의 형태로 게이트 전극(21)이 형성되어 있다. 게이트 전극(21)과 게이트선(20)을 포함하는 게이트 배선 위에는 게이트 절연막(30)이 형성되어 있다. 게이트 전극(21) 상부의 게이트 절연막(30) 위에는 박막 트랜지스터의 채널부로 기능하는 반도체 패턴(60)이 형성되어 있다. 반도체 패턴(60)의 위에는 양편으로 분리되어 있는 접촉층 패턴(도시하지 않음)이 형성되어 있다. 이 때, 반도체 패턴(60)은 비정질 규소로 이루어져 있고, 접촉층 패턴은 N형 불순물로 고농도로 도핑된 비정질 규소로 이루어져 있다.First, referring to FIGS. 1A and 1C, the gate line 20 extends in the horizontal direction on the lower insulating substrate 10, and the gate electrode 21 is formed in the form of a protrusion on the gate line 20. A gate insulating film 30 is formed on the gate wiring including the gate electrode 21 and the gate line 20. The semiconductor pattern 60, which functions as a channel portion of the thin film transistor, is formed on the gate insulating layer 30 on the gate electrode 21. On the semiconductor pattern 60, contact layer patterns (not shown) separated on both sides are formed. At this time, the semiconductor pattern 60 is made of amorphous silicon, and the contact layer pattern is made of amorphous silicon heavily doped with N-type impurities.
게이트 절연막(30) 위에는 데이터선(40)이 세로 방향으로 뻗어 있고, 데이터선(40)에는 분지로서 소스 전극(41)이 형성되어 있다. 소스 전극(41)은 한쪽 접촉층 패턴 위에까지 연장되어 있다. 다른 한쪽 접촉층 패턴 위에는 드레인 전극(42) 형성되어 있고, 드레인 전극은 화소 전극(50)과 연결되어 있다. 게이트 전극(21), 반도체 패턴(60), 접촉층 패턴, 소스 전극(41) 및 드레인 전극(42) 등으로 이루어진 박막 트랜지스터는 게이트선(20)을 통하여 전달되는 주사 신호에 따라 데이터선(40)을 따라 전달되는 화상 신호를 화소 전극(50)에 전달 또는 차단하는 스위칭 소자이다. 스위칭 소자는 다결정 규소를 이용하여 형성할 수도 있다.The data line 40 extends in the vertical direction on the gate insulating film 30, and the source electrode 41 is formed on the data line 40 as a branch. The source electrode 41 extends over one contact layer pattern. A drain electrode 42 is formed on the other contact layer pattern, and the drain electrode is connected to the pixel electrode 50. The thin film transistor including the gate electrode 21, the semiconductor pattern 60, the contact layer pattern, the source electrode 41, the drain electrode 42, and the like may have a data line 40 according to a scan signal transmitted through the gate line 20. ) Is a switching element that transfers or blocks the image signal transmitted along the line) to the pixel electrode 50. The switching element may be formed using polycrystalline silicon.
화소 전극(50)은 선형으로 형성되어 있는 세로 방향 가지부(51)와 가로 방향 가지부(52) 및 이들 가지부(51, 52)를 연결하는 줄기부(53)로 이루어져 있다. 화소 전극(50)은 데이터선(40)과 동일한 물질로 형성되어 있다.The pixel electrode 50 includes a vertical branch portion 51, a horizontal branch portion 52, and a stem portion 53 connecting the branch portions 51 and 52 that are linearly formed. The pixel electrode 50 is formed of the same material as the data line 40.
화소 전극(50) 및 데이터선(40)의 위에는 보호막(70)이 형성되어 있다. 보호막(70)은 소스 전극(41)과 드레인 전극(42) 사이에 노출되어 있는 반도체 패턴을 보호하는 역할을 한다.The passivation layer 70 is formed on the pixel electrode 50 and the data line 40. The passivation layer 70 protects the semiconductor pattern exposed between the source electrode 41 and the drain electrode 42.
상부의 기판(80)에는 전면에 걸쳐 대향 전극(90)이 형성되어 있다. 대향 전극(90)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다. 상부의 기판(80)에는 이외에도 색 필터(도시하지 않음)와 블랙 매트릭스(도시하지 않음)가 형성되는 것이 보통이나 도면을 단순화하기 위하여 도시를 생략하였다.The counter electrode 90 is formed in the upper substrate 80 over the entire surface. The counter electrode 90 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). Color filters (not shown) and black matrices (not shown) are generally formed on the upper substrate 80, but are not shown in order to simplify the drawings.
상부 기판(80)과 하부 기판(10) 사이에는 액정 물질이 주입되어 액정층(100)을 형성하고 있다. 이 때, 액정 물질은 음의 굴절율 이방성을 가지는 것을 사용한다. 또, 화소 전극(50)과 대향 전극(90) 사이에 전계가 형성되지 않은 상태에서 액정 분자는 기판(10, 80)에 대하여 수직을 이루도록 배향된다.A liquid crystal material is injected between the upper substrate 80 and the lower substrate 10 to form the liquid crystal layer 100. At this time, the liquid crystal material is used having a negative refractive index anisotropy. In the state where no electric field is formed between the pixel electrode 50 and the counter electrode 90, the liquid crystal molecules are aligned to be perpendicular to the substrates 10 and 80.
그러면 이러한 구조의 액정 표시 장치의 구동 원리를 살펴본다.Next, the driving principle of the liquid crystal display device having such a structure will be described.
도 1c에 나타낸 바와 같이, 화소 전극(50)과 대향 전극(90) 사이에 전계가 형성되면 수직 배향되어 있던 액정 분자들은 전기력선에 수직하는 방향으로 재배열 된다. 이 때, 전기력선은 화소 전극(50)의 가지부(51, 52)를 중심으로 하여 부채살 모양으로 퍼져 나가서 대향 전극(90)에 이르게 된다. 따라서 액정 분자들은 인접한 두 개의 가지부(51) 사이에서 기우는 방향이 둘로 나뉜다. 그런데 가지부(51, 52)는 세로 방향 가지부(51)와 가로 방향 가지부(52)를 포함하고 있으므로 액정 분자의 기우는 방향은 상하 좌우 4방향 모두 존재하게 된다. 따라서 4방향 모두에서 넓은 시야각을 확보할 수 있다.As illustrated in FIG. 1C, when an electric field is formed between the pixel electrode 50 and the counter electrode 90, the vertically aligned liquid crystal molecules are rearranged in a direction perpendicular to the electric field line. At this time, the electric line of force spreads in a fan shape centering on the branch portions 51 and 52 of the pixel electrode 50 to reach the counter electrode 90. Therefore, the liquid crystal molecules are divided in two directions inclined between two adjacent branch portions 51. However, since the branch portions 51 and 52 include the vertical branch portion 51 and the horizontal branch portion 52, the tilting direction of the liquid crystal molecules is present in both up, down, left, and right directions. Therefore, a wide viewing angle can be secured in all four directions.
액정 분자의 기우는 방향이 바뀌는 부분, 즉 가지부(51, 52)의 상부(T1)와 인접한 두 개의 가지부(51, 52)로부터 등거리에 있는 부분(T2)에서는 액정 분자가 비정상적인 배열을 하게 되어 이들 부분(T1, T2)은 화면에 텍스쳐(texture)로 나타난다.In the part where the tilt direction of the liquid crystal molecules is changed, that is, the part T2 equidistant from the upper part T1 of the branch parts 51 and 52 and two branch parts 51 and 52 adjacent to each other, the liquid crystal molecules are abnormally arranged. These parts T1 and T2 appear as a texture on the screen.
이러한 구조의 액정 표시 장치에서는 상부 기판의 대향 전극에는 개구 패턴을 형성하지 않아도 되므로 공정이 단순해지고 색 필터가 손상된다거나 오버 코트막을 형성해야 하는 등의 문제는 발생하지 않는다. 또한, 후술하는 바와 같이, 화소 전극을 데이터선과 같은 물질로 함께 형성하므로 박막 트랜지스터 기판을 4회의 사진 식각 공정만으로 제작할 수 있다.In the liquid crystal display device having such a structure, an opening pattern does not have to be formed on the counter electrode of the upper substrate, thereby simplifying the process and causing problems such as damage to the color filter or formation of an overcoat film. In addition, as will be described later, since the pixel electrodes are formed together with the same material as the data line, the thin film transistor substrate may be manufactured by only four photo etching processes.
그러면 이러한 구조의 액정 표시 장치를 제조하는 방법을 설명한다.Next, a method of manufacturing a liquid crystal display device having such a structure will be described.
먼저 하부 기판을 제조하는 방법을 설명한다.First, a method of manufacturing the lower substrate will be described.
절연 기판(10) 위에 크롬(Cr) 또는 알루미늄(Al) 등의 게이트 금속을 증착하고 제1회 사진 식각 공정을 통하여 패터닝함으로써 게이트선(20), 게이트 전극(21) 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 다음 게이트 배선 위에 질화규소(SiNx) 등으로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층, 인(P) 등의 N형 불순물로 고농도로 도핑된 접촉층을 차례로 증착한다. 접촉층과 반도체층을 제2회 사진 식각 공정을 통하여 패터닝함으로써 접촉층 패턴 및 반도체 패턴(60)을 형성한다. 다음, 크롬 또는 알루미늄 등의 데이터 금속을 증착하고 제3회의 사진 식각 공정을 통하여 패터닝함으로써 데이터선(40), 소스 전극(41) 드레인 전극(42) 및 데이터 패드를 포함하는 데이터 배선과 함께 화소 전극(50)을 형성한다. 이어서 무기 또는 유기 절연막을 적층하여 보호막을 형성하고, 제4회 사진 식각 공정을 통하여 패터닝함으로써 게이트 패드와 데이터 패드를 노출시키는 접촉구를 형성한다.A gate including a gate line 20, a gate electrode 21, and a gate pad by depositing a gate metal such as chromium (Cr) or aluminum (Al) on the insulating substrate 10 and patterning the same through a first photolithography process. Form the wiring. Next, a gate layer 30 made of silicon nitride (SiNx) or the like, a semiconductor layer made of amorphous silicon, and a contact layer heavily doped with N-type impurities such as phosphorus (P) are sequentially deposited on the gate wiring. The contact layer pattern and the semiconductor layer 60 are formed by patterning the contact layer and the semiconductor layer through a second photolithography process. Next, the pixel electrode together with the data line including the data line 40, the source electrode 41, the drain electrode 42, and the data pad by depositing a data metal such as chromium or aluminum and patterning the same through a third photolithography process. To form (50). Subsequently, a protective film is formed by stacking an inorganic or organic insulating film and patterned through a fourth photolithography process to form contact holes for exposing the gate pad and the data pad.
다음 상부 기판을 제조하는 방법을 설명한다.Next, a method of manufacturing the upper substrate will be described.
기판(80) 위에 크롬이나 크롬 산화막 등의 물질을 증착하고 사진 식각하여 블랙 매트릭스를 형성하고, 인쇄 등의 방법을 사용하여 색 필터를 형성한다. 다음 색 필터의 위에 전면에 걸쳐 ITO나 IZO 등의 투명 도전 물질을 증착하여 대향 전극을 형성한다.A material such as chromium or a chromium oxide film is deposited on the substrate 80 and photo-etched to form a black matrix, and a color filter is formed using a printing method or the like. Next, a transparent conductive material such as ITO or IZO is deposited on the entire surface of the color filter to form a counter electrode.
이들 상하 기판을 정렬하여 부착하고 상하 기판의 사이에 액정 물질을 주입하여 밀봉한다.The upper and lower substrates are aligned and attached, and a liquid crystal material is injected and sealed between the upper and lower substrates.
다음, 도 1b와 도 1c를 참고로 하여 본 발명의 제2 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 1B and 1C.
제2 실시예는 제1 실시예와 구조가 거의 유사하다. 다만, 화소 전극(50)의 모양이 다르다. 화소 전극(50)의 선형 가지부(51, 52)는 데이터선(40)에 대하여 약 45°를 이루는 제1 가지부(51)와 약 135°를 이루는 제2 가지부(52)로 이루어져 있다.The second embodiment is almost similar in structure to the first embodiment. However, the shape of the pixel electrode 50 is different. The linear branches 51 and 52 of the pixel electrode 50 include a first branch 51 forming about 45 ° with respect to the data line 40 and a second branch 52 forming about 135 °. .
제2 실시예에 따른 액정 표시 장치도 구동 원리와 이점은 제1 실시예와 동일하다.The driving principle and advantages of the liquid crystal display according to the second embodiment are the same as those of the first embodiment.
도 2a와 도 2b는 각각 본 발명의 제3 및 제4 실시예에 따른 액정 표시 장치의 배치도이고, 도 2c는 도 2a와 도 2b의 Ⅱc-Ⅱc'선에 대한 단면도이다.2A and 2B are layout views of the liquid crystal display according to the third and fourth embodiments of the present invention, respectively, and FIG. 2C is a cross-sectional view taken along line IIc-IIc ′ of FIGS. 2A and 2B.
본 발명의 제3 실시예는 하부 기판(10)에 형성되는 공통 전극 배선(25, 26)을 제외하고는 제1 실시예와 동일하다. 공통 전극 배선(25, 26)은 공통 전극선(25)과 공통 전극(27, 28) 및 공통 전극(27, 28)을 연결하는 연결부(29)를 포함한다. 공통 전극(27, 28)은 세로 방향 전극(27)과 가로 방향 전극(28)으로 이루어진다. 이들 세로 방향 전극(27)과 가로 방향 전극(28)은 각각 화소 전극(50)의 세로 방향 가지부(51)와 가로 방향 가지부(52)의 사이에 형성된다. 공통 전극(27, 28)은 이웃하는 두 개의 화소 전극 가지부(51, 52)로부터 등거리에 위치한다. 공통 전극 배선(25, 26)은 게이트 배선과 같은 층에 동일한 공정 단계에서 형성한다.The third embodiment of the present invention is the same as the first embodiment except for the common electrode wirings 25 and 26 formed on the lower substrate 10. The common electrode wires 25 and 26 include a common electrode line 25, a common electrode 27 and 28, and a connection portion 29 connecting the common electrodes 27 and 28. The common electrodes 27 and 28 include a vertical electrode 27 and a horizontal electrode 28. These vertical electrodes 27 and horizontal electrodes 28 are formed between the vertical branch portions 51 and the horizontal branch portions 52 of the pixel electrode 50, respectively. The common electrodes 27 and 28 are equidistant from two neighboring pixel electrode branches 51 and 52. The common electrode wirings 25 and 26 are formed in the same process step in the same layer as the gate wiring.
본 발명의 제4 실시예에 따른 액정 표시 장치는 하부 기판(10)에 형성되는 공통 전극 배선(25, 26)을 제외하고는 제2 실시예와 동일하다. 공통 전극 배선(25, 26)은 공통 전극선(25)과 공통 전극(27, 28) 및 공통 전극(27, 28)을 연결하는 연결부(29)를 포함한다. 공통 전극(27, 28)은 데이터선(40)과 약 45°를 이루는 제1 공통 전극(27)과 데이터선(40)과 약 135°를 이루는 제2 공통 전극(28)을 포함한다. 공통 전극(27, 28)은 각각 화소 전극(50)의 제1 가지부(51) 사이 및 제2 가지부(52) 사이에 형성되어 있다. 공통 전극(27, 28)은 이웃하는 두 개의 화소 전극 가지부(51, 52)와 이루는 간격이 동일하다. 공통 전극 배선(25, 26)은 게이트 배선과 같은 층에 동일한 공정 단계에서 형성한다.The liquid crystal display according to the fourth exemplary embodiment of the present invention is the same as the second exemplary embodiment except for the common electrode wirings 25 and 26 formed on the lower substrate 10. The common electrode wires 25 and 26 include a common electrode line 25, a common electrode 27 and 28, and a connection portion 29 connecting the common electrodes 27 and 28. The common electrodes 27 and 28 include a first common electrode 27 that forms an angle of about 45 ° with the data line 40, and a second common electrode 28 that forms an angle of about 135 ° with the data line 40. The common electrodes 27 and 28 are formed between the first branch portions 51 and the second branch portions 52 of the pixel electrode 50, respectively. The common electrodes 27 and 28 have the same spacing between two neighboring pixel electrode branches 51 and 52. The common electrode wirings 25 and 26 are formed in the same process step in the same layer as the gate wiring.
그러면 도 2c를 참고로 하여 공통 전극 배선(25, 26)을 더 형성함에 따른 효과를 살펴본다.Next, the effect of further forming the common electrode wirings 25 and 26 will be described with reference to FIG. 2C.
도 2c에 나타난 바와 같이, 화소 전극의 가지부(51)와 공통 전극(27) 사이에도 전계가 형성된다. 이러한 전계는 상하 기판(10, 80) 사이의 전계 전체에 영향을 미쳐 전기력선의 수평 성분을 증가시킨다. 따라서 프린지 필드가 더욱 확실하게 형성된다. 또한 공통 전극(27, 28)이 텍스쳐가 발생하는 부분(T2)에 위치하여 빛을 차단함으로써 텍스쳐를 가려 줄 수 있어서 화질이 향상된다.As shown in FIG. 2C, an electric field is formed between the branch portion 51 of the pixel electrode and the common electrode 27. This electric field affects the entire electric field between the upper and lower substrates 10 and 80 to increase the horizontal component of the electric line of force. Thus, the fringe field is more surely formed. In addition, since the common electrodes 27 and 28 are positioned at the portion T2 where the texture is generated, the light may be blocked to block the texture, thereby improving image quality.
본 발명의 제5 내지 제8 실시예에 대하여 설명한다.The fifth to eighth embodiments of the present invention will be described.
도 3a와 도 3b는 각각 본 발명의 제5 및 제6 실시예에 따른 액정 표시 장치의 배치도이고, 도 3c는 도 3a와 도 3b의 Ⅲc-Ⅲc'선에 대한 단면도이고, 도 4a와 도 4b는 각각 본 발명의 제7 및 제8 실시예에 따른 액정 표시 장치의 배치도이고, 도 4c는 도 4a와 도 4b의 Ⅳc-Ⅳc'선에 대한 단면도이다.3A and 3B are layout views of a liquid crystal display device according to fifth and sixth embodiments of the present invention, respectively, and FIG. 3C is a cross-sectional view taken along line IIIc-IIIc 'of FIGS. 3A and 3B, and FIGS. 4A and 4B. Are layout views of the liquid crystal display according to the seventh and eighth embodiments of the present invention, and FIG. 4C is a cross-sectional view taken along line IVc-IVc 'of FIGS. 4A and 4B.
먼저, 도 3a와 도 3c를 참고로 하여 본 발명의 제5 실시예에 따른 액정 표시 장치에 대하여 설명한다.First, a liquid crystal display according to a fifth exemplary embodiment of the present invention will be described with reference to FIGS. 3A and 3C.
하부 절연 기판(10) 위에 가로 방향으로 게이트선(20)이 뻗어 있고 게이트선(20)에는 돌기의 형태로 게이트 전극(21)이 형성되어 있다.The gate line 20 extends in the horizontal direction on the lower insulating substrate 10, and the gate electrode 21 is formed in the form of a protrusion on the gate line 20.
하부 절연 기판(10) 위에는 공통 전극(28), 공통 전극 연결부(29) 및 공통 전극선(25, 26, 27)을 포함하는 공통 전극 배선이 형성되어 있다. 공통 전극(28)은 게이트선(20)에 대하여 약 45°와 -45°를 이루도록 형성되어 있다. 공통 전극 연결부(29)는 공통 전극(28)의 양단을 각각 연결하고 있다. 공통 전극선(25, 26, 27)은 가로 방향으로 3개가 형성되어 있으나 그 수는 증감할 수 있다.The common electrode wiring including the common electrode 28, the common electrode connecting portion 29, and the common electrode lines 25, 26, and 27 is formed on the lower insulating substrate 10. The common electrode 28 is formed to form about 45 ° and −45 ° with respect to the gate line 20. The common electrode connecting portion 29 connects both ends of the common electrode 28, respectively. Three common electrode lines 25, 26, and 27 are formed in the horizontal direction, but the number thereof may increase or decrease.
게이트 배선(20, 21)과 공통 전극 배선(25, 26, 27, 28, 29)의 위에는 게이트 절연막(30)이 형성되어 있다. 게이트 전극(21) 상부의 게이트 절연막(30) 위에는 박막 트랜지스터의 채널부로 기능하는 반도체 패턴(도시하지 않음)이 형성되어 있다. 반도체 패턴의 위에는 양편으로 분리되어 있는 접촉층 패턴(도시하지 않음)이 형성되어 있다. 이 때, 반도체 패턴은 비정질 규소로 이루어져 있고, 접촉층 패턴은 N형 불순물로 고농도로 도핑된 비정질 규소로 이루어져 있다. 본 실시예에서는 박막 트랜지스터를 비정질 규소를 사용하여 형성하였으나 다결정 규소를 사용하여 형성할 수도 있다.The gate insulating film 30 is formed on the gate wirings 20 and 21 and the common electrode wirings 25, 26, 27, 28, and 29. A semiconductor pattern (not shown) that functions as a channel portion of the thin film transistor is formed on the gate insulating film 30 above the gate electrode 21. On the semiconductor pattern, contact layer patterns (not shown) which are separated on both sides are formed. At this time, the semiconductor pattern is made of amorphous silicon, and the contact layer pattern is made of amorphous silicon heavily doped with N-type impurities. In the present embodiment, the thin film transistor is formed using amorphous silicon, but may be formed using polycrystalline silicon.
게이트 절연막(30) 위에는 데이터선(40)이 세로 방향으로 뻗어 있고, 데이터선(40)에는 분지로서 소스 전극(41)이 형성되어 있다. 소스 전극(41)은 한쪽 접촉층 패턴 위에까지 연장되어 있다. 다른 한쪽 접촉층 패턴 위에는 드레인 전극(42)이 형성되어 있고, 드레인 전극(42)은 화소 전극(50)과 연결되어 있다.The data line 40 extends in the vertical direction on the gate insulating film 30, and the source electrode 41 is formed on the data line 40 as a branch. The source electrode 41 extends over one contact layer pattern. A drain electrode 42 is formed on the other contact layer pattern, and the drain electrode 42 is connected to the pixel electrode 50.
데이터 배선(40, 41, 42) 위에는 보호막(70)이 형성되어 있다. 보호막(70)에는 드레인 전극(42)을 노출시키는 접촉구(71)가 형성되어 있다.The passivation film 70 is formed on the data wirings 40, 41, and 42. In the passivation layer 70, a contact hole 71 exposing the drain electrode 42 is formed.
보호막(70) 위에는 ITO나 IZO 등의 투명한 도전 물질로 이루어진 화소 전극(50)이 형성되어 있다. 화소 전극(50)에는 제1 개구 패턴(51, 52)이 형성되어 있다. 제1 개구 패턴(51, 52)은 상하의 중앙에 위치한 가로 개구부(52)와 상하부에 각각 위치한 사선 개구부(51)를 포함한다. 사선 개구부(51)는 공통 전극(28)과 중첩되어 있다. 이 때, 사선 개구부(51)의 폭은 공통 전극(28)의 폭보다 넓게 형성되어서 공통 전극(28)이 사선 개구부(51) 사이에 완전히 들어온다. 화소 전극(50)은 접촉구(71)를 통하여 드레인 전극(42)와 연결되어 있다.The pixel electrode 50 made of a transparent conductive material such as ITO or IZO is formed on the passivation layer 70. First opening patterns 51 and 52 are formed in the pixel electrode 50. The first opening patterns 51 and 52 include horizontal openings 52 positioned in the upper and lower centers and diagonal openings 51 positioned in the upper and lower portions, respectively. The diagonal opening 51 overlaps the common electrode 28. At this time, the width of the diagonal opening 51 is wider than the width of the common electrode 28 so that the common electrode 28 completely enters between the diagonal openings 51. The pixel electrode 50 is connected to the drain electrode 42 through the contact hole 71.
상부 기판(80)에는 ITO나 IZO 등의 투명한 도전 물질로 이루어진 대향 전극(90)이 형성되어 있다. 대향 전극(90)에는 제2 개구 패턴(91)이 형성되어 있다. 제2 개구 패턴(91)은 화소 전극(50)의 중심부와 중첩되는 부분에서는 사선 개구부(51)와 나란하고, 화소 전극(50)의 변과 중첩되는 부분에서는 변과 나란하게 형성되어 있다. 제2 개구 패턴(91)은 제1 개구 패턴(51)을 사이에 끼고 있다.The upper substrate 80 is formed with an opposite electrode 90 made of a transparent conductive material such as ITO or IZO. The second opening pattern 91 is formed on the counter electrode 90. The second opening pattern 91 is formed to be parallel to the diagonal opening 51 at a portion overlapping with the central portion of the pixel electrode 50, and to be parallel to the edge at a portion overlapping the edge of the pixel electrode 50. The second opening pattern 91 is sandwiched between the first opening patterns 51.
상부 기판(80)에는 대향 전극(90) 이외에도 색 필터(도시하지 않음)와 블랙 매트릭스(도시하지 않음)도 형성되는 것이 보통이나 도면의 단순화를 위하여 생략하였다.In addition to the counter electrode 90, a color filter (not shown) and a black matrix (not shown) are also formed on the upper substrate 80, but the drawings are omitted for simplicity.
상부 기판(80)과 하부 기판(10) 사이에는 액정 물질이 주입되어 액정층(100)을 형성하고 있다. 이 때, 액정 물질은 음의 굴절률 이방성을 가지는 것을 사용한다. 또, 화소 전극(50)과 대향 전극(90) 사이에 전계가 형성되지 않은 상태에서 액정 분자는 기판(10, 80)에 대하여 수직을 이루도록 배향된다.A liquid crystal material is injected between the upper substrate 80 and the lower substrate 10 to form the liquid crystal layer 100. At this time, the liquid crystal material is used having a negative refractive index anisotropy. In the state where no electric field is formed between the pixel electrode 50 and the counter electrode 90, the liquid crystal molecules are aligned to be perpendicular to the substrates 10 and 80.
이러한 구조의 액정 표시 장치에서는 공통 전극(28)이 제1 개구 패턴(51)과 중첩하도록 형성됨으로써 개구 패턴(51, 91)의 폭을 종래보다 좁게 형성하더라도 필요한 프린지 필드를 형성할 수 있다. 즉, 도 3c에 나타낸 바와 같이, 화소 전극(50)과 공통 전극(28)의 사이에도 전계가 형성되고, 이것은 화소 전극(50)과 대향 전극(90) 사이의 전계에도 영향을 미침으로써 프린지 필드의 수평 성분을 증가시킨다. 따라서, 개구 패턴(51, 91)의 폭[특히 제1 개구 패턴(51)의 폭]이 감소하더라도 충분한 수평 성분을 가지는 프린지 필드를 가질 수 있다. 이 경우에는 제1 개구 패턴의 폭은 5㎛에서 7㎛ 사이로 형성하더라도 충분하다. 개구 패턴(51, 91)의 폭이 감소하면 개구율은 증가한다.In the liquid crystal display having such a structure, the common electrode 28 is formed to overlap the first opening pattern 51, so that a necessary fringe field can be formed even if the width of the opening patterns 51 and 91 is narrower than in the related art. That is, as shown in FIG. 3C, an electric field is formed between the pixel electrode 50 and the common electrode 28, which also affects the electric field between the pixel electrode 50 and the counter electrode 90, thereby fringe field. To increase the horizontal component. Therefore, even if the width of the opening patterns 51 and 91 (especially the width of the first opening pattern 51) is reduced, it is possible to have a fringe field having a sufficient horizontal component. In this case, it is sufficient even if the width of the first opening pattern is formed between 5 μm and 7 μm. As the width of the opening patterns 51 and 91 decreases, the opening ratio increases.
다음, 도 3b와 도 3c를 참고로 하여 본 발명의 제6 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to a sixth exemplary embodiment of the present invention will be described with reference to FIGS. 3B and 3C.
제6 실시예는 제1 및 제2 개구 패턴(51, 91)과 공통 전극 배선(25, 26 ,27 ,28, 29)의 평면적 형태를 제외하고는 제5 실시예와 동일하다. 제6 실시예에서는 공통 전극(28)이 게이트선(20)과 나란하거나 또는 수직을 이루도록 형성되어 있다. 화소 전극(50)에 형성되어 있는 제1 개구 패턴(51)은 공통 전극(28)과 중첩하도록 형성되어 있다. 제1 개구 패턴(51)의 폭은 공통 전극(28)의 폭보다 넓다. 제2 개구 패턴(91)도 게이트선(20)과 나란하거나 수직을 이루도록 형성되어 있고, 제1 개구 패턴(51)을 사이에 끼고 있다.The sixth embodiment is the same as the fifth embodiment except for the planar shape of the first and second opening patterns 51, 91 and the common electrode wirings 25, 26, 27, 28, 29. In the sixth embodiment, the common electrode 28 is formed to be parallel to or perpendicular to the gate line 20. The first opening pattern 51 formed in the pixel electrode 50 overlaps with the common electrode 28. The width of the first opening pattern 51 is wider than the width of the common electrode 28. The second opening pattern 91 is also formed to be parallel to or perpendicular to the gate line 20, with the first opening pattern 51 interposed therebetween.
제6 실시예에서도 공통 전극(28)에 의하여 제5 실시예에서와 동일한 효과를 얻을 수 있다.In the sixth embodiment, the same effects as in the fifth embodiment can be obtained by the common electrode 28.
다음, 도 4a와 도 4c를 참고로 하여 본 발명의 제7 실시예에 대하여 설명한다.Next, a seventh embodiment of the present invention will be described with reference to FIGS. 4A and 4C.
도 4a와 도 4c에 나타낸 바와 같이, 제7 실시예는 공통 전극(28)의 폭이 제1 개구 패턴(51)보다 넓은 점을 제외하고는 제5 실시예와 동일하다. 공통 전극(28)의 폭이 제1 개구 패턴(51)보다 넓은 경우에도 프린지 필드의 수평 성분이 강화되는 효과를 얻을 수 있다.4A and 4C, the seventh embodiment is the same as the fifth embodiment except that the width of the common electrode 28 is wider than the first opening pattern 51. Even when the width of the common electrode 28 is wider than the first opening pattern 51, the horizontal component of the fringe field may be enhanced.
다음, 도 4b와 도 4c를 참고로 하여 본 발명의 제8 실시예에 대하여 설명한다.Next, an eighth embodiment of the present invention will be described with reference to FIGS. 4B and 4C.
도 4b와 도 4c에 나타낸 바와 같이, 제8 실시예는 공통 전극(28)의 폭이 제1 개구 패턴(51)보다 넓은 점을 제외하고는 제6 실시예와 동일하다.4B and 4C, the eighth embodiment is the same as the sixth embodiment except that the width of the common electrode 28 is wider than the first opening pattern 51.
제5 내지 제8 실시예에서 공통 전극(28)의 폭은 3㎛에서 8㎛ 사이로 형성하고, 제1 개구 패턴(51)의 폭은 5㎛에서 7㎛ 사이로 형성할 수 있다.In the fifth to eighth embodiments, the width of the common electrode 28 may be formed to be 3 μm to 8 μm, and the width of the first opening pattern 51 may be formed to be 5 μm to 7 μm.
이상과 같은 구조로 액정 표시 장치를 제조하면 제조 공정을 단순화하고 불량을 감소시켜 비용을 절감할 수 있고, 개구율을 향상시킬 수 있다.If the liquid crystal display device is manufactured as described above, the manufacturing process may be simplified and the defect may be reduced to reduce the cost and the aperture ratio may be improved.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990050044A KR100635939B1 (en) | 1999-11-11 | 1999-11-11 | A liquid crystal display, a panel for the same, and a manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990050044A KR100635939B1 (en) | 1999-11-11 | 1999-11-11 | A liquid crystal display, a panel for the same, and a manufacturing method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010046327A true KR20010046327A (en) | 2001-06-15 |
KR100635939B1 KR100635939B1 (en) | 2006-10-18 |
Family
ID=19619670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990050044A KR100635939B1 (en) | 1999-11-11 | 1999-11-11 | A liquid crystal display, a panel for the same, and a manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100635939B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100513655B1 (en) * | 2001-08-29 | 2005-09-09 | 비오이 하이디스 테크놀로지 주식회사 | Liquid crystal display |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100242440B1 (en) * | 1996-11-13 | 2000-02-01 | 윤종용 | Liquid crystal display device |
KR100288766B1 (en) * | 1997-10-07 | 2001-06-01 | 윤종용 | Wide viewing angle liquid crystal display device |
KR100529556B1 (en) * | 1998-04-10 | 2006-02-08 | 삼성전자주식회사 | Flat panel liquid crystal display |
KR100306799B1 (en) * | 1998-05-29 | 2001-11-30 | 박종섭 | Liquid crystal display |
KR100299382B1 (en) * | 1998-10-12 | 2002-06-20 | 박종섭 | Liquid crystal display |
-
1999
- 1999-11-11 KR KR1019990050044A patent/KR100635939B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100513655B1 (en) * | 2001-08-29 | 2005-09-09 | 비오이 하이디스 테크놀로지 주식회사 | Liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
KR100635939B1 (en) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100961946B1 (en) | A vertically aligned mode liquid crystal display | |
JP2001021894A (en) | Liquid crystal display device | |
KR20050001707A (en) | Thin film transistor array panel and liquid crystal display including the panel | |
KR100612995B1 (en) | A liquid crystal display and a thin film transistor array panel for the same | |
KR20050014414A (en) | Multi-domain liquid crystal display including the same | |
KR101392741B1 (en) | Display substrate and display panel having the same | |
KR20040099749A (en) | Multi-domain liquid crystal display | |
KR100769296B1 (en) | Electrode substrate for liquid crystal display and method for manufacturing the same, and liquid crystal display | |
KR100324913B1 (en) | Array substrate for display device and method for manufacturing the same | |
KR100386458B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR100650400B1 (en) | array panel of liquid crystal display device and manufacturing method thereof | |
KR100635939B1 (en) | A liquid crystal display, a panel for the same, and a manufacturing method of the same | |
KR100612993B1 (en) | Liquid crystal displays and panels for the same | |
KR100656898B1 (en) | a liquid crystal display having data redundancy lines and a manufacturing method thereof | |
KR100529574B1 (en) | Planar drive type liquid crystal display device and manufacturing method thereof | |
KR20040057785A (en) | Liquid Crystal Display Device | |
KR100816331B1 (en) | Vertically aligned mode liquid crystal display | |
KR100777691B1 (en) | liquid crystal display | |
KR100623985B1 (en) | Liquid crystal displays and panels for the same | |
KR100895310B1 (en) | Thin film transistor array panel | |
KR100992121B1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
KR100859511B1 (en) | Thin film transistor array panel and liquid crystal display comprising the same | |
KR100646782B1 (en) | A panel for an enhanced vertically alignment mode liquid crystal display and a manufacturing method of the same | |
KR20030016053A (en) | a thin film transistor array panel having a structure for preventing light leakage | |
KR100806900B1 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110916 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |