KR20010046110A - 반도체 칩 모듈 - Google Patents

반도체 칩 모듈 Download PDF

Info

Publication number
KR20010046110A
KR20010046110A KR1019990049726A KR19990049726A KR20010046110A KR 20010046110 A KR20010046110 A KR 20010046110A KR 1019990049726 A KR1019990049726 A KR 1019990049726A KR 19990049726 A KR19990049726 A KR 19990049726A KR 20010046110 A KR20010046110 A KR 20010046110A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
semiconductor
mounting member
pad
Prior art date
Application number
KR1019990049726A
Other languages
English (en)
Other versions
KR100353224B1 (ko
Inventor
밍-퉁 센
Original Assignee
밍-퉁 센
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 밍-퉁 센 filed Critical 밍-퉁 센
Priority to KR1019990049726A priority Critical patent/KR100353224B1/ko
Publication of KR20010046110A publication Critical patent/KR20010046110A/ko
Application granted granted Critical
Publication of KR100353224B1 publication Critical patent/KR100353224B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩 모듈은 대향하는 제1 및 제2 표면을 갖는 칩 장착 부재, 한 세트의 회로 트레이스, 및 제1 및 제2 표면을 관통하여 확장하며 회로 트레이스에 접속되는 복수의 도금된 관통공을 포함한다. 유전 테이프 부재는 칩 장착부재 상에 반도체 칩을 접착 본딩한다. 제1 도전체부는 반도체 칩의 패드 장착면 상의 접촉패드와 회로 트레이스를 전기적으로 접속한다. 복수의 땜납볼은 칩 장착부재의 제1 및 제2 표면 중 한 표면 상에 배치되며 칩 장착 부재 내의 도금된 관통공에 각각 정렬되어 이에 접속된다.

Description

반도체 칩 모듈{Semiconductor chip module}
본 발명은 반도체 칩 모듈에 관한 것으로, 특히 전자동으로 상호적층될 수 있는 반도체 칩 모듈에 관한 것이다.
최근의 컴퓨터 기술에선 컴퓨터의 속도와 기능성을 증가시킬 필요성이 항시 증가하고 있어 이에 따라 메모리 용량을 증가시킬 필요성이 있다. 그러나, 컴퓨터 메인보드의 크기제약으로, 설치될 수 있는 보드 내 메모리 장치 수는 매우 한정되어 있다. 따라서 보드 비용을 증가시키지 않고 용량을 확장시킬 수 있는 메모리 장치를 개발할 필요성이 있다.
미국특허 제4,996,587엔, 스택으로 배열된 복수의 칩 캐리어, 및 이 칩 캐리어 상에 장착된 복수의 반도체 칩을 포함하는 집적 반도체 칩 패키지가 개시되어 있다. 그러나, 반도체 칩들을 전기적으로 접속하기 위해서 칩 캐리어에 장착된 S-형상의 접속기 클립이 필요하기 때문에, 전술한 미국특허에 따른 집적 반도체 칩 패키지는 전자동으로 제조될 수 없고 따라서 생산비용이 증가하게 된다.
그러므로, 본 발명의 목적은 전자동으로 상호적층될 수 있는 반도체 칩 모듈을 제공하는 것이다.
도 1은 본 발명에 따른 반도체 칩 모듈의 바람직한 제1 실시예의 개략적인 부분 단면도.
도 2는 제1 실시예의 칩 장착 부재의 부분 사시도.
도 3은 제1 실시예의 반도체 칩을 도시한 사시도.
도 4는 제1 실시예의 유전 테이프 부재를 도시한 사시도.
도 5는 제1 실시예의 복수의 반도체 칩 모듈을 상호연결하여 스택을 형성할 수 있는 방법을 도시한 개략적인 부분 단면도.
도 6은 본 발명에 따른 반도체 칩 모듈의 제2 실시예의 개략적인 부분 단면도.
도 7은 제2 실시예의 복수의 반도체 칩 모듈을 상호연결하여 스택을 형성할 수 있는 방법을 도시한 개략적인 부분 단면도.
도 8은 본 발명에 따른 반도체 칩 모듈의 제3 실시예의 개략적인 부분 단면도.
도 9는 제3 실시예의 복수의 반도체 칩 모듈을 상호연결하여 스택을 형성할 수 있는 방법을 도시한 개략적인 부분 단면도.
도 10은 본 발명에 따른 반도체 칩 모듈의 제4 실시예의 개략적인 부분 단면도.
도 11은 제4 실시예의 복수의 반도체 칩 모듈을 상호연결하여 스택을 형성할 수 있는 방법을 도시한 개략적인 부분 단면도.
도 12는 본 발명에 따른 반도체 칩 모듈의 제5 실시예의 개략적인 부분 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 칩 장착부재 2, 2a, 2b : 반도체 칩
3 : 땜납 볼 4a, 8 : 유전 테이프 부재
5 : 도전성 접촉볼 12 : 회로 트레이스
13, 13a : 칩 수용 공동 14, 14a : 관통공
15a, 15b : 칩 장착면 16a, 16b : 회로 레이아웃면
17a, 17b, 70, 80 : 개구부 20, 20a, 20b : 패드 장착면
21, 21a, 21b : 접촉패드 22, 22a, 22b : 와이어
23, 23a, 23b : 에폭시 수지층 24, 24a, 24b : 방열판
본 발명의 한 특징에 따라서, 반도체 칩 모듈은,
상호대향하는 제1 및 제2 표면, 한 세트의 제1 회로 트레이스, 및 상기 제1 및 제2 표면을 관통하여 확장하며 상기 제1 회로 트레이스에 접속된 복수의 도금된 관통공을 갖는 칩 장착부재;
복수의 접촉 패드가 위에 구비된 패드 장착면을 갖는 제1 반도체 칩;
상기 칩 장착부재 상에 상기 제1 반도체 칩을 접착본딩하기 위한 제1 유전 테이프 부재;
상기 제1 반도체 칩의 상기 접촉 패드와 상기 제1 회로 트레이스를 전기적으로 접속하기 위한 제1 도전체부;
상기 칩 장착부재의 상기 제1 및 제2 표면 중 한 표면 상에 배치되고, 각각이 상기 칩 장착부재 내의 상기 도금된 관통공 각각에 정렬되어 이에 접속되는 복수의 땜납 볼을 포함한다.
본 발명의 또 다른 특징에 따라서, 반도체 칩 모듈 스택은,
상측 반도체 칩 모듈 및 하측 반도체 칩 모듈을 포함하며, 각각의 모듈은,
상측 및 하측면, 한 세트의 회로 트레이스, 및 상기 상측 및 하측면을 관통하여 확장하며 상기 회로 트레이스에 접속되는 복수의 도금된 관통공을 갖는 칩 장착 부재,
복수의 접촉패드가 위에 구비된 패드 장착면을 갖는 반도체 칩,
상기 칩 장착 부재 상에 상기 반도체 칩을 접착본딩하는 유전 테이프 부재,
상기 반도체 칩의 상기 접촉패드와 상기 회로 트레이스를 전기적으로 접속하는 도전체부, 및
상기 칩 장착 부재의 상기 하측면 상에 배치되고, 각각이 상기 칩 장착부재 내의 상기 도금된 관통공 각각에 접속되는 복수의 땜납볼을 포함한다.
상기 상측 반도체 칩 모듈의 상기 땜납볼은 상기 하측 반도체 칩 모듈의 칩 장착 부재의 상기 상측면에서 상기 하측 반도체 칩 모듈의 상기 칩장착 부재 내의 상기 도금된 관통공에 정렬되어 이에 접속된다.
본 발명의 다른 특징 및 이점은 첨부한 도면을 참조하여 다음의 바람직한 실시예에 대한 상세한 설명으로부터 명백하게 될 것이다.
본 발명을 상세히 기술하기 전에, 여기서 본 명세서 전체를 통해 동일한 참조부호는 동일한 구성요소를 나타낸다.
도 1은 칩 장착부재(1), 적어도 2개의 반도체칩(2), 및 복수의 땜납 볼(3)을 포함하는 본 발명에 따른 반도체 칩 모듈의 바람직한 제1 실시예를 도시한 것이다.
본 실시예에서, 칩 장착 부재(1)는 대향하는 제1 및 제2 칩 장착면(10, 11)을 갖는 보드 본체이며, 이들 장착면 각각엔 회로 트레이스(12)(도 2 참조)가 형성되어 있다. 칩 장착부재(1)엔 복수의 도금된 관통공(14)이 형성되어 있고 이는 제1 및 제2 칩 장착면(10, 11)을 관통하여 확장하며 장착면(10, 11) 상의 회로 트레이스(12)에 전기적으로 접속된다.
각각의 반도체 칩(2) 상에, 복수의 접촉패드(21)를 갖는 패드 장착면(20)이 제공되어 있다(도 3 참조). 각각의 반도체 칩(2)의 패드 접착면(20)은 유전 테이프 부재(4)에 의해서 제1 및 제2 장착면(10, 11) 중 하나에 접착본딩된다. 특히, 유전 테이프 부재(4)는 반도체 칩(2)의 패드 장착면(20)에 접착되는 제1 접착면과, 제1 혹은 제2 칩 장착면(10, 11)에 접착되는 대향하는 제2 접착면을 갖는다. 유전 테이프 부재(4)는 반도체 칩(2)의 접촉 패드(21)로 맞추어진 위치들에서 복수의 구멍(40)이 형성되어 있다(도 4 참조). 반도체 칩(2)의 접촉 패드(21)와 제1 혹은 제2 칩 장착면(10, 11)이 전기적으로 접속되게 하기 위해서 구멍(40) 내에 도전성 접촉볼(5)이 수용된다. 바람직하게, 각각의 반도체 칩(2)의 주변부엔 제1 혹은 제2 칩 장착면(10, 11)에 반도체 칩(2)의 본딩을 강화하기 위해서 에폭시 수지층(23)이 제공된다. 더욱이, 각각의 반도체 칩(2)은 패드 장착면에 대향하며 방열 및 칩 보호 목적으로 방열판(24)이 고정되는 방열면을 갖는다.
각각의 땜납 볼(3)(도 1엔 2개만 도시하였음)은 주석으로 만들어지며 칩 장착 부재(1)의 제2 칩 장착면(11) 상에 배치된다. 각각의 땜납 볼(3)을 칩 장착 부재(1) 내의 도금된 각각의 관통공(14)에 일치시켜 이에 접속한다. 이에 따라, 땜납 볼(3)과 반도체 칩(2)의 접촉 패드(21)가 칩 장착 부재(1)의 장착면(10, 11) 상의 회로 트레이스(12)를 통해 전기적으로 접속될 수 있다.
도 1은 칩 장착부재(1)의 각각의 장착면(10, 11) 상에 장착된 하나의 반도체 칩(2)만을 도시하였으나, 각각의 장착면(10, 11) 상에 2개 이상의 반도체 칩(23)을 장착할 수도 있음을 이 분야에 숙련된 자에겐 명백할 것이다.
도 5와 같이, 바람직한 제1 실시예의 2개 이상의 반도체 칩 모듈을 상호접속하여 반도체 칩 모듈 스택을 형성할 수 있다. 도시된 바와 같이, 반도체 칩 모듈 중 상측의 모듈 상의 땜납 볼(3)은 반도체 칩 모듈 중 하측의 모듈의 제1 칩 장착면(10)에서 이 하측의 모듈의 칩 장착부재(1) 내의 도금된 관통공(14)에 정렬되어 이에 접속된다. 반도체 칩 모듈 스택에서 반도체 칩 모듈 중 가장 밑에 있는 모듈의 땜납 볼(3)을 인쇄 회로 보드(도시없음) 상에 장착하여 이 모듈 상의 회로 트레이스와 전기적으로 접속되게 할 수 있다.
도 6은 본 발명에 따른 반도체 칩 모듈의 바람직한 제2 실시예를 도시한 것이다. 도시된 바와 같이, 칩 장착 부재(1)는 도 2에 도시된 것과 유사하게 회로 트레이스가 각각 형성된 상호 대향하는 제1 및 제2 칩 장착면(10, 11)을 갖는 3층 보드 본체이다. 칩 장착 부재(1)엔 제1 및 제2 칩 장착면(10, 12)을 관통하여 확장하며 제1 및 제2 칩 장착면(10, 11) 상의 회로 트레이스에 전기적으로 접속되는 복수의 도금된 관통공(14)이 형성되어 있다. 각각의 제1 및 제2 칩 장착면(10, 11)엔, 개구단부와 이 개구단부에 대향하는 폐쇄단부를 갖는 적어도 하나의 칩 수용 공동(13)이 형성되어 있다. 각각의 반도체 칩(2)은 이 위에 복수의 접촉 패드(21)가 구비된 패드 장착면(20), 및 대향하는 칩 고정면을 갖는다. 각각의 반도체 칩(2)은 칩 장착 부재(1) 내의 각각의 칩 수용 공동(13) 내에 수용되고, 패드 장착면(20)은 각각의 칩 수용 공동(13)의 개구단부를 통해 제1 혹은 제2 칩 장착면(10, 11)으로부터 액세스될 수 있다. 각각의 반도체 칩(2)의 칩 고정면은 유전 테이프 부재(4a)를 통해 각각의 칩 수용 공동(13)의 폐쇄단부에 접착본딩된다. 특히, 유전 테이프 부재(4a)는 반도체 칩(2)의 칩 고정면에 부착되는 제1 접착면과, 각각의 칩 수용 공동(13)의 폐쇄단부에 접착되는 대향하는 제2 접착면을 갖는다. 더욱이, 와이어(22)는 반도체 칩(2)의 접촉 패드(21)와 제1 혹은 제2 칩 장착면(10, 11) 상의 회로 트레이스를 상호접속한다. 바람직하게, 각각의 반도체 칩(2)의 패드 장착면(20)과, 반도체 칩(2)에 접속된 와이어(22)를 보호 목적으로 에워싸기 위해서 제1 및 제2 칩 장착면(10, 11) 각각에 에폭시 수지로 만들어진 엔캡슐에이션층(6)이 제공된다. 앞의 실시예와 같이, 땜납 볼(3) 각각은 칩 장착 부재(1)의 제2 칩 장착면(11) 상에 배치되고 칩 장착 부재(1) 내의 도금된 관통공(14) 각각에 정렬시켜 이에 접속된다. 따라서, 땜납 볼(3)과 반도체 칩(2)의 접촉패드(21)가 와이어(22)와 칩 장착 부재(1)의 제1 및 제2 칩 장착면(10, 11) 상의 회로 트레이스에 의해 전기적으로 접속될 수 있다.
도 7과 같이, 바람직한 제2 실시예의 2개 이상의 반도체 칩 모듈을 상호접속하여 반도체 칩 모듈 스택을 형성할 수 있다. 도시된 바와 같이, 반도체 칩 모듈 중 상측 모듈 상의 땜납 볼(3)은 반도체 칩 모듈 중 하측 모듈의 제1 칩 장착면(10)에서 하측 모듈의 칩 장착 부재(1) 내의 도금된 관통공(14)에 정렬되어 이에 접속된다. 반도체 칩 모듈 스택에서 반도체 칩 모듈 중 가장 밑에 있는 모듈의 땜납 볼(3)을 인쇄 회로 보드(도시 없음) 상에 장착하여 이 모듈 상의 회로 트레이스에 전기적으로 접속시킬 수 있다.
도 8은 본 발명에 따른 반도체 칩 모듈의 바람직한 제3 실시예를 도시한 것이다. 도시된 바와 같이, 칩 장착 부재(1)는 개구단부와 이 개구단부에 대향하는 폐쇄단부를 갖는 적어도 하나의 칩 수용 공동(13a)이 형성된 상호 대향하는 제1 및 제2 칩 장착면(10, 11)을 갖는 3층 보드 본체이다. 칩 장착부재(1)엔, 제1 및 제2 칩 장착면(10, 11)을 관통하여 확장하는 복수의 도금된 관통공(14)이 더 형성되어 있다. 제1 및 제2 칩 장착면(10, 11) 및 각 칩 수용 공동(13a)의 폐쇄단부엔 각각 도 2에 도시한 것과 유사하게 회로 트레이스가 형성되어 있고 도금된 관통공(14)에 전기적으로 접속된다. 각각의 칩 수용 공동(13)은 이 안에 2개의 반도체 칩(2a, 2b)을 수용한다. 각각의 반도체 칩(2a, 2b)은 위에 복수의 접촉 패드(21)가 구비된 패드 장착면(20), 및 대향하는 칩 고정면을 갖는다. 각각의 반도체 칩(2a)의 패드 장착면(20)은 유전 테이프층(4)에 의해 칩 수용 공동(13a) 각각의 폐쇄단부에 접착본딩된다. 특히, 유전 테이프층(4)은 반도체 칩(2a)의 패드 장착면(20)에 접착되는 제1 접착면과, 칩 수용공동(13a) 각각의 폐쇄단부에 접착되는 대향하는 제2 접착면을 갖는다. 제1 실시예와 같이, 유전 테이프층(4)엔, 반도체 칩(2a)의 접촉패드(21)로 맞추어진 위치들에 복수의 구멍(30)이 형성되어 있다. 도전성 접촉볼(5)을 구멍(40)에 수용시켜 반도체 칩(2a)의 접촉패드(21)와 칩 수용공동(13a) 각각의 폐쇄단부 상의 회로 트레이스를 전기적으로 접속시킨다. 각각의 반도체 칩(2b)는 칩 수용 공동(13a) 각각에 수용되고, 패드 장착면(20)은 칩 수용공동(13a) 각각의 개구단부를 통해 제1 혹은 제2 칩 장착면(10, 11)으로부터 액세스될 수 있다. 반도체 칩(2b) 각각의 칩 고정면은 또 다른 유전 테이프층(4a)에 의해 칩 수용공동(13a) 중 동일한 공동 내에 배치된 반도체 칩(2a)의 칩 고정면에 접착본딩된다. 특히, 유전 테이프층(4a)은 반도체 칩(2a)의 칩 고정면에 접착되는 제1 접착면과, 반도체 칩(2a)의 칩 고정면에 접착되는 대향하는 제2 접착면을 갖는다. 더욱이, 바람직한 제2 실시예와 같이, 와이어(22)는 반도체 칩(2b)의 접촉패드(21)와 제1 혹은 제2 칩 장착면(10, 11) 상의 회로 트레이스를 상호접속한다. 더욱이, 각각의 반도체 칩(2b)의 패드 장착면(20)과, 반도체 칩(2b)에 접속된 와이어(22)를 보호 목적으로 에워싸기 위해서 칩 장착 부재(1)의 제1 및 제2 칩 장착면(10, 11) 각각에 에폭시 수지로 만들어진 엔캡슐에이션층(6)이 제공된다. 앞의 실시예와 같이, 땜납 볼(3) 각각은 제2 칩 장착면(11) 상에 배치되고 칩 장착부재(1) 내의 도금된 관통공(14) 각각에 정렬되어 이에 접속된다. 따라서, 칩 수용공동(13a)의 폐쇄단부 상의 회로 트레이스에 의해서 땜납볼(3)과 반도체 칩(2a)의 접촉패드(21)가 전기적으로 접속될 수 있으며, 칩 장착부재(1)의 장착면(10, 11) 상의 회로 트레이스와 와이어(22)에 의해 반도체 칩(2b)의 접촉 패드(21)와 땜납 볼(3)이 전기적으로 접속될 수 있다.
도 9과 같이, 바람직한 제3 실시예의 2개 이상의 반도체 칩 모듈을 상호접속하여 반도체 칩 모듈 스택을 형성할 수 있다. 도시된 바와 같이, 반도체 칩 모듈 중 상측 모듈 상의 땜납 볼(3)은 반도체 칩 모듈 중 하측의 모듈의 제1 칩 장착면(10)에서 하측 모듈의 칩 장착 부재(1) 내의 도금된 관통공(14)에 정렬되어 이에 접속된다. 반도체 칩 모듈 스택에서 반도체 칩 모듈 중 가장 밑에 있는 모듈의 땜납 볼(3)을 인쇄 회로 보드(도시 없음) 상에 장착하여 이 모듈 상의 회로 트레이스에 전기적으로 접속시킬 수 있다.
도 10은 제1 및 제2 칩 장착 부재(1a, 1b), 제1 반도체 칩(2a), 제2 반도체 칩(2b), 복수의 제1 땜납볼(3a) 및 복수의 제2 땜납볼(3b)을 포함하는 본 발명에 따른 반도체 칩 모듈의 제4 실시예를 도시한 것이다.
이 실시예에서, 제1 칩 장착부재(1a)는 상측 칩 장착면(15a)과 도 2에 도시한 바와 유사하게 회로 트레이스가 형성된 하측 회로 레이아웃면(16a)을 갖는 보드 본체이다. 제1 칩 장착부재(1a)엔, 개구부(17a), 및 칩 장착면(15a)과 회로 레이아웃면(16a)을 관통하여 확장하며 회로 레이아웃면(16a) 상의 회로 트레이스에 전기적으로 접속되는 복수의 도금된 관통공(14a)이 형성되어 있다. 제1 반도체 칩(2a)는 위에 복수의 접촉패드(21a)가 구비된 패드 장착면(20a)을 갖는다. 패드 장착면(20a)은 유전 테이프 부재(7)를 사용하여 칩 장착면(15a)에 접착본딩된다. 특히, 유전 테이프 부재(7)는 패드 장착면(20a)에 접착되는 제1 접착면과, 칩 장착면(15a)에 접착되는 대향하는 제2 접착면을 갖는다. 유전 테이프 부재(7)엔 개구부(70)가 형성되어 있고 이 개구부(70)는 개구부(17a, 70)를 통해 회로 레이아웃면(16a)으로부터 접촉패드(21a)가 액세스될 수 있게 개구부(17a)에 맞추어져 있다. 와이어(22a)는 접촉패드(21a)와 회로 레이아웃면(16a) 상의 회로 트레이스를 상호접속한다. 바람직하게, 제1 반도체 칩(2a)의 주변부엔, 칩 장착면(15a)에 제1 반도체 칩(2a)의 본딩을 강화하기 위해서 에폭시 수지층(23a)이 구비된다. 더욱이, 제1 반도체 칩(2a)은 패드 장착면(20a)에 대향하며 방열 및 칩 보호 목적으로 방열판(24a)이 고정되는 방열면을 갖는다. 더욱이, 패드 장착면(20a)과, 와이어(22a)를 보호 목적으로 에워싸기 위해서 회로 레이아웃면(16a)에 에폭시 수지로 만들어진 엔캡슐에이션층(6a)이 제공된다. 각각의 제1 땜납 볼(3a)(도 10엔 2개만 도시하였음)은 주석으로 만들어지며 회로 레이아웃면(16a) 상에 배치된다. 각각의 제1 땜납 볼(3a)을 제1 칩 장착부재(1a) 내의 도금된 각각의 관통공(14a)에 일치시켜 이에 접속한다. 이에 따라, 제1 땜납 볼(3a)과 제1 반도체 칩(2a)의 접촉패드(21a)가 회로 레이아웃면(16a) 상의 회로 트레이스 및 와이어(22a)를 통해 전기적으로 접속될 수 있다.
제1 칩 장착부재(1a)와는 달리, 제2 칩 장착부재(1b)는 하측 칩 장착면(15b), 및 도 2에 도시한 바와 유사하게 회로 트레이스가 형성된 상측 회로 레이아웃면(16b)을 갖는 보드 본체이다. 제2 칩 장착부재(1b)엔, 개구부(17b), 및 칩 장착면(15b)와 회로 레이아웃면(16b)을 관통하여 확장하며 회로 레이아웃면(16b) 상의 회로 트레이스에 전기적으로 접속되는 복수의 도금된 관통공(14b)이 형성되어 있다. 제2 반도체 칩(2b)은 위에 복수의 접촉패드(21b)가 구비된 패드 장착면(20b)을 갖는다. 패드 장착면(20b)은 유전 테이프 부재(8)를 사용하여 칩 장착면(15b)에 접착본딩된다. 특히, 유전 테이프 부재(8)는 패드 장착면(20b)에 접착되는 제1 접착면과, 칩 장착면(15b)에 접착되는 대향하는 제2 접착면을 갖는다. 유전 테이프 부재(8)엔 개구부(80)가 형성되어 있고 이 개구부(80)는 개구부(17b, 80)를 통해 회로 레이아웃면(16b)으로부터 접촉패드(21b)가 액세스될 수 있게 개구부(17b)에 맞추어져 있다. 와이어(22b)는 접촉패드(21b)와 회로 레이아웃면(16b) 상의 회로 트레이스를 상호접속한다. 제1 반도체 칩(2a)과 마찬가지로, 제2 반도체칩(2b)의 주변부엔, 칩 장착면(15b)에 제2 반도체 칩(2b)의 본딩을 강화하기 위해서 에폭시 수지층(23b)이 구비된다. 더욱이, 제2 반도체 칩(2b)은 패드 장착면(20b)에 대향하며 방열 및 칩 보호 목적으로 방열판(24b)이 고정되는 방열면을 갖는다. 더욱이, 패드 장착면(20b)과 와이어(22b)를 보호 목적으로 에워싸기 위해서 회로 레이아웃면(16b)에 에폭시 수지로 만들어진 엔캡슐에이션층(6b)이 제공된다. 각각의 제2 땜납 볼(3b)(도 10엔 2개만 도시하였음)은 주석으로 만들어지며 회로 장착면(15b) 상에 배치된다. 각각의 제2 땜납 볼(3b)을 제2 칩 장착부재(1b) 내의 도금된 각각의 관통공(14b)에 일치시켜 이에 접속한다. 이에 따라, 제2 땜납 볼(3b)과 제2 반도체 칩(2b)의 접촉패드(21b)가 회로 레이아웃면(16b) 상의 회로 트레이스 및 와이어(22b)를 통해 전기적으로 접속될 수 있다.
이 실시예에서, 제2 칩 장착부재(1b)는 제1 칩 장착부재(1a) 밑에 배치되며, 제1 칩 장착부재(1a)의 회로 레이아웃면(16a) 상의 제1 땜납볼(3a) 각각은 제2 칩 장착부재(1b)의 회로 레이아웃면(16a)에서 도금된 관통공(14b)의 각각에 정렬되어 이에 접속된다.
도 11과 같이, 바람직한 제4 실시예의 2개 이상의 반도체 칩 모듈을 상호접속하여 반도체 칩 모듈 스택을 형성할 수 있다. 도시된 바와 같이, 반도체 칩 모듈 중 상측 모듈 상의 제2 땜납 볼(3b)은 반도체 칩 모듈 중 하측의 모듈의 제1 칩 장착부재(1a)에서 하측 모듈의 칩 장착면(15a)에 도금된 관통공(14)에 정렬되어 이에 접속된다. 반도체 칩 모듈 스택에서 반도체 칩 모듈 중 가장 밑에 있는 모듈의 제2 땜납 볼(3b)을 인쇄 회로 보드(도시 없음) 상에 장착하여 이 모듈 상의 회로 트레이스에 전기적으로 접속시킬 수 있다.
도 12는 본 발명에 따른 반도체 칩 모듈의 제5 실시예를 도시한 것이다. 제4 실시예는 반대로, 제1 및 제2 칩 장착부재(1a, 1b) 각각은 위에 각각 장착된 적어도 2개의 제1 및 제2 반도체 칩(2a, 2b)을 갖는다.
이에 따라, 본 발명의 반도체 칩 모듈은 다른 반도체 칩 모듈에 전기적으로 접속되게 접속기 클립을 사용할 필요가 없다. 반도체 칩 모듈은 전자동으로 제조될 수 있어, 제조비용이 낮아지게 된다. 반도체 칩이 메모리 칩일 때, 보드비용의 현저한 증가를 초래함이 없이 메모리 용량을 현저히 증가시킬 수 있다. 이에 따라 본 발명의 목적이 충족된다.
본 발명에 대해 가장 실제적이고 바람직한 실시예에 관련하여 기술하였으나, 이 발명은 여기 개시된 실시예로 한정되는 것이 아니라, 모든 수정 및 동등한 구성을 포괄하도록 가장 넓게 정신 및 범위 내에 포함되는 여러 가지 구성을 포함하도록 한 것이다.

Claims (19)

  1. 반도체 칩 모듈에 있어서,
    상호대향하는 제1 및 제2 표면, 한 세트의 제1 회로 트레이스, 및 상기 제1 및 제2 표면을 관통하여 확장하며 상기 제1 회로 트레이스에 접속된 복수의 도금된 관통공을 갖는 칩 장착부재;
    복수의 접촉 패드가 위에 구비된 패드 장착면을 갖는 제1 반도체 칩;
    상기 칩 장착부재 상에 상기 제1 반도체 칩을 접착본딩하기 위한 제1 유전 테이프 부재;
    상기 제1 반도체 칩의 상기 접촉 패드와 상기 제1 회로 트레이스를 전기적으로 접속하기 위한 제1 도전체부;
    상기 칩 장착부재의 상기 제1 및 제2 표면 중 한 표면 상에 배치되고, 각각이 상기 칩 장착부재 내의 상기 도금된 관통공 각각에 정렬되어 이에 접속되는 복수의 땜납 볼을 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  2. 제1항에 있어서, 상기 제1 회로 트레이스 및 상기 제1 반도체 칩은 상기 칩 장착 부재의 상기 제1 및 제2 표면 중 동일 표면에 배치되며;
    상기 제1 유전 테이프 부재는 상기 제1 반도체 칩의 상기 패드 장착면을 상기 칩 장착부재의 상기 제1 및 제2 표면 중 상기 동일 표면 상에 접착본딩하며, 상기 제1 반도체 칩의 상기 접촉패드에 맞추어진 위치들에 복수의 구멍이 형성되어 있으며;
    상기 제1 도전체부는 상기 제1 반도체 칩의 상기 접촉패드와 상기 제1 회로 트레이스간에 전기적 접속이 되도록 상기 제1 유전 테이프 부재 내의 상기 구멍들에 수용되는 복수의 도전성 접촉볼을 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  3. 제2항에 있어서, 상기 칩 장착 부재는 상기 제1 및 제2 표면 중 상기 제1 회로 트레이스에 대향하는 다른 표면으로부터 액세스되고 상기 도금된 관통공에 접속된 한 세트의 제2 회로 트레이스를 더 가지며, 상기 반도체 칩 모듈은,
    복수의 접촉 패드가 위에 구비된 패드 장착면을 갖는 제2 반도체 칩;
    상기 칩 장착부재 상에 상기 제2 반도체 칩을 접착본딩하기 위한 제2 유전 테이프 부재; 및
    상기 제2 반도체 칩의 상기 접촉 패드와 상기 제2 회로 트레이스를 전기적으로 접속하기 위한 제2 도전체부를 더 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  4. 제3항에 있어서, 상기 제2 유전 테이프 부재는 상기 칩 장착부재의 상기 제1 및 제2 표면 중 상기 다른 표면 상에 상기 제2 반도체 칩의 상기 패드 장착면을 접착본딩하며, 상기 제2 반도체 칩의 상기 접촉패드에 맞추어진 위치들에 복수의 구멍이 형성되어 있으며,
    상기 제2 도전체부는 상기 제2 반도체 칩의 상기 접촉패드와 상기 제2 회로 트레이스간에 전기적 접속이 되도록 상기 제2 유전 테이프 부재 내의 상기 구멍들에 수용되는 복수의 도전성 접촉볼을 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  5. 제2항에 있어서, 상기 제1 반도체 칩은 상기 칩 장착부재의 상기 제1 및 제2 표면 중 상기 동일 표면에 상기 제1 반도체칩의 본딩을 강화하기 위해서 에폭시 수지층이 구비된 주변부를 갖는 것을 특징으로 하는 반도체 칩 모듈.
  6. 제2항에 있어서, 상기 제1 반도체 칩은 상기 패드 장착면에 대향하며 방열판이 고정되는 방열면을 갖는 것을 특징으로 하는 반도체 칩 모듈.
  7. 제1항에 있어서, 상기 칩 장착부재는 상기 제1 및 제2 표면 중 한 표면 내에 형성되고, 개구단부 및 이 개구단부에 대향하는 폐쇄단부를 갖는 제1 칩 수용 공동을 가지며, 상기 제1 회로 트레이스 및 상기 제1 칩 수용공동은 상기 칩 장착부재의 상기 제1 및 제2 표면 중 상기 동일 표면 상에 제공되고;
    상기 제1 반도체 칩은 상기 제1 칩 수용공동 내에 수용되고 이 때 상기 패드 장착면은 상기 제1 칩 수용공동의 상기 개구단부를 통해 상기 칩 장착부재의 상기 제1 및 제2 표면 중 상기 동일 표면으로부터 액세스되며;
    상기 제1 도전체부는 상기 제1 반도체칩의 상기 접촉패드와 상기 제1 회로 트레이스를 상호접속하는 복수의 도전성 와이어를 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  8. 제7항에 있어서, 상기 제1 반도체 칩은 상기 패드 장착면에 대향하는 칩 고정면을 가지며, 상기 제1 유전 테이프 부재는 상기 제1 칩 수용공동의 상기 폐쇄단부 상에 상기 제1 반도체 칩의 상기 칩 고정면을 접착본딩하는 것을 특징으로 하는 반도체 칩 모듈.
  9. 제7항에 있어서, 상기 칩 장착 부재는 상기 제1 회로 트레이스에 대향하는 상기 제1 및 제2 표면 중 상기 다른 표면으로부터 액세스되고 상기 도금된 관통공에 접속된 한 세트의 제2 회로 트레이스를 더 가지며, 상기 반도체 칩 모듈은,
    복수의 접촉 패드가 위에 구비된 패드 장착면을 갖는 제2 반도체 칩;
    상기 칩 장착부재 상에 상기 제2 반도체 칩을 접착본딩하기 위한 제2 유전 테이프 부재; 및
    상기 제2 반도체 칩의 상기 접촉 패드와 상기 제2 회로 트레이스를 전기적으로 접속하기 위한 제2 도전체부를 더 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  10. 제9항에 있어서, 상기 칩 장착부재는 상기 제1 및 제2 표면 중 상기 다른 표면 내에 형성되고, 개구단부 및 이 개구단부에 대향하는 폐쇄단부를 갖는 제2 칩 수용 공동을 가지며;
    상기 제2 반도체 칩은 상기 제2 칩 수용공동 내에 수용되고 이 때 상기 패드 장착면은 상기 제2 칩 수용공동의 상기 개구단부를 통해 상기 칩 장착부재의 상기 제1 및 제2 표면 중 상기 다른 표면으로부터 액세스되며;
    상기 제2 도전체부는 상기 제2 반도체칩의 상기 접촉패드와 상기 제2 회로 트레이스를 상호접속하는 복수의 도전성 와이어를 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  11. 제10항에 있어서, 상기 제2 반도체 칩은 상기 패드 장착면에 대향하는 칩 고정면을 가지며, 상기 제2 유전 테이프 부재는 상기 제2 칩 수용공동의 상기 폐쇄단부 상에 상기 제2 반도체 칩의 상기 칩 고정면을 접착본딩하는 것을 특징으로 하는 반도체 칩 모듈.
  12. 제7항에 있어서, 상기 제1 반도체칩의 상기 패드 장착면과 상기 제1 도전체부를 에워싸도록 상기 칩 장착 부재의 상기 제1 및 제2 표면 중 상기 동일 표면 상에 제공된 엔캡슐레이션층을 더 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  13. 제7항에 있어서, 상기 제1 칩 수용공동의 상기 폐쇄단부에는 상기 도금된 관통공에 접속되는 한 세트의 제2 회로 트레이스가 형성되고, 상기 제1 반도체 칩은 상기 패드 장착면에 대향하는 칩 고정면을 가지며, 상기 반도체 칩 모듈은,
    위에 구비된 복수의 접촉 패드, 및 상기 패드 장착면에 대향하는 칩 고정면을 가지며, 상기 제1 반도체 칩과 상기 제1 칩 수용공동의 상기 폐쇄단부 사이의 상기 제1 칩 수용공동 내에 수용되는 제2 반도체 칩;
    상기 제1 및 제2 반도체 칩들의 상기 칩 고정면들을 서로 본딩하는 제1 유전 테이프층, 및 상기 제1 칩 수용공동의 상기 폐쇄단부 상에 상기 제2 반도체 칩의 상기 패드 장착면을 접착본딩하며, 상기 제2 반도체칩의 상기 접촉패드로 맞추어진 위치들에 복수의 구멍이 형성된 제2 유전 테이프층을 포함하는 상기 제1 유전 테이프 부재; 및
    상기 제2 반도체 칩의 상기 접촉패드와 상기 제2 회로 트레이스간에 전기적 접속이 되도록 상기 제2 유전 테이프층 내의 상기 구멍 내에 수용되는 복수의 도전성 접촉볼을 포함하는 제2 도전체부를 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  14. 제13항에 있어서, 상기 칩 장착부재는 상기 제1 회로 트레이스에 대향하는 상기 제1 및 제2 표면 중 상기 다른 표면으로부터 액세스되고 상기 도금된 관통공에 접속된 한 세트의 제3 회로 트레이스를 더 가지며, 상기 반도체 칩 모듈은,
    복수의 접촉 패드가 위에 구비된 패드 장착면을 갖는 제3 반도체 칩;
    상기 칩 장착부재 상에 상기 제3 반도체 칩을 접착본딩하기 위한 제3 유전 테이프 부재; 및
    상기 제3 반도체 칩의 상기 접촉 패드와 상기 제3 회로 트레이스를 전기적으로 접속하기 위한 제3 도전체부를 더 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  15. 제1항에 있어서, 상기 제1 회로 트레이스는 상기 칩 장착부재의 상기 제1 및 제2 표면 중 한 표면 상에 배치되며, 상기 제1 유전 테이프 부재는 상기 칩 장착 부재의 상기 제1 및 제2 표면 중 다른 표면 상에 상기 제1 반도체 칩의 상기 패드 장착면을 접착본딩하며, 상기 칩 장착 부재엔 상기 제1 및 제2 표면을 관통하여 확장하는 제1 개구부가 형성되고, 상기 제1 유전 테이프 부재는 상기 제1 반도체 칩의 상기 접촉 패드에 액세스하기 위한 상기 제1 개구부로 맞추어진 제2 개구부가 형성되고, 상기 제1 도전체부는 상기 제1 반도체 칩의 상기 접촉패드와 상기 제1 회로 트레이스를 상호접속하는 복수의 와이어를 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  16. 제15항에 있어서, 상기 제1 반도체 칩은 상기 칩 장착부재의 상기 제1 및 제2 표면 중 다른 표면에 상기 제1 반도체 칩의 본딩을 강화하기 위해서 에폭시 수지층이 구비된 주변부를 갖는 것을 특징으로 하는 반도체 칩 모듈.
  17. 제15항에 있어서, 상기 제1 반도체 칩은 상기 패드 장착면에 대향하며 방열판이 고정되는 방열면을 갖는 것을 특징으로 하는 반도체 칩 모듈.
  18. 제15항에 있어서, 상기 제1 반도체 칩의 상기 패드 장착면과 상기 제1 도전체부를 에워싸도록 상기 칩 장착 부재의 상기 제1 및 제2 표면 중 상기 표면 상에 제공된 엔캡슐레이션층을 더 포함하는 것을 특징으로 하는 반도체 칩 모듈.
  19. 반도체 칩 모듈 스택에 있어서,
    상측 반도체 칩 모듈 및 하측 반도체 칩 모듈을 포함하며, 각각의 모듈은,
    상측 및 하측면, 한 세트의 회로 트레이스, 및 상기 상측 및 하측면을 관통하여 확장하며 상기 회로 트레이스에 접속되는 복수의 도금된 관통공을 갖는 칩 장착 부재,
    복수의 접촉패드가 위에 구비된 패드 장착면을 갖는 반도체 칩,
    상기 칩 장착 부재 상에 상기 반도체 칩을 접착본딩하는 유전 테이프 부재,
    상기 반도체 칩의 상기 접촉패드와 상기 회로 트레이스를 전기적으로 접속하는 도전체부, 및
    상기 칩 장착 부재의 상기 하측면 상에 배치되고, 각각이 상기 칩 장착부재 내의 상기 도금된 관통공 각각에 접속되는 복수의 땜납볼을 포함하며,
    상기 상측 반도체 칩 모듈의 상기 땜납볼은 상기 하측 반도체 칩 모듈의 상기 칩 장착 부재의 상기 상측면에서 상기 하측 반도체 칩 모듈의 상기 칩장착 부재 내의 상기 도금된 관통공에 정렬되어 이에 접속되는 것을 특징으로 하는 반도체 칩 모듈 스택.
KR1019990049726A 1999-11-10 1999-11-10 반도체 칩 모듈 KR100353224B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990049726A KR100353224B1 (ko) 1999-11-10 1999-11-10 반도체 칩 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990049726A KR100353224B1 (ko) 1999-11-10 1999-11-10 반도체 칩 모듈

Publications (2)

Publication Number Publication Date
KR20010046110A true KR20010046110A (ko) 2001-06-05
KR100353224B1 KR100353224B1 (ko) 2002-09-18

Family

ID=37528406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049726A KR100353224B1 (ko) 1999-11-10 1999-11-10 반도체 칩 모듈

Country Status (1)

Country Link
KR (1) KR100353224B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109749A (ko) * 2000-06-02 2001-12-12 듀흐 마리 에스. 칩형 스택모듈 구조의 개량
KR100639203B1 (ko) * 2002-07-08 2006-10-30 주식회사 하이닉스반도체 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
US7276786B2 (en) 2004-09-10 2007-10-02 Samsung Electronics Co., Ltd. Stacked board-on-chip package having mirroring structure and dual inline memory module on which the stacked board-on-chip packages are mounted

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192756B1 (ko) * 1996-02-29 1999-06-15 황인길 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109749A (ko) * 2000-06-02 2001-12-12 듀흐 마리 에스. 칩형 스택모듈 구조의 개량
KR100639203B1 (ko) * 2002-07-08 2006-10-30 주식회사 하이닉스반도체 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
US7276786B2 (en) 2004-09-10 2007-10-02 Samsung Electronics Co., Ltd. Stacked board-on-chip package having mirroring structure and dual inline memory module on which the stacked board-on-chip packages are mounted

Also Published As

Publication number Publication date
KR100353224B1 (ko) 2002-09-18

Similar Documents

Publication Publication Date Title
US6774473B1 (en) Semiconductor chip module
US6869827B2 (en) Semiconductor/printed circuit board assembly, and computer system
US6476500B2 (en) Semiconductor device
US6218731B1 (en) Tiny ball grid array package
US20050189623A1 (en) Multiple die package
US5869889A (en) Thin power tape ball grid array package
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US6368894B1 (en) Multi-chip semiconductor module and manufacturing process thereof
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
US20060138630A1 (en) Stacked ball grid array packages
US6630727B1 (en) Modularly expandable multi-layered semiconductor component
KR100386018B1 (ko) 스택형반도체디바이스패키지
KR100353224B1 (ko) 반도체 칩 모듈
US20030043650A1 (en) Multilayered memory device
JP3450477B2 (ja) 半導体装置及びその製造方法
KR200295665Y1 (ko) 적층형반도체패키지
KR100276858B1 (ko) 향상된패드설계를갖는전자패키지
JPH0476211B2 (ko)
KR100206975B1 (ko) 반도체 패키지
KR200278535Y1 (ko) 칩 크기 패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR200460882Y1 (ko) 멀티-칩 패키지 구조
CN114256188A (zh) 封装基板、封装结构、电子设备及制造方法
JPS62273896A (ja) カ−ド型電子回路ユニツト
JPS63209897A (ja) メモリカ−ド

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090907

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee