KR20010032768A - 압축된 ｍｐｅｇ 비디오 비트스트림 상에서 와이프 기능을수행하기 위한 방법 및 장치 - Google Patents

압축된 ｍｐｅｇ 비디오 비트스트림 상에서 와이프 기능을수행하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20010032768A
KR20010032768A KR1020007006063A KR20007006063A KR20010032768A KR 20010032768 A KR20010032768 A KR 20010032768A KR 1020007006063 A KR1020007006063 A KR 1020007006063A KR 20007006063 A KR20007006063 A KR 20007006063A KR 20010032768 A KR20010032768 A KR 20010032768A
Authority
KR
South Korea
Prior art keywords
bit stream
video bit
compressed video
dct coefficients
overlapping
Prior art date
Application number
KR1020007006063A
Other languages
English (en)
Other versions
KR100564838B1 (ko
Inventor
콜친스키로날드조셉
Original Assignee
데니스 에이치. 얼백
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 에이치. 얼백, 톰슨 라이센싱 소시에떼 아노님 filed Critical 데니스 에이치. 얼백
Publication of KR20010032768A publication Critical patent/KR20010032768A/ko
Application granted granted Critical
Publication of KR100564838B1 publication Critical patent/KR100564838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44008—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/007—Transform coding, e.g. discrete cosine transform
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00072—Time or data compression or expansion the compressed signal including a video signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Discrete Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Circuits (AREA)
  • Image Processing (AREA)

Abstract

입력되는 압축 비디오 비트 스트림으로부터 디스플레이 장치 상에 와이프 시퀀스를 생성하기 위한 방법과 장치는 전적으로 상기 압축된 비디오 비트 스트림의 압축된 영역에서 와이프 기능 처리를 달성한다. 이전 및 새로운 비디오 비트 스트림 또는 시퀀스는 별도로, 공지된 특정 와이프 기능의 디코드된 DCT 계수와 저장된 DCT 계수 사이에서 2D 중첩을 수행한다. 중첩된 각 비트 스트림은 양자화 비율로 버퍼링되어, 다른 것과 합산된다. 합산된 출력 비트 스트림은, 연결된 출력 비트 스트림을 제공하기 위하여, 각 비트 스트림의 디코드된 매크로블록 데이터와 함께 멀티플렉서에 의해 사용된다. 제어기는 상기 합산된 비트 스트림의 중첩 및 출력 다중화를 위한 프레임 상관관계와 같은 처리를 제어한다.

Description

압축된 ＭＰＥＧ 비디오 비트스트림 상에서 와이프 기능을 수행하기 위한 방법 및 장치{PROCESS AND APPARATUS FOR PERFORMING WIPES ON COMPRESSED MPEG VIDEO BITSTREAMS}
매우 흔한 비디오 스위칭 효과 중 하나가 와이프 기능이다. 와이프 기능은 본질적으로, 수 개의 프레임의 경로에 증가적으로 걸쳐 두 개 이상의 비디오 소스 사이의 스위칭이다. 와이프 기능이 이루어지는 수 개의 방법이 존재한다. 하나의 방법은, 스위프(sweep)가 완성을 위해 다수의 프레임을 취하는 상태에서, 제 2 소스로부터의 비디오가 제 1 소스로부터의 비디오를 대체하는 수평 스위프 기능이다. 스위프를 행하기 위한 보다 더 복잡한 다른 방법은 원형 와이프에 의해 이루어진다. 원형 와이프에 있어서, 새로운 비디오 소스 또는 제 2 비디오 소스는 원래의 비디오 소스 또는 제 1 비디오 소스 내의 작은 원으로 시작하고, 이후 매 프레임 마다 더 큰 원으로 제 1 소스를 점진적으로 대체시킨다.
와이프는 텔레비전 스튜디오 내에서 프로덕션 스위처(production switcher) 중 하나의 기능이다. NIST ATP 고선명 방송 기술 프로젝트와 같은 디지털 스튜디오 구성에 있어서, 프로덕션 스위처는 MPEG-2 포맷에서 가장 낮은 레벨의 비디오 스트림 상에서 동작한다. 이들이 ATM(Asynchronous Transmission Mode) 셀로 패킷화될 수 있는 동안, 이들 셀은 MPEG-2 비디오 비트스트림으로 구성되고, 이들 비트 스트림은 가장 낮은 레벨에서 블록 기반의 DCT(이산 코사인 변환) 계수를 갖는다.
스튜디오 환경 내에서 이들 MPEG-2 비디오 비트 스트림을 처리하는 바람직한 목표는 압축(MPEG) 영역을 떠남이 없이 비디오를 처리할 수 있는 능력이다.
따라서 본 발명의 목적은, 압축된 비디오 비트 스트림을 처리하는 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은, 압축된 비디오 비트 스트림, 특히 MPEG 비디오 비트 스트림 상에서 와이프 기능을 수행하기 위한 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, MPEG 비디오 비트 스트림 상에서 임의의 복잡한 스트림, 특히 모두 I 프레임으로 구성된 스트림의 와이프 기능을 수행하는 방법 및 장치를 제공하는 것이다.
본 발명은 디지털 신호 처리에 관한 것이고, 보다 상세하게는 압축된 MPEG 비디오 상에서 와이프(WIPE) 기능을 수행하는 것에 관한 것이다.
도 1a는 현재의 비디오 비트 스트림 상에서 수행되는 원형 와이프 기능의 절반 프레임을 일반적으로 표시하는 도면.
도 1b는 도 1a의 표시의 상보형인, 새로운 비디오 비트 스트림 상에서 수행되는 원형 와이프 기능의 절반 프레임을 일반적으로 표시하는 도면.
도 2는 본 발명의 원리를 실현하는 블록도.
본 발명은, 디스플레이 장치 상에서 와이프 기능을 실행하기 위하여 MPEG-2 비디오 비트 스트림과 같은 압축된 디지털 비디오 비트 스트림을 처리하기 위한 방법 및 장치로서, 상기 처리는 전체적으로 압축된 영역에서 이루어지는, 처리 방법 및 장치에 관한 것이다. 이러한 와이프 기능은 프로덕션 스튜디오 내에서 프로덕션 스위처에 의해 사용된다.
입력되는 각 압축 비트 스트림은, 블록 기반의 DCT 계수, 프레임 정보, 및 슬라이스(slice)와 매크로블록 헤더(macroblock header)와 같은 더 높은 차수의 정보를 얻기 위하여 단독으로 또한 부분적으로 디코드된다. 어드레스 지정 가능한 메모리는 다양한 와이프 기능을 위하여 DCT 계수를 저장한다. 압축 비트 스트림의 블록 기반의 DCT 계수와 선택된 와이프 기능을 위한 DCT 계수는 2차원 중첩(convolution) 회로에 전달되는데, 상기 회로에서 두 세트의 DCT 계수의 중첩이 이루어진다. 중첩된 각 비트 스트림은 양자화 값으로 버퍼링되어 서로 합산된다. 합산된 비트 스트림 출력은 그 후 원래의 매크로블록 헤더와 다중화된다. 멀티플렉서 출력은 와이프 시퀀스를 수행하는 압축된 MPEG 비디오 비트 스트림이다. 어드레스 지정 가능한 메모리 및 멀티플렉서와 통신하는 제어기는 선택된 와이프 기능을 수행하기 위하여 필요한 제어를 제공한다.
입력되는 압축 비트 스트림에 대한 프레임 정보는 바람직하게 어드레스 지정 가능한 메모리로 진행하고, 입력되는 비트 스트림의 프레임과 와이프 기능의 비트 스트림을 정렬시키기 위하여 제어기에 의해 사용된다.
본 발명의 상술한 특성, 장점 및 목적이 얻어지고, 상세하게 이해될 수 있는 방법이 되도록, 위에서 간략히 요약된 본 발명의 보다 특별한 설명이 첨부된 도면에 도시된 실시예를 참조로 이루어진다.
첨부된 도면은 본 발명의 전형적인 실시예만을 도시하고, 따라서 본 발명이 다른 등가의 유효 실시예도 허용할 수 있기 때문에 본 발명의 범주를 제한하려는 것은 아님을 주목해야 한다.
도 1a에 있어서, 10으로 지정된 비디오 시퀀스(A)의 한 프레임이 도시되었다. 도 1b에 있어서, 일반적으로 16으로 지정된 비디오 시퀀스(B)의 상호관련 프레임이 도시되었다. 보완적인 원형 와이프 기능은, 디스플레이 장치 상에서 단일 비디오 와이프 시퀀스를 수행하기 위하여, 각 비디오 시퀀스(A 및 B)에 적용된다. 도 1a 및 1b가 원형 와이프 시퀀스를 도시하지만, 본 발명의 원리는 와이프 기능의 어떠한 형태라도 수행될 수 있게 함을 이해해야 한다. 따라서, 수행된 와이프 시퀀스는 다각형, 수평 또는 수직 스위프, 또는 임의의 복잡한 패턴이 될 수 있다. 와이프 기능에 있어서, 새로운 비디오는 일반적으로 한 프레임씩을 기초로 이전 비디오를 순차적으로 대체시킨다. 도 1a 및 도 1b는, 디스플레이 장치에서 실제 보여지는 것이 아니라, 와이프 시퀀스 도중에 한 프레임씩을 기초로 이전 비디오와 새로운 비디오에 발생하는 것을 도시한다. 이하에서 보다 더 설명되는 바와 같이, 디스플레이 장치 상에서 보여지는 최종 비디오(와이프 시퀀스)는 도 1a와 도 1b 사이의 중첩 또는 결합 시퀀스이다.
대체될 이전 비디오 시퀀스는 도 1a에 도시된 반면, 새로운 대체 비디오 시퀀스는 도 1b에 도시되었다. 도 1a에 있어서, 12로 지정된 영역은 이전 비디오를 디스플레이 즉 나타내는 반면, 원형 영역(14)은 이전 비디오의 빈 영역을 도시한다. 와이프 시퀀스가 수행됨에 따라, 원형 영역(14)은 영역(12)이 완전히 채워질 때까지 점진적으로 더 커진다. 이러한 방법에 있어서, 소거된 부분(14)은 이전 비디오를 대체시킨다. 도 1b에 있어서, 20으로 표시된 원형 영역은 새로운 비디오를 디스플레이 또는 나타내는 반면, 영역(18)은 이의 빈 영역을 나타낸다.
시간 영역에 있어서, 도 1a의 비디오 시퀀스에 적용된 와이프 기능은, 이전 비디오 시퀀스를, 비디오 영역(12)에 대응하는 픽셀 위치에서 1.0의 계수를 갖고 원형 영역(14)에 대응하는 픽셀 위치에서 0.0의 계수를 갖는 기능으로 곱하는 것과 동일하다. 즉, 이전 비디오 시퀀스가 "와이프"되지 않은 곳에서, 픽셀 양의 1.0배는 그 픽셀 양과 동일하므로, 픽셀은 이들의 값을 유지한다. 이전 비디오 시퀀스가 "와이프"된 곳에서, 픽셀 값은 픽셀 양의 0.0배, 즉 0.0이 된다. 도 1b의 비디오 시퀀스에 적용된 와이프 기능은, 새로운 비디오 시퀀스를, 원형 영역(20)에 대응하는 픽셀 위치에서 1.0의 계수를 갖고 영역(18)에 대응하는 픽셀 위치에서 0.0의 계수를 갖는 기능으로 곱하는 것과 동일하다. 따라서, 원형 영역(20)에 있어서, 새로운 비디오는, 픽셀 값의 1.0배는 그 픽셀 값과 동일하므로, 새로운 비디오 시퀀스의 픽셀 값을 갖고, 픽셀 값이 픽셀 값의 0.0배인 곳에서, 픽셀 값은 0.0이 된다.
본 와이프 시퀀스가 독립된 것으로 위에서 기술되었지만, 전체 와이프 효과를 생성하기 위하여 이들은 동시에 수행됨을 이해해야 한다. 즉, 도 1a 및 도 1b의 두 개의 시퀀스는 단일 시퀀스를 형성하기 위하여 합산되고, 각각의 순차 프레임에 대해, 원이 커짐에 따라, 도 1b의 시퀀스는 새로운 비디오 시퀀스가 완전히 이전 비디오를 대체할 때까지 디스플레이의 더 많은 부분을 채우게 된다. 적용된 두 개의 와이프 기능은, 하나의 기능이 1.0의 계수를 갖는 곳에서 다른 기능은 0.0의 계수를 갖고, 역으로도 또한 갖은 점에서, 상보적이다.
픽셀의 블록이 DCT 계수로 표시되는 MPEG-2 비트 스트림에 대해, DCT 영역으로부터 픽셀 값 영역으로 변환시키는 것이 아니라 DCT 계수 상에서 동작시킨 다음, 처리 이후 DCT 영역으로 되돌아가는 것이 본 발명의 한 특성이다. 또한 모든 시퀀스에서 모든 I 프레임이 스위치되는 것으로 간주된다. 이제 도 2를 참조하면, 본 발명에 따른 블록도(22)가 도시되었다. 시퀀스(A)(계수값이 원 외부에서 1.0이고, 원 내부에서는 0.0)상에서 동작하는 특정 와이프 기능의 매 프레임의 매 블록 상에서 DCT가 수행되고, 이들 DCT는 저장된다고 생각하자. 유사한 절차가 시퀀스(B) 상에서 동작되는 상보 와이프 기능상에서 수행되며, 상기 DCT 계수가 저장된다. 와이프가 예컨대 수행될 20개의 프레임을 취한다면, 시퀀스(A)의 와이프 기능을 위해 블록 기반의 DCT 계수의 새로운 20개의 프레임이 존재하고, 시퀀스(B)의 와이프 기능을 위해 블록 기반의 DCT 계수의 20개 프레임이 존재한다.
그러나, 각 프레임에 대해, 픽셀 계수가 전체적으로 1.0 또는 0.0인 영역 내에서 전체적으로 놓이는 많은 블록이 존재한다. 전적으로 1.0 영역에 놓이는 블록에 대한 DCT는 DC 항으로만 이루어지는 반면, 전적으로 0.0 영역에 놓이는 블록에 대한 DCT는 0이 될 것이다. AC 계수를 가질 블록만이, 픽셀 영역에서 1.0 및 0.0 픽셀 계수 모두를 갖는 블록일 것이다. 블록 내의 1.0 및 0.0 계수의 정확한 패턴에 따라, 이들 블록에 대한 DCT 계수는 1.0 및 0.0 계수의 매 고유 패턴에 대해 다를 것이다. 특정 와이프 패턴이 이미 알려져 있다면, 예컨대 15개 프레임에 대해 원형 와이프로 알려져 있다면, 시퀀스(A)의 와이프와 상보 시퀀스(B)의 와이프의 모든 프레임의 기능에 대한 모든 DCT 계수는 알 수 있고, 따라서 메모리에 저장될 수 있다. 따라서, 원형 와이프 기능, 수평 와이프 기능, 수직 와이프 기능, 다각형 와이프 기능 또는 임의의 수의 지정 프레임에 대한 다른 기능과 같은, 와이프 기능의 임의의 형태에 대해, 시퀀스(A)와 상보 시퀀스(B)에 대한 와이프 기능에 대한 DCT 계수는 사전에 결정될 수 있고, 각 비디오 시퀀스상의 동작을 위해 저장될 수 있다.
시간 영역에서 와이프 시퀀스는 시퀀스(A)와 시퀀스(B)를 각각의 와이프 기능으로 곱하고, 둘을 합산하는 것과 동일하기 때문에, DCT 계수상의 등가의 동작은 중첩(convolution) 기능이다.
이제 도 2를 참조하여, 본 발명의 원리를 실현하는 블록도를 도시한다. 시퀀스(A)의 비디오 비트 스트림(임의의 이전 또는 현재 디스플레이된 비디오 비트 스트림 또는 시퀀스)은 입력부(24)를 경유하여 부분적인 MPEG 디코더 및 버퍼(25)로 전달된다. 부분적인 MPEG 디코더 및 버퍼(25)는, 입력되는 시퀀스(A)의 비트 스트림의 블록 기반의 DCT 계수를 라인(26)을 경유하여 2차원(2D) 중첩 회로(28)에 전달하기 위하여, 입력되는 시퀀스(A)의 비트 스트림을 블록 기반의 DCT 계수로 하향 디코드한다. MPEG 디코더 및 버퍼(25)는 또한 처리되는 블록을 위해 사용된 양자화 값을 디코드하여 라인(29)을 통해 양-제어 회로(30)에 전달한다. 부가적으로, MPEG 디코더 및 버퍼(25)는 라인(31)을 통해 더 높은 차수(슬라이서 및 매크로블록 헤더)의 정보를 출력 멀티플렉서(32)에 전달하고, 프레임 정보를 라인(33)을 통해 메모리 장치(34)에 전달한다. 디코더 및 버퍼(25)와 메모리(34)로부터의 비트 스트림이 중첩 회로(28)에서 한 블록씩 정렬될 수 있도록, 디코더 및 버퍼(25)에서 일부 버퍼링이 필요하다. 메모리(34)로부터의 DCT 계수는 라인(27)을 통해 중첩 회로(28)에 도달한다. 메모리 장치(34)는 또한, 와이프 기능이 도 1a와 1b에서의 원형 와이프 기능, 또는 수직 또는 수평 와이프와 같은 다른 와이프 기능 어느 쪽의 기능이든, 모든 시퀀스(A)의 와이프 기능에 대한 모든 DCT 계수를 저장한다. 메모리 장치(34)에 저장된, 선택된 특정 와이프 기능의 DCT 계수는 라인(33)을 통해 MPEG 디코더 및 버퍼(25)에 의해 어드레스 지정이 가능하다.
시퀀스(A)의 처리는, 라인(35)을 통해 메모리 장치(34)와 통신하는 제어기(36)에 의해 제어된다. 제어기(36)는, 멀티플렉서(32)로부터의 출력 비트 스트림이 멀티플렉서 출력(60)을 통해 프로덕션 스위처(미도시)와 동기가 맞춰짐에 따라, 진행 중인 선택된 와이프 기능의 DCT 계수를 억세스하는데 필요한 신호를 제공한다. 제어기(36)는 또한 스위치, 중첩 및 합산되는 두 개(또는 그 이상)의 비트 스트림의 추적을 유지하여야만 한다. 그러므로, 제어기(36)는 비트 스트림이 특정 입력 비트 스트림의 프레임 정보에 의해 정렬되게 하여야만 하는데, 제어기(36)는 제어 라인(37)을 통해 멀티플렉서(32)의 출력을 제어하기 위하여 상기 특정 입력 비트 스트림을 사용한다. 이것은 디코더 및 버퍼(25)로부터 수신된 메모리(34)로부터의 프레임 정보를 어드레스 지정하는 제어기(36)에 의해 달성된다. 사용자에 의해 선택되어 제어기(36)에 입력된 특정 와이프 기능에 대한 저장된 DCT 계수는 라인(27)을 경유하여 MPEG 디코더 및 버퍼(25)로부터의 블록 기반의 DCT 계수와 함께 2D 중첩 회로(28)로 전달된다. 이러한 단계는 동일한 블록( 및, 결과적으로 그 상보)에 포함된 1.0 및 0.0 계수가 모두 존재할 때만 의미를 갖는다. 1.0 및 0.0의 혼합된 픽셀 영역 계수를 갖는 시퀀스(A)에 대한 와이프 기능의 블록은 64개까지의 0이 아닌 항을 갖는 자신의 DCT 계수 세트를 가질 것이다. 이들은 대응하는 비디오 스트림 내의 적절한 블록에 대한 DCT 블록 계수와 중첩될 필요가 있다. 중첩-가산 또는 중첩-저장 방법과 같은 중첩 기술 중 하나가 사용될 수 있다. 더욱이, 중첩 도중에, 적절한 비율 계수가 블록 양자화 매트릭스의 각각을 적절하게 고려하기 위하여 사용되어야만 한다.
2D 중첩 회로(28)에 의해 라인(26)을 통해 디코더 및 버퍼(25)로부터 수신된 시퀀스(A)의 블록 기반의 DCT 계수는, 2D 중첩 회로(28)에 의해 라인(27)을 통해 메모리(34)로부터 선택된 와이프 기능의 DCT 계수와 중첩된다. 2D 중첩 회로(28)는 중첩된 비트 스트림을 라인(38)을 통해 버퍼(39)로 전달하는데, 상기 버퍼(39)에서 양 제어회로(30)는, 합산하기 전에 중첩된 비트 스트림의 비율을 정하기 위하여, 디코더 및 버퍼(25)로부터 수신된 입력 양자화 값을 라인(40)을 통해 전달한다.
시퀀스(A)에 대한 유사한 방법에 있어서, 시퀀스(B) 비디오 스트림(임의의 새로운 비디오 비트 스트림 또는 시퀀스)은 입력부(43)를 통해 부분적인 MPEG 디코더 및 버퍼(44)로 전달된다. 부분적인 MPEG 디코더 및 버퍼(44)는, 입력 시퀀스(B) 비트 스트림의 블록 기반의 DCT 계수를 라인(45)을 통해 2차원(2D) 중첩 회로(46)에 전달하기 위하여, 입력 시퀀스(B)의 비트 스트림을 블록 기반의 DCT 계수로 하향 디코드한다. MPEG 디코더 및 버퍼(44)는 또한 처리되는 블록을 위해 사용된 양자화 값을 디코드하여 라인(47)을 통해 양 제어 회로(30)에 전달한다. 부가적으로, MPEG 디코더 및 버퍼(44)는 라인(51)을 통해 높은 차수(슬라이스 및 매크로블록 헤더) 정보를 출력 멀티플렉서(32)에 전달하고, 라인(56)을 통해 프레임 정보를 메모리 장치(48)에 전달한다. 디코더 및 버퍼(44)와 메모리(48)로부터의 비트 스트림이 중첩 회로(46)에서 한 블록씩 정렬될 수 있도록, 디코더(44)에서 일부 버퍼링이 필요하다. 메모리(48)로부터의 DCT 계수는 라인(50)을 통해 중첩회로(46)에 도달한다. 메모리 장치(48)는 또한, 와이프 기능이 도 1a 및 도 1b에서와 같은 원형 와이프 기능, 또는 수직 또는 수평 와이프와 같은 다른 와이프 기능 중 어느 것이든지, 모든 시퀀스(B)의 와이프 기능에 대한 모든 DCT 계수를 저장한다. 메모리 장치(48)에 저장된, 선택된 특정 와이프 기능의 DCT 계수는 라인(56)을 통해 MPEG 디코더 및 버퍼(44)에 의해 어드레스 지정된다.
시퀀스(B)의 처리는, 라인(49)을 통해 메모리 장치(48)와 통신하는 제어기(36)에 의해 제어된다. 제어기(36)는, 멀티플렉서(32)로부터의 출력 비트 스트림이 멀티플렉서 출력(60)을 통해 프로덕션 스위처(미도시)와 동기가 맞춰짐에 따라, 진행 중인 선택된 와이프 기능의 DCT 계수를 억세스하는데 필요한 신호를 제공한다. 제어기(36)는 또한 스위칭, 중첩 및 합산되는 두 개(또는 그 이상)의 비트 스트림의 추적을 유지하여야만 한다. 그러므로, 제어기(36)는 비트 스트림이 특정 입력 비트 스트림의 프레임 정보에 의해 정렬되게 하여야만 하는데, 제어기(36)는 제어 라인(37)을 통해 멀티플렉서(32)의 출력을 제어하기 위하여 상기 특정 입력 비트 스트림을 사용한다. 이것은 디코더 및 버퍼(44)로부터 수신된 메모리(48)로부터의 프레임 정보를 어드레스 지정하는 제어기(36)에 의해 달성된다. 사용자에 의해 선택되어 제어기(36)에 입력된 특정 와이프 기능에 대한 저장된 DCT 계수는 라인(50)을 경유하여 MPEG 디코더 및 버퍼(44)로부터의 블록 기반의 DCT 계수와 함께 2D 중첩 회로(46)로 전달된다. 이러한 단계는 동일한 블록( 및, 결과적으로 그 상보)에 포함된 1.0 및 0.0 계수가 모두 존재할 때만 의미를 갖는다. 1.0 및 0.0의 혼합된 픽셀 영역 계수를 갖는 시퀀스(B)에 대한 와이프 기능의 블록은 64개까지의 0이 아닌 항을 갖는 자신의 DCT 계수 세트를 가질 것이다. 이들은 대응하는 비디오 스트림 내의 적절한 블록에 대한 DCT 블록 계수와 중첩될 필요가 있다. 중첩-가산 또는 중첩-저장 방법과 같은 중첩 기술 중 하나가 사용될 수 있다. 더욱이, 중첩 도중에, 적절한 비율 계수가 블록 양자화 매트릭스의 각각을 적절하게 고려하기 위하여 사용되어야만 한다.
2D 중첩 회로(46)에 의해 라인(45)을 통해 디코더 및 버퍼(44)로부터 수신된 시퀀스(B)의 블록 기반의 DCT 계수는, 2D 중첩 회로(46)에 의해 라인(50)을 통해 메모리(48)로부터 선택된 와이프 기능의 DCT 계수와 중첩된다. 2D 중첩 회로(46)는 중첩된 비트 스트림을 라인(52)을 통해 버퍼(54)로 전달하는데, 상기 버퍼(54)에서 양 제어회로(30)는, 합산하기 전에 중첩된 비트 스트림의 비율을 정하기 위하여, 디코더 및 버퍼(44)로부터 수신된 입력 양자화 값을 라인(53)을 통해 전달한다.
버퍼(39 및 54)로부터의 출력은 합산기(41)에서 합산된다. 합산기(41)의 출력(55)은 블록의 최종 DCT 계수이고, 이는 제어기(36)의 제어 하에서 출력 멀티플렉서(32)를 사용하여 비트 스트림에 다시 연결된다. 멀티플렉서(32)는 저장된 계수 부분으로부터의 제어 정보에 기초하여 시퀀스(A) 또는 시퀀스(B)를 전달하고, 최종 출력 비트 스트림은, 와이프 기능의 픽셀 계수가 전체적으로 1.0인 영역에서는 시퀀스(A){시퀀스(B)의 계수가 0.0인 것을 의미}, 와이프 기능의 픽셀 계수가 전체적으로 1.0인 영역에서는 시퀀스(B){시퀀스(A)의 계수가 0.0인 것을 의미}, 및 1.0 및 0.0의 혼합된 와이프 기능의 계수가 존재할 때 이들의 조합이 될 것이다. 이의 최종 경우에 대해, 제어 회로는, 유효 MPEG-2 비트 스트림을 구성하기 위하여 매크로블록 헤더 내의 정보를 지능적으로 종합한다.
시퀀스(A 및 B)에 대한 와이프 기능이 1.0 또는 0.0만이 아닌 다른 DCT 계수 값을 갖도록 본 발명을 일반화하는 것은 쉽고, 와이프 기능이 1.0 및 0.0 DCT 계수만을 갖는 경우에, 이전의 비디오는 지워져 새로운 비디오로 대체될 것이다. 와이프 기능에 대한 DCT 계수 값이 1.0과 0.0이 아닌 경우, 하나의 와이프 기능 내의 DCT 계수 값은 X일 것이고, 다른 것은 1.0-X일 것이다. 따라서, "지워져 대체되는" 것이 아닌 일부 다른 와이프 효과가 수행될 수 있다. 와이프 기능의 하나가 전체 프레임에 걸쳐 일정한 값이고, 수 개의 프레임의 경로에 걸쳐 선형으로 변하는 경우, 이러한 효과는 디졸브(dissolve)로 알려진 것이 될 것이다.
상술한 것으로부터, 본 발명이 많은 입력 비트 스트림에 적용할 수 있음은 또한 자명하다. 각 입력 비트 스트림은 등가의 처리를 수행할 것이고, 각 처리된 비트 스트림은 최종적으로 출력 멀티플렉서에 의해 합산되고 제어된다.

Claims (12)

  1. 제 1 및 제 2 압축 비디오 비트 스트림으로부터 와이프(wipe) 시퀀스 비트 스트림을 생성하기 위한 방법에 있어서,
    a. 블록 기반의 DCT 계수를 얻기 위하여 상기 제 1 압축 비디오 비트 스트림을 부분적으로 디코딩하는 단계와,
    b. 미리 정해진 와이프 기능에 대한 DCT 계수를 제공하는 단계와,
    c. 제 1 중첩(convolved) 비디오 비트 스트림을 얻기 위하여, 상기 제 1 압축 비디오 비트 스트림에 대해 블록 기반의 DCT 계수를, 상기 미리 정해진 와이프 기능의 DCT 계수와 중첩시키는 단계와,
    d. 블록 기반의 DCT 계수를 얻기 위하여 상기 제 2 압축 비디오 비트 스트림을 부분적으로 디코딩하는 단계와,
    e. 상보형 와이프 기능에 대한 DCT 계수를 상기 미리 정해진 와이프 기능에 제공하는 단계와,
    f. 제 2 최종 압축 비디오 비트 스트림을 얻기 위하여, 상기 제 2 압축 비디오 비트 스트림의 블록 기반의 DCT 계수를, 상기 미리 정해진 와이프 기능에 대한 상보형 와이프 기능을 위한 DCT 계수와 중첩시키는 단계와,
    g. 압축된 출력 비디오 비트 스트림을 얻기 위하여, 상기 제 1 및 제 2 최종 압축 비디오 비트 스트림을 합산하는 단계를 포함하는, 와이프 시퀀스 비트 스트림을 생성하기 위한 방법.
  2. 제 1항에 있어서, 상기 제 1 및 제 2 압축 비디오 비트 스트림은 MPEG 비트 스트림인, 와이프 시퀀스 비트 스트림을 생성하기 위한 방법.
  3. 제 1항에 있어서, 상기 제 1 압축 비디오 비트 스트림을 부분적으로 디코딩하는 상기 단계는 상기 제 1 압축 비디오 비트 스트림에 대한 프레임 정보를 확인하는 것을 포함하고, 상기 제 2 압축 비디오 비트 스트림을 부분적으로 디코딩하는 상기 단계는 상기 제 2 압축 비디오 비트 스트림에 대한 프레임 정보를 확인하는 것을 포함하되,
    a. 상기 제 1 압축 비디오 비트 스트림에 대한 블록 기반의 DCT 계수를, 중첩시키기 전에, 미리 정해진 와이프 기능에 대한 DCT 계수와 정렬시키기 위하여, 상기 제 1 압축 비디오 비트 스트림에 대한 프레임 정보를 사용하는 단계와,
    b. 상기 제 2 압축 비디오 비트 스트림에 대한 블록 기반의 DCT 계수를 미리 정해진 와이프 기능에 대한 상보 와이프 기능의 DCT 계수와 정렬시키기 위하여, 상기 제 2 압축 비디오 비트 스트림에 대한 프레임 정보를 사용하는 단계를 더 포함하는, 와이프 시퀀스 비트 스트림을 생성하기 위한 방법.
  4. 제 3항에 있어서, 상기 제 1 압축 비디오 비트 스트림을 부분적으로 디코딩하는 상기 단계는 상기 제 1 압축 비디오 비트 스트림에 대한 양자화 값을 확인하는 것을 더 포함하고, 상기 제 2 압축 비디오 비트 스트림을 부분적으로 디코딩하는 상기 단계는 상기 제 2 압축 비디오 비트 스트림에 대한 양자화 값을 확인하는 것을 더 포함하되,
    a. 상기 제 1 및 제 2 중첩 비디오 비트 스트림을 합산하는 단계에 앞서, 상기 제 1 중첩 비디오 비트 스트림을 상기 제 1 압축 비디오 비트 스트림에 대한 양자화 값으로 비율을 정하는 단계와,
    b. 상기 제 1 및 제 2 중첩 비디오 비트 스트림을 합산하는 단계에 앞서, 상기 제 2 중첩 비디오 비트 스트림을 상기 제 2 압축 비디오 비트 스트림에 대한 양자화 값으로 비율을 정하는 단계를 더 포함하는, 와이프 시퀀스 비트 스트림을 생성하기 위한 방법.
  5. 제 1 MPEG 비디오 비트 스트림과 제 2 MPEG 비디오 비트 스트림으로부터 와이프 시퀀스를 생성하는 방법에 있어서,
    a. 블록 기반의 DCT 계수, 프레임 정보, 슬라이스 및 매크로블록 헤더(slice and macroblock header) 정보를 얻기 위하여 상기 제 1 MPEG 비디오 비트 스트림을 부분적으로 디코딩하는 단계와,
    b. 상기 제 1 MPEG 비디오 비트 스트림에 대한 상기 프레임 정보를 저장하는 단계와,
    c. 와이프 기능에 대한 DCT 계수를 제공하는 단계와,
    d. 제 1 중첩 비디오 비트 스트림을 얻기 위하여 상기 제 1 MPEG 비디오 비트 스트림에 대한 블록 기반의 DCT 계수를 상기 와이프 기능에 대한 DCT 계수와 중첩시키는 단계로서, 상기 와이프 기능에 대한 상기 DCT 계수는, 상기 제 1 MPEG 비디오 비트 스트림에 대한 상기 저장된 프레임 정보의 응용을 통해 상기 제 1 MPEG 비디오 비트 스트림에 대한 블록 기반의 DCT 계수와 함께 프레임-정렬되는, 중첩 단계와,
    e. 블록 기반의 DCT 계수, 프레임 정보, 슬라이스 및 매크로블록 헤더 정보를 얻기 위하여 상기 제 2 MPEG 비디오 비트 스트림을 부분적으로 디코딩하는 단계와,
    f. 상기 제 2 MPEG 비디오 비트 스트림에 대한 프레임 정보를 저장하는 단계와,
    g. 와이프 기능에 상보형 와이프 기능에 대한 DCT 계수를 제공하는 단계와,
    h. 제 2 중첩 비디오 비트 스트림을 얻기 위하여 상기 제 2 MPEG 비디오 비트 스트림에 대한 블록 기반의 DCT 계수를 상기 상보형 와이프 기능에 대한 DCT 계수와 중첩시키는 단계로서, 상기 상보형 와이프 기능에 대한 상기 DCT 계수는, 상기 제 2 MPEG 비디오 비트 스트림에 대한 상기 저장된 프레임 정보의 응용을 통해 상기 제 2 MPEG 비디오 비트 스트림에 대한 블록 기반의 DCT 계수와 함께 프레임-정렬되는, 중첩 단계와,
    i. 합산된 비트 스트림을 얻기 위하여 상기 제 1 및 제 2 중첩 비디오 비트 스트림을 합산하는 단계와,
    j. 출력 MPEG 비디오 비트 스트림을 형성하기 위하여, 상기 합산된 비트 스트림을, 상기 제 1 MPEG 비디오 비트 스트림에 대한 슬라이스 및 매크로블록 헤더 정보 및 상기 제 2 MPEG 비디오 비트 스트림에 대한 슬라이스 및 매크로블록 헤더 정보와 다중화하는 단계를 포함하는, 와이프 시퀀스를 생성하는 방법.
  6. 제 5항에 있어서, 상기 제 1 MPEG 비디오 비트 스트림을 부분적으로 디코딩하는 상기 단계는 상기 제 1 MPEG 비디오 비트 스트림에 대한 양자화 값을 확인하는 것을 더 포함하고, 상기 제 2 MPEG 비디오 비트 스트림을 부분적으로 디코딩하는 상기 단계는 상기 제 2 MPEG 비디오 비트 스트림에 대한 양자화 값을 확인하는 것을 더 포함하되,
    a. 상기 합산 단계에 앞서, 상기 제 1 중첩 비디오 비트 스트림을 상기 제 1 MPEG 비디오 비트 스트림에 대한 양자화 값으로 비율 설정하는 단계와,
    b. 상기 합산 단계에 앞서, 상기 제 2 중첩 비디오 비트 스트림을 상기 제 2 MPEG 비디오 비트 스트림에 대한 양자화 값으로 비율 설정하는 단계를 더 포함하는, 와이프 시퀀스를 생성하기 위한 방법.
  7. 제 1 압축 비디오 비트 스트림과 제 2 압축 비디오 비트 스트림으로부터 와이프 시퀀스를 생성하기 위한 장치에 있어서,
    상기 제 1 압축 비디오 비트 스트림을 수신하여 이로부터 블록 기반의 DCT 계수를 추출하도록 적용된 제 1 디코더와,
    와이프 기능에 대한 DCT 계수를 저장하는 제 1 메모리 장치와,
    상기 제 1 디코더와 상기 제 1 메모리 장치와 통신하는 제 1 중첩 회로로서, 제 1 중첩 비트 스트림을 얻기 위하여, 상기 제 1 압축 비디오 비트 스트림으로부터의 블록 기반의 DCT 계수를 상기 와이프 기능에 대한 DCT 계수와 중첩시키도록 적용된, 제 1 중첩 회로와,
    상기 제 2 압축 비디오 비트 스트림을 수신하여, 이로부터 블록 기반의 DCT 계수를 추출하도록 적용된 제 2 디코더와,
    상기 와이프 기능에 상보적인 와이프 기능에 대한 DCT 계수를 저장하는 제 2 메모리 장치와,
    상기 제 2 디코더와 상기 제 2 메모리 장치와 통신하는 제 2 중첩 회로로서, 제 2 중첩 비트 스트림을 얻기 위하여, 상기 제 2 압축 비디오 비트 스트림으로부터의 블록 기반의 DCT 계수를 상기 상보적인 와이프 기능에 대한 DCT 계수와 중첩시키도록 적용된, 제 2 중첩 회로와,
    상기 제 1 및 제 2 중첩 회로와 통신하는 합산기로서, 합산된 압축 비디오 비트 스트림을 얻기 위하여 상기 제 1 및 제 2 중첩 비트 스트림을 합산하도록 적용된, 합산기를 포함하는, 와이프 시퀀스를 생성하기 위한 장치.
  8. 제 7항에 있어서, 상기 제 1 및 제 2 압축 비디오 비트 스트림은 MPEG 비디오 비트 스트림인, 와이프 시퀀스를 생성하기 위한 장치.
  9. 제 7항에 있어서, 상기 제 1 디코더는 상기 제 1 압축 비디오 비트 스트림에 대한 제 1 프레임 정보를 추출하도록 적용되고, 상기 제 2 디코더는 상기 제 2 압축 비디오 비트 스트림에 대한 제 2 프레임 정보를 추출하도록 적용되되, 상기 제 1 중첩 회로는 중첩에 앞서 각 DCT 계수를 정렬시키기 위해 상기 제 1 프레임 정보를 사용하고, 상기 제 2 중첩 회로는 중첩에 앞서 각 DCT 계수를 정렬시키기 위해 상기 제 2 프레임 정보를 사용하는, 와이프 시퀀스를 생성하기 위한 장치.
  10. 제 9항에 있어서, 상기 제 1 디코더는 상기 제 1 압축 비디오 비트 스트림에 대한 양자화 값을 추출하도록 추가로 적용되고, 상기 제 2 디코더는 상기 제 2 압축 비디오 비트 스트림에 대한 양자화 값을 추출하도록 추가로 적용되되, 상기 제 1 및 제 2 디코더와 상기 제1 및 제 2 중첩 회로의 출력과 통신하는 양자화 회로를 더 포함하는데, 상기 양자화 회로는, 상기 합산기에 앞서, 상기 제 1 및 제 2 양자화 값을 수신하여, 상기 제 1 및 제 2 중첩 비트 스트림을 각각의 제 1 및 제 2 양자화 값으로 각각 비율을 정하도록 적용된, 와이프 시퀀스를 생성하기 위한 장치.
  11. 제 1 압축 비디오 비트 스트림과 제 2 압축 비디오 비트 스트림으로부터 와이프 시퀀스를 생성하기 위한 장치에 있어서,
    상기 제 1 압축 비디오 비트 스트림을 수신하여 이로부터 제 1 블록 기반의 DCT 계수, 제 1 프레임 정보, 제 1 슬라이스 및 제 1 매크로블록 헤더 정보를 추출하도록 적용된 제 1 디코더와,
    상기 제 1 디코더와 통신하고, 와이프 기능에 대한 상기 제 1 프레임 정보 및 DCT 계수를 저장하는 제 1 메모리 장치와,
    상기 제 1 디코더와 상기 제 1 메모리 장치와 통신하는 제 1 중첩 회로로서, 제 1 중첩 비디오 비트 스트림을 얻기 위하여 상기 제 1 블록 기반의 DCT 계수를 상기 와이프 기능에 대한 DCT 계수와 중첩시키고, 상기 제 1 프레임 정보의 응용을 통해 상기 제 1 블록 기반의 DCT 계수를 상기 와이프 기능에 대한 DCT 계수와 프레임-정렬시키도록 적용된, 제 1 중첩 회로와,
    상기 제 2 압축 비디오 비트 스트림을 수신하여, 이로부터 제 2 블록 기반의 DCT 계수, 제 2 프레임 정보, 제 2 슬라이스 및 제 2 매크로블록 헤더 정보를 추출하도록 적용된 제 2 디코더와,
    상기 제 2 디코더와 통신하는 제 2 메모리 장치로서, 상기 와이프 기능에 상보적인 와이프 기능에 대한 제 2 프레임 정보 및 DCT 계수를 저장하는, 제 2 메모리 장치와,
    상기 제 2 디코더 및 상기 제 2 메모리 장치와 통신하는 제 2 중첩 회로로서, 제 2 중첩 비디오 비트 스트림을 얻기 위하여 상기 제 2 블록 기반의 DCT 계수를 상기 상보적인 와이프 기능에 대한 DCT 계수와 중첩시키고, 상기 제 2 프레임 정보의 응용을 통해 상기 제 2 블록 기반의 DCT 계수를 상기 상보적인 와이프 기능에 대한 DCT 계수와 프레임-정렬시키도록 적용된, 제 2 중첩 회로와,
    상기 제 1 및 제 2 중첩 회로와 통신하는 합산기로서, 상기 제 1 및 제 2 중첩 비디오 비트 스트림을 합산하도록 적용된, 합산기와,
    상기 합산기와 상기 제 1 및 제 2 디코더와 통신하는 멀티플렉서로서, 출력 압축 비디오 비트 스트림을 형성하기 위하여 제 1 및 제 2 슬라이스와 제 1 및 제 2 매크로블록 헤더를 사용하는, 멀티플렉서를 포함하는, 와이프 시퀀스를 생성하기 위한 장치.
  12. 제 11항에 있어서, 상기 제 1 디코더는 상기 제 1 압축 비디오 비트 스트림으로부터 제 1 양자화 값을 더 추출하고, 상기 제 2 디코더는 상기 제 2 압축 비디오 비트 스트림으로부터 제 2 양자화 값을 더 추출하는데, 상기 장치는 상기 제 1 디코더와 상기 제 2 디코더와 통신하는 양자화 회로를 더 포함하되, 상기 양자화 회로는 상기 제 1 및 제 2 양자화 값을 수신하도록 적용되고, 상기 제 1 중첩 회로와 상기 합산기 사이에 삽입되어 이들과 통신하는 제 1 버퍼와 추가로 통신하고, 상기 제 2 중첩 회로와 상기 합산기 사이에 삽입되어 이들과 통신하는 제 2 버퍼와 통신하는데, 상기 제 1 버퍼는 상기 제 1 양자화 값을 수신하여 상기 제 1 중첩 비디오 비트 스트림에 인가하고, 상기 제 2 버퍼는 상기 제 2 양자화 값을 수신하여 상기 제 2 중첩 비디오 비트 스트림에 인가하는, 와이프 시퀀스를 생성하기 위한 장치.
KR1020007006063A 1997-12-19 1998-12-17 압축 비디오 데이터스트림 처리 방법 및 장치 KR100564838B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/994,079 US6100930A (en) 1997-12-19 1997-12-19 Process and apparatus for performing wipes on compressed MPEG video bitstreams
US08/994,079 1997-12-19
US8/994,079 1997-12-19
PCT/US1998/026860 WO1999033262A1 (en) 1997-12-19 1998-12-17 Process and apparatus for performing wipes on compressed mpeg video bitstreams

Publications (2)

Publication Number Publication Date
KR20010032768A true KR20010032768A (ko) 2001-04-25
KR100564838B1 KR100564838B1 (ko) 2006-03-30

Family

ID=25540263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006063A KR100564838B1 (ko) 1997-12-19 1998-12-17 압축 비디오 데이터스트림 처리 방법 및 장치

Country Status (7)

Country Link
US (1) US6100930A (ko)
JP (1) JP4197092B2 (ko)
KR (1) KR100564838B1 (ko)
CN (1) CN1144452C (ko)
AU (1) AU2001499A (ko)
BR (1) BR9813605A (ko)
WO (1) WO1999033262A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041687B1 (ko) * 2008-12-26 2011-06-14 경북대학교 산학협력단 심전도 신호의 세그먼트 압축 및 복원 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526971B2 (en) * 1996-08-15 2013-09-03 Snaptrack, Inc. Method and apparatus for providing position-related information to mobile recipients
US6735253B1 (en) * 1997-05-16 2004-05-11 The Trustees Of Columbia University In The City Of New York Methods and architecture for indexing and editing compressed video over the world wide web
US7143434B1 (en) 1998-11-06 2006-11-28 Seungyup Paek Video description system and method
JP2000151974A (ja) * 1998-11-11 2000-05-30 Sony Corp 信号編集装置、信号編集方法
WO2001035409A2 (en) * 1999-11-10 2001-05-17 Thomson Licensing S.A. Commercial skip and chapter delineation feature on recordable media
US7339992B2 (en) 2001-12-06 2008-03-04 The Trustees Of Columbia University In The City Of New York System and method for extracting text captions from video and generating video summaries
WO2006096612A2 (en) 2005-03-04 2006-09-14 The Trustees Of Columbia University In The City Of New York System and method for motion estimation and mode decision for low-complexity h.264 decoder
US20070044123A1 (en) * 2005-08-16 2007-02-22 Alcatel System and method for smoothing channel changing in internet protocol television systems
WO2009126785A2 (en) 2008-04-10 2009-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for image archaeology
WO2009155281A1 (en) 2008-06-17 2009-12-23 The Trustees Of Columbia University In The City Of New York System and method for dynamically and interactively searching media data
US8671069B2 (en) 2008-12-22 2014-03-11 The Trustees Of Columbia University, In The City Of New York Rapid image annotation via brain state decoding and visual pattern mining
EP2566154A4 (en) * 2011-08-09 2014-02-26 Huawei Tech Co Ltd METHOD AND DEVICE FOR REALIZING IMAGE DISPLAY EFFECTS IN CHANNEL CHANGES IN ONE INTERNET TV

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
EP0523299A1 (en) * 1991-07-18 1993-01-20 International Business Machines Corporation System and method for combining multiple composite video signals
US5477276A (en) * 1992-12-17 1995-12-19 Sony Corporation Digital signal processing apparatus for achieving fade-in and fade-out effects on digital video signals
GB9307894D0 (en) * 1993-04-16 1993-06-02 Avid Technology Inc Multichannel digital image compression and processing
JP3301679B2 (ja) * 1994-12-07 2002-07-15 松下電器産業株式会社 映像合成回路
US5909539A (en) * 1995-09-20 1999-06-01 Casio Computer Co., Ltd. Image generating system and method
KR100219133B1 (ko) * 1996-01-06 1999-09-01 윤종용 변환부호화시스템의 변환계수선택방법및그장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041687B1 (ko) * 2008-12-26 2011-06-14 경북대학교 산학협력단 심전도 신호의 세그먼트 압축 및 복원 방법

Also Published As

Publication number Publication date
AU2001499A (en) 1999-07-12
CN1281615A (zh) 2001-01-24
BR9813605A (pt) 2000-10-10
KR100564838B1 (ko) 2006-03-30
CN1144452C (zh) 2004-03-31
US6100930A (en) 2000-08-08
WO1999033262A1 (en) 1999-07-01
JP4197092B2 (ja) 2008-12-17
JP2001527345A (ja) 2001-12-25

Similar Documents

Publication Publication Date Title
EP0661888B1 (en) Multiplexing/demultiplexing method for superimposing sub- images on a main image
US5568184A (en) Multi-point motion picture encoding and decoding apparatus
EP0893027B1 (en) Compressed-video distribution system having a statistical multiplexer with transcoders
KR100437298B1 (ko) 디지탈비디오비트스트림의복호화방법및장치및그러한장치를포함하는수신장비
US6493005B1 (en) On screen display
CA2165492C (en) Temporally-pipelined predictive encoder/decoder circuit and method
US5973740A (en) Multi-format reduced memory video decoder with adjustable polyphase expansion filter
KR20060024416A (ko) 압축된 비디오의 고속 채널 변경을 가능하게 하기 위한인코딩 방법 및 장치
JP2001251595A (ja) ビデオ通信システム、デコーダ回路、ビデオディスプレイシステム、エンコーダ回路、及びビデオデータ受信方法
JP2006510303A (ja) モザイク番組案内方法
KR20010032768A (ko) 압축된 ｍｐｅｇ 비디오 비트스트림 상에서 와이프 기능을수행하기 위한 방법 및 장치
US6437787B1 (en) Display master control
KR100772343B1 (ko) 데이터 재생 전송 장치 및 데이터 재생 전송 방법
EP0805600A2 (en) Compressed video text overlay
EP1280356A2 (en) Apparatus and method for compressing multiplexed video signals
US7421026B2 (en) Multiplexing video decoding apparatus and method
KR100251549B1 (ko) 블로킹 효과 제거 기능을 갖는 디지탈 영상 복호화 장치
KR980012962A (ko) 화면 합성 장치
JPH1098713A (ja) 映像信号切換装置
JP2002142227A (ja) 映像信号の階層型符号化装置および階層型復号化装置
JPH11239347A (ja) 画像データ符号化装置及び画像データ符号化方法
JP2988686B2 (ja) 放射受信システム
KR20010056374A (ko) 다중 비디오 디코딩 장치
JP2001157211A (ja) 画像復号化方法及び装置並びに記憶媒体
JP2005236386A (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 13

EXPY Expiration of term