KR20010029620A - 직렬 통신채널내 인코딩된 데이터 회복용 수신기 - Google Patents

직렬 통신채널내 인코딩된 데이터 회복용 수신기 Download PDF

Info

Publication number
KR20010029620A
KR20010029620A KR1020000017828A KR20000017828A KR20010029620A KR 20010029620 A KR20010029620 A KR 20010029620A KR 1020000017828 A KR1020000017828 A KR 1020000017828A KR 20000017828 A KR20000017828 A KR 20000017828A KR 20010029620 A KR20010029620 A KR 20010029620A
Authority
KR
South Korea
Prior art keywords
signal
symbols
token
static phase
transition
Prior art date
Application number
KR1020000017828A
Other languages
English (en)
Other versions
KR100400186B1 (ko
Inventor
에글릿알렉산더줄리언
Original Assignee
제네시스 마이크로칩 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제네시스 마이크로칩 코퍼레이션 filed Critical 제네시스 마이크로칩 코퍼레이션
Publication of KR20010029620A publication Critical patent/KR20010029620A/ko
Application granted granted Critical
Publication of KR100400186B1 publication Critical patent/KR100400186B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

본 발명은 직렬 통신채널상에서 신호내 고속으로 인코딩된 데이터를 회복하기 위한 수신기에 관한 것으로, 정적위상 결정회로는 상기 신호가 샘플링 클럭과 관련하여 조기, 만기, 또는 중기인지를 표시하고, 샘플링 클럭은 다수의 샘플을 생성하기 위해서 상기 신호를 오버샘플링하도록 사용되며, 토큰 분석기는 기호들 사이의 경계의 임의의 단기 이상을 결정하기 위해 현재 기호 주위의 전이를 검사하고, 단기 이상 및 정적위상은 광범위한 처리없이 기호를 나타내는 샘플을 정확하게 선택하기 위해 함께 사용될 수 있는 것을 특징으로 한다.

Description

직렬 통신채널내 인코딩된 데이터 회복용 수신기{RECEIVER TO RECOVER DATA ENCODED IN A SERIAL COMMUNICATION CHANNEL}
본 발명은 데이터 통신에 관한 것으로, 특히 고속 직렬 통신채널에서 인코딩된 데이터를 효율적으로 회복할 수 있는 수신기에 관한 것이다. 본 발명은 플랫 패널 모니터와 같은 디지털 표시장치에서 특별한 응용성을 가진다.
수신기는 종종 직렬 통신채널상에서 수신된 데이터를 회복하기 위해 사용된다. 일반적인 시나리오에서, 인코더는 한 시퀀스의 기호의 형태로 정보(데이터)를 인코딩하고, 변조기는 직렬 통신채널에서 기호 시퀀스를 인코딩하는 신호를 생성한다. 수신기는 신호를 수신하고 인코딩된 기호를 회복한다. 일단 기호가 회복되면, 기호로 표시된 정보가 용이하게 생성될 수도 있다.
수신된 신호내 인코딩된 기호를 회복하기 위해서, 수신기는 종종 각각의 기호에 대하여 다수 샘플을 생성하도록 수신된 신호를 오버샘플링한다. 오버샘플링은 일반적으로 상기 신호에서 인코딩된 기호의 수보다 몇 배로 신호를 샘플링하는 것을 말한다. 일반적인 수신기는 상기 샘플들중에서 선택하기 위한 페이스 피커를 포함하고, 선택된 샘플은 수신된 신호내 인코딩된 기호를 나타낸다. 입력 신호가 L(L은 양의 정수)의 인수에 의해 오버샘플링되는 것을 가정하면, 페이스 피커는 일반적으로 L 샘플들밖에서 하나를 선택하도록 설계된다. 종래의 수신기는 한 그룹의 연속적인 기호를 위해 최적의 샘플링 페이스를 결정하고, 최적의 샘플링 페이스에 따라 샘플을 선택할 수도 있다. 예를 들어, 평균 샘플링 페이스가 결정되고, 최적의 샘플링 페이스로서 사용될 수도 있다. 일반적으로 그러한 접근은 구현이 용이하고, 따라서 많은 상황에 적절할 수도 있다.
그러나, 그러한 접근은 일부 환경에서는 적절하지 않을 수도 있다. 예를 들어, 그러한 노이즈 및 채널 불균등화 상태로 인해, 기호 경계가 이동될 수도 있다. 만일 샘플의 선택이 (한 그룹의 연속 기호를 위한) 최적의 샘플링 페이스에만 기반되는 경우, 선택된 샘플들은 이동으로 인해 인코딩된 기호를 정확하게 나타낼 수 없을 수도 있다.
일반적으로 그러한 부정확 가능성은 인코딩 주파수대 전송매체의 대역폭의 비율이 높아질수록 증가된다. 따라서, 제한된 대역폭을 가진 다수의 매체에서, 기호가 고주파에서 인코딩되는 경우, 경계내에서의 짧은 이동은 기호가 스킵되거나 하나의 기호의 하나 이상의 샘플이 선택되도록 유도할 수도 있다. 다시 말해서, 만일 경계가 대응하는 기호 주기(기호가 인코딩되는 지속기간)를 짧아지도록 이동하는 경우, 대응 기호로부터의 샘플들은 전체적으로 스킵될 수도 있다. 반면, 만일 기호 주기가 길 경우, 하나 이상의 샘플이 대응 기호를 위해 선택될 수도 있다. 양쪽 경우 모두 적어도 일부 상황에서는 수용되지 않을 수도 있다.
하나의 종래 접근은 오버샘플링 인수를 증가시키고, 인코딩된 데이터를 나타내는 최적의 샘플을 결정하기 위해 샘플을 검사할 수도 있다. 그러나, 그러한 높은 오버샘플링 인수 기반 수신기는 부가 전력을 요구할 수도 있고, 또한 설계 및 제조를 위한 전체 비용을 증가시킬 수도 있다. 적어도 소비자 시장에 목적을 둔 시장에서는, 증가된 비용 및 전력 요구가 받아들여지기 어려울 수도 있다.
따라서, 적어도 비용 및 전력 요구를 최소화하면서 수신기가 직렬 통신채널에서 인코딩된 데이터를 정확하게 회복시킬 수 있는 방법 및 장치가 요구된다.
도 1은 수신기가 본 발명에 따라 구현될 수 있는 일반적인 환경을 나타내는 블럭도,
도 2는 본 발명에 따른 수신기를 나타내는 블럭도,
도 3a은 본 발명에 따른 직렬 통신채널에서 인코딩된 기호를 회복하는 방법을 나타내는 플로우차트,
도 3b는 본 발명에 따른 직렬 통신채널에서 인코딩된 기호를 회복하는 대안적인 방법을 나타내는 플로우차트,
도 4는 본 발명에 따라 구현된 페이스 피커(phase picker)의 실시예를 나타내는 블럭도,
도 5는 본 발명에 따른 전이 검출기의 한 실시예를 나타내는 블럭도,
도 6은 본 발명에 따른 토큰 분석기의 한 실시예를 나타내는 블럭도,
도 7은 본 발명에 따른 정적위상 결정회로의 한 실시예를 나타내는 블럭도,
도 8은 본 발명에 따른 스코어 계산기의 한 실시예를 나타내는 블럭도,
도 9는 본 발명에 따른 의사결정기의 한 실시예를 나타내는 블럭도,
도 10은 본 발명에 따른 품질 신호 어세서(assessor)의 한 실시예를 나타내는 블럭도,
도 11은 본 발명이 구현될 수 있는 예시적 환경을 나타내는 컴퓨터 시스템의 블럭도,
도 12는 본 발명에 따른 디지털 디스플레이 모니터의 블럭도, 및
도 13은 본 응용의 설명에서 사용된 바와 같은 중기, 만기, 및 조기 위상을 설명하는 타이밍 도면이다.
* 도면의 주요부분에 대한 부호의 설명
110, 920 : 인코더 120 : 변조기
170 : 수신기 190 : 디코더
210 : ADC 250 : 페이스 피커
230 : 클럭 발생기 410 : 전이 검출기
420 : 토큰 어셈블러 440 : 신호 품질 어세서
450 : 토큰 분석기 480 : 샘플 선택기
490 : 정적위상 결정회로 501~560 : XOR게이트
570 : 플립플롭 601~620 : 토큰 검사기
710 : 스코어 계산기 750 : 의사결정기
810 : 하드 스코어 계산기 820 : 소프트 플래그 생성기
830 : 소프트 플래그 분석기 850 : 스코어 누산기
910 : 비교기 1001~1058 : AND게이트
1070 : 적산기 1080 : 누산기
1090 : 레지스터 1110 : CPU
1120 : RAM 1130 : 주변장치
1160 : 그래픽 제어기 1170 : 디지털 표시장치
1280 : 패널 인터페이스 1290 : 디지털 디스플레이 스크린
본 발명에서는 수신기가 직렬 통신채널상에서 수신된 기호 스트림내 인코딩된 정보를 정확하게 회복할 수 있다. 본 발명은 샘플이 높은 보드속도로 인코딩되는 환경에서 특히 유용하다. 본 발명에 따른 수신기는 다수 샘플을 생성하기 위해 샘플링 클럭 신호에 따라 수신된 신호를 오버샘플링하기 위해 ADC(또는 논리적으로 단일 ADC로 보이는 다수 ADCs)를 포함할 수도 있다.
전이 검출기는 전이 표시기를 생성할 수도 있고, 각각의 전이 표시기는 2개 연속 샘플의 값에 변화가 있는지를 표시한다. 정적위상 결정회로는 샘플링 클럭 신호와 관련하여 신호의 장기적 이상(phase shift)을 나타내는 정적위상을 결정할 수도 있고, 신호의 장기 이상은 이전 기호에 대응하는 다수의 이전 샘플에 기초하여 결정된다.
토큰 분석기는 기호에 대한 것을 기반으로 현재 기호 주위의 기호들 사이의 경계의 임의의 단기적 이상을 결정하기 위해 현재 기호를 포함하는 몇몇 기호에 대응하는 전이 표시기를 검사할 수도 있다. 토큰 분석기는 어떤 샘플이 장기 이상 및 단기 이상에 따라 현재 기호를 나타내는지를 결정할 수도 있다. 샘플 선택기는 현재 기호를 나타낼 때 토큰 분석기에 의해 결정된 샘플을 선택할 수도 있다.
단기 이상을 고려함으로써, 본 발명은 샘플이 각각의 기호에 대한 기호 주기 변화가 존재하는 경우에도 정확하게 선택될 수 있도록 한다. 잠재적으로, 샘플 선택은 기호에 대한 것을 기반으로 이뤄질 수도 있다.
수신기는 전이 표시기를 다수의 토큰으로 분할하기 위한 토큰 어셈블러를 포함하고, 각각의 토큰은 오버샘플링 인수와 동일한 다수의 전이 표시기를 포함한다. 각각의 토큰은 기호와 관련되고, 현재 기호에 대응하는 토큰은 샘플링 클럭 신호에 의해 결정된다.
토큰 분석기 및 정적위상 결정회로는 샘플링 클럭 신호와 관련하여 경계내 임의의 이상을 결정하기 위해 몇몇 기호에 대응하는 토큰을 검사하도록 설계되고, 정적위상을 계산할 때 경계내에서의 이동에 대한 결정을 이용한다. 정적위상 결정회로는 신호가 샘플링 클럭 신호의 결정과 관련하여 조기, 만기, 또는 중기에 있는지를 나타낼 수도 있다.
정적위상 결정회로는, 만일 몇몇 기호에 대응하는 토큰의 검사가 신호가 샘플링 클럭 신호와 관련하여 조기, 만기, 또는 중기에 있다는 것을 나타내는 경우 하드(hard) 식별자를 생성하고, 몇몇 기호에 대응하는 토큰의 검사가 신호가 조기가 아니거나, 만기가 아니거나, 중기이지도 않은 것을 나타내는 경우 소프트(soft) 식별자를 생성하도록 설계된다. 일반적으로 하드 식별자가 좀더 결정론적인 관련 이상에 대한 정보를 제공하기 때문에, 하드 식별자는 정적위상을 결정할 때 소프트 식별자보다 더 많은 비중으로 제공된다. 한 실시예에서, 소프트 식별자는 무시될 수도 있다.
본 발명에 따른 수신기는 디지털 표시장치에서 사용될 수도 있고, 여기서 기호는 2개 성분(0과 1)을 포함하는 알파벳으로 인코딩된다. 전이 검출기는 2개 연속 샘플의 XOR를 생성하기 위해 다수의 XOR 게이트를 포함할 수도 있다. 상기 신호는 3의 인수에 의해 오버샘플링될 수도 있고, 본 발명은 만일 단일 샘플만이 예를 들어 샘플링 클럭 또는 노이즈내 지터에 기인한 기호를 위해 생성되더라도 샘플이 정확하게 선택되도록 한다. 일반적으로, 본 발명은 샘플링 클럭이 0에서 L-1 샘플로 이동되더라도 기호를 정확하게 회복시킨다.
또한, 토큰 분석기는 (현재 기호에 대응하는) 단일 토큰 및 정적위상을 검사함으로써 기호를 위한 선택을 위해 특정 샘플을 결정하도록 구현될 수도 있다. 최소 처리가 요구되기 때문에, 본 발명은 기호가 높은 보드속도로 인코딩되는 환경에 특히 적합하다.
따라서, 본 발명은 선택될 특정 샘플이 기호에 대한 것을 기반으로 잠재적으로 결정될 수도 있기 때문에, 직렬 통신채널내 수신된 기호를 정확하게 회복할 수 있는 수신기를 제공한다.
본 발명은 특히 선택될 특정 샘플이 광범위한 처리를 요구하지 않고서 결정될 수 있기 때문에 높은 보드속도로 기호를 인코딩하는 환경에서 적절하다.
본 발명은 정적위상 상태가 기호에 대한 것을 기반으로 하는 샘플 선택에 대해 동시에 계산될 수도 있기 때문에 신속하게 기호를 회복시킬 수 있다.
본 발명은 예를 들어 3의 오버샘플링 경우에 현재 기호와 관련된 비교포인트만이 검사될 필요가 있어서 상태 위상의 계산이 최소 조사 및/또는 처리를 이용하여 샘플이 선택될 수 있도록 할 수 있기 때문에 신속하게 기호를 회복시킬 수 있다.
본 발명은 인코딩된 데이터가 본 발명에 따라 정확하게 회복될 수 있기 때문에 고주파에서 화소 데이터성분와 함께 인코딩된 신호를 수신하는 표시장치에서 특히 유용하다.
본 발명은 현재 기호 주위의 경계 정보가 선택될 특정 샘플을 결정할 때 고려되기 때문에 직렬 통신채널내 인코딩된 기호를 정확하게 회복시키도록 한다.
본 발명의 다양한 실시예의 구조 및 동작뿐만 아니라 본 발명의 부가 특징 및 이점이 첨부한 도면을 참조하여 상세하게 후술되어 있다. 도면에서, 유사한 참조번호는 일반적으로 동일하거나, 기능적으로 유사하거나, 및/또는 구조적으로 유사한 구성요소를 나타낸다. 구성요소가 먼저 나타나는 도면은 대응하는 참조번호에서 가장 좌측 숫자(들)로 표시된다.
첨부한 도면을 참조하여 본 발명을 설명한다.
1. 본 발명의 개요 및 논의
본 발명에 따른 페이스 피커는 전체 비용 및 전력 요구를 최소화하면서 기호에 관한 것을 기반으로 잠재적으로 샘플을 선택할 수도 있다. 그러한 선택을 실현하기 위해서, 페이스 피커는 여러 이전 샘플에 기초한 기호의 평균 이동을 나타내는 정적 이상을 결정하고, 상기 기호를 나타내는 샘플을 검사함으로써 각각의 기호를 위해 선택될 특정 샘플을 결정할 수도 있다.
기호에 관한 것을 기반으로 샘플이 선택되기 때문에, 수신기는 직렬 통신채널에서 수신된 데이터를 정확하게 회복시킬 수 있다. 정적위상 상태가 기호 경계내 장기 이상을 설명하는 반면, 단기 이상은 기호를 잠재적으로 나타내는 샘플의 검사에 의해서 설명될 수 있다.
본 발명은 설명을 위해 여러 예를 참조하여 좀더 상세하게 후술된다. 본 발명이 구현되는 일반적인 구성을 먼저 설명한다.
2. 예시 구성
도 1은 본 발명이 구현될 수 있는 일반적인 구성을 나타내는 블럭도이다. 인코더(110)는 경로(101)상에서 데이터를 수신하고, 상기 데이터를 기호로 인코딩한다. 각각의 기호는 일반적으로 선정된 수의 비트를 포함한다. 인코더(110)는 링크(112)상에서 변조기(120)로 기호를 전송한다. 인코더(110)는 공지된 방법으로 구현될 수도 있다.
변조기(120)는 신호내 링크(112)상에서 수신된 기호를 인코딩하고, 직렬 통신채널(127)상에서 상기 신호를 전송한다. 통신채널(127) 또한 동기 신호를 포함할 수 있다. 변조기(120) 및 인코더는 공지된 방법으로 구현될 수 있다.
수신기(17)는 직렬 통신채널(127)상에서 신호를 수신하고, 본 발명에 따라 상기 신호내 인코딩된 기호를 회복한다. 수신기(170)는 회복된 기호를 디코더(190)로 전송하고, 상기 디코더는 경로(191)상에서 데이터를 생성하기 위해 기호를 디코딩한다. 만일 기호의 회복이 정확하다면, 경로(191)상의 데이터는 경로(101)상에서 수신된 데이터와 동일하다. 그러한 정확한 회복을 가능하게 하는 수신기(170)의 동작 및 구현이 좀더 상세하게 후술된다.
3. 수신기
도 2는 본 발명에 따른 수신기(170)의 한 실시예를 나타내는 블럭도이다. 수신기(170)는 아나로그 디지털 변환기(ADC)(210), 클럭 생성기(230), 및 페이스 피커(250)를 포함한다. 각각의 구성요소가 좀더 상세하게 후술된다.
클럭 생성기(230)는 직렬 통신경로(127)에 포함된 임의의 동기 신호를 수신하고, 상기 동기 신호에 기초하여 샘플링 클럭 신호(231)를 생성한다. 샘플링 클럭 신호(231)는 직렬 통신경로(127)상에 수신된 신호내 기호의 인코딩의 주파수와 샘플링 인수를 곱한 것과 동일한 주파수를 가진다. 클럭 생성기(230)는 공지된 방법으로 구현될 수 있다.
ADC(210)는 샘플링 클럭(231)의 제어하에서 직렬 통신채널(127)상에 수신된 신호를 오버샘플링한다. 샘플의 수는 기호의 수×오버샘플링 인수와 같다. ADC(210)는 하나 이상의 비트로 표시된 불연속 데이터 샘플을 생산하기 위해 공지된 방법으로 구현될 수 있다. 본 발명에 따라 구현된 페이스 피커(250)는 경로(215)상에서 샘플을 수신하고, 직렬 통신채널(127)내 인코딩된 기호를 나타내는 샘플을 선택한다.
일부 실시예에서, 클럭 생성기(230)에 대해 기재한 것보다 낮은 클럭 주파수에서 동작하는 것이 바람직할 수도 있다. 따라서, 대안적인 실시예에서, 등간격의 다중-위상 클럭 신호는 클럭 생성기(230)로부터 생성될 수 있고, 각각의 위상은 다수의 ADCs중의 하나에 제공된다. ADCs에 의해 생성된 샘플은 페이스 피커(250)에 의해 처리된다.
도 4를 참조하여 후술된 특정 구현에서, 매 5클럭 사이클마다 (3의 오버샘플링 인수) 20 기호와 관련된 60 샘플을 제공하기 위해 12 ADCs가 이용된다. 60 샘플은 본 명세서의 기재에서 워드(word)로 언급된다. 이러한 구현은 단일 ADC로 동작하는 클럭 주파수의 1/60만을 가진 클럭을 요구한다. 페이스 피커(250)는 잠복기 및 버퍼링 요구를 최소화하면서 20 기호를 잠재적으로 동시에 처리한다.
그러나, 본 발명은 본 명세서의 기재에 기초한 관련 기술분야의 당업자에게 명백한 바와 같이, (하나의 ADC만을 포함하여) 다른 레벨의 병행으로 구현될 수 있다. 상기 구현과 함께 동작하는 페이스 피커(250)의 동작을 설명하는 방법이 먼저 설명된다. 그다음에 페이스 피커(250)의 예시 구현이 설명된다.
4. 방법
도 3a는 본 발명에 따른 직렬 통신채널내 인코딩된 기호를 회복하는 방법을 설명하는 플로우차트이다. 플로우차트는 설명을 위채 도 2를 참조하여 기재된다. 상기 방법은 단계(301)에서 시작되고, 단계(310)로 제어가 이동된다. 단계(310)에서, 페이스 피커(250)는 직렬 통신채널상에서 수신된 신호를 오버샘플링하여 생성된 샘플을 수신한다. 페이스 피커(250)는 좀더 상세하게 후술되는 바와 같이 본 발명에 따라 기호를 회복시킬 수 있다.
단계(320)에서, 페이스 피커(250)는 예를 들어 클럭 발생기(230)에 의해 생성된 샘플링 클럭을 수신한다. 단계(330)에서, 페이스 피커(250)는 샘플의 값에서의 전이를 결정한다. 연속 기호가 다른 값을 가진다고 가정할 때 상기 전이는 일반적으로 연속 기호 사이의 경계를 나타낸다.
단계(350)에서, 페이스 피커(250)는 이전 기호에 대응하는 다수의 샘플을 검사하여 샘플링 클럭과 관련된 기호 경계의 평균 경계 이동을 나타내는 정적 이상을 결정한다. 정적 이상은 정적 이상으로 인수분해되지 않는 단기 이상에 기인한 현재 검사된 기호를 나타내는 근사 샘플만을 결정할 수 있다.
단계(370)에서, 페이스 피커(250)는 그러한 경계의 단기 이상을 나타내는 동적 이상을 결정한다. 동적 이상은 좀더 상세하게 후술되는 바와 같이 극소수 기호(잠재적으로 현재 기호만)에 대응하는 샘플을 검사하여 결정될 수 있다.
단계(380)에서, 페이스 피커(250)는 결정된 정적 및 동적 이상에 기초한 현재 기호를 나타내는 최대 확률을 가진 샘플중의 하나를 선택한다. 각각의 기호를 나타내는 샘플을 선택하기 위해 각각의 시간에 도 3의 단계(350,370)가 반복된다. 정적위상 상태가 처리중에 갱신될 수도 있다. 정적위상 및 동적위상이 결정되는 방법, 및 기호를 나타내는 것으로 샘플이 선택될 수 있는 방법이 좀더 상세하게 후술된다.
단계의 순서가 단순하게 상징적인 것이고, 본 발명의 범주 및 정신에서 벗어나지 않으면서 다른 순서로 상기 단계가 실행될 수 있다는 것에 주의해야 한다. 또한, 상기 단계는 특히 기호가 높은 보드속도에서 수신되는 경우, 동시에 실행될 수도 있다. 도 3b의 플로우차트는 그러한 병행을 이용하는 예시 구현을 설명한다.
도 3b의 방법은 단계(302)에서 시작되고, 단계(310)로 제어가 전달된다. 도 3b의 단계 일부는 도 3a에서와 유사하게 구현될 수 있다. 그러한 경우, 도 3b의 단계에서와 유사한 번호가 사용된다. 간결하게 하기 위해 상기 단계의 기재는 반복하지 않는다.
따라서, 오버샘플링에 의해 생성된 샘플은 단계(310)에서 수신되고, 샘플링 클럭은 단계(320)에서 수신되며, 샘플값내 전이는 단계(330)에서 검출된다. 상세하게 후술되는 바와 같이, 정적위상 결정 및 기호에 대한 선택은 동시에 구현될 수 있다. 결과적으로, 본 발명은 기호가 높은 보드속도에서 인코딩되는 고속 환경에 특히 적합하다.
단계(345)에서, 이상 정보는 잠재적으로 각 쌍의 기호로부터, 소수의 샘플에 존재하는 단계(330)에서 검출된 전이로부터 추출될 수 있다. 단계(345)에서 추출된 위상 정보에 기초하여, 상태에 관한 정적 이상 가능성이 결정된다. 정적위상 상태가 3가지 상태(조기, 만기, 그리고 중기)중의 하나일 수 있기 때문에, 3가지 상태중의 하나에 있을 정적위상의 확률이 검출된다. 예를 들어, 단계(345)의 결정의 일부가 오류가 있거나, 그렇지 않으면 정적위상 표시기에 의해 표시된 장기 이상을 반영하기 때문에, 그러한 확률의 결정이 중요하다.
단계(365)에서, 정적위상 상태는 상태에 관한 확률에 기초하여 결정될 수 있다. 정적위상 표시기에 대한 요구된 레벨의 응답성(루프 대역폭)을 실현하기 위해 단계(345)에서 추출된 정보 및 상태에 관한 확률에 적절한 가중치가 지정된다. 기호에 관한 것을 기반으로 샘플 선택시 정적위상 표시기가 이용된다.
단계(375)에서, 몇몇 샘플의 전이 정보를 검사함으로써 동적 이상이 결정될 수 있다. 단계(385)에서, 단계(365)에서 계산된 정적위상 표시기 및 단계(375)에서 결정된 동적 이상을 이용하여 기호에 관한 것을 기반으로 샘플이 선택된다. 샘플 선택 및 정적위상 표시기 결정이 동시에 수행되기 때문에 정적위상의 결정에서 상당히 복잡한 계산적 접근이 구현될 수 있다. 도 3b의 플로우차트를 구현하는 실시예가 상세하게 후술된다.
5. 정적 및 동적위상
(0과 1로 지정된) 2개 성분을 포함하는 기호 알파벳 및 3의 오버샘플링 인수(L)를 예로써 이용하여 대응하는 기호를 나타내는 샘플을 선택할 때 정적 및 동적위상이 알맞게 사용될 수 있는 방법이 기재되어 있다. 그러나, 당업자에게 명백한 바와 같이, 본 발명이 그 이상의 상태를 가진 기호 및 (3보다 크거나 작은) 다른 오버샘플링 인수를 이용하여 구현될 수도 있다는 것을 알 수 있다.
도 3의 단계(330)를 참조하여 기재한 바와 같이, 페이스 피커(250)는 먼저 샘플내 전이를 검출할 필요가 있다. 전이는 만일 2개 연속 샘플이 다른 값을 가진 경우 존재하는 것으로 결정된다. 따라서, 2개 상태를 포함하는 알파벳을 가진 기호의 경우, 01 또는 10의 패턴이 검출된다면 전이가 존재하는 것으로 간주된다. 부록 A에서의 엔트리를 참조하여 후술된 바와 같이 기호를 나타내는 적절한 샘플을 결정하기 위해 전이가 검사된다.
부록 A는 3개 연속 기호에 대응하는 연속 샘플의 비교에서 발생되는 시퀀스를 포함한다. 64(43)가지 가능한 경우에 대응하는 64 시퀀스가 있다. 세 개(3) 기호 각각에 대한 실행(R), 조기(E), 만기(L), 및 중기(N)에 4가지 가능성이 대응한다. 기호가 실행으로 나타나는 경우, 전이가 전혀 존재하지 않아서, 대응 비교포인트가 000의 시퀀스로 나타난다. 조기인 경우, 비교포인트가 100으로 나타나고, 중기인 경우 010이며, 만기인 경우 010으로 나타난다. 상기 시퀀스 각각의 제 1 열은 특수 경우를 도시한다. 예를 들어, LRE를 나타내는 44로 번호매겨진 시퀀스는 이전 기호가 만기이고, 현재 기호가 실행을 가지며, 다음 기호가 조기인 경우를 나타낸다.
정적위상이 조기(PE), 중기(PN), 또는 만기(PL) 경우 샘플이 선택될 필요가 있는 방법이 아래 단락에 기재되어 있다. 도 13에 도시된 바와 같이, 중기 상태에서, 기호 경계는 샘플링 클럭(CLOCK)과 일관된다. 만기 상태에서, 상기 신호는 샘플링 클럭에 의해 결정된 것보다 늦게 도착한다. 조기 상태에서, 상기 신호는 샘플링 클럭에 의해 결정된 것보다 빨리 도착한다.
부록 A를 계속 참조하면, ＞X100100100XXX=을 포함하는 비교 패턴 0(3개 기호에 대한 EEN상태)를 예시 참조하여 시퀀스(0-63)가 기재되고, 0은 변경이 없다는 것을 나타내고, 1은 변경이 있다는 것을 나타낸다. 3개 기호에 대응하는 샘플이 ＞PPPCCCNNNNNNN=으로 도시되고, PPP는 이전 토큰을 위한 3개 샘플을 나타내고, CCC는 현재 토큰을 위한 샘플을 나타내며, NNN은 다음 토큰을 위한 샘플을 나타낸다.
샘플의 스트림이 3개 토큰에 지정된다. 각각의 토큰은 3의 오버샘플링 인수에 대응하는, 3개 샘플을 포함한다. 중기 토큰은 샘플이 선택될 현재 기호에 대응한다. 어느 한쪽의 종단에서의 X 마크는 상기 값이 분석에 적절하지 않다는 것을 나타낸다.
PE(phase early), PN(phase neutral), 및 PL(phase late)로 표시된 3개 열이 시퀀스 각각에 대해 도시되어있다. PN의 경우, 패턴 0은 3개 토큰 T001, T001, T00X를 가진 것으로 번역되고, 각각의 토큰은 (오버샘플링 인수와 동일한) 3개 비교를 나타내는 데이터 포인트를 가진다. 이러한 경우(열), A 또는 B 한쪽(현재 기호에 대응하는 처음 2개 샘플중의 하나)은 기호를 나타낸다.
패턴 0에 대한 PE(early static phase)의 경우, T100, T100, T100의 토큰이 생성되고, 현재 토큰에 대응하는 샘플 A, B, C(3개 샘플)중의 어느 것은 현재 기호를 나타낸다. 패턴 0에 대한 PL의 경우, 처음 샘플만이 정확하게 현재 기호를 나타낸다.
위상 지터와 같은 상태로 인해 3 이상 또는 이하의 샘플이 하나의 기호를 위해 생성될 수도 있다는 것에 주의해야 한다. 예를 들어, 패턴 1의 경우, (Cs로 지정된) 4개 샘플이 현재 기호를 위해 도시되어 있다. 패턴 8의 경우, 단 하나의 샘플만이 현재 기호를 위해 도시된다.
부록 A의 검사 결과는 부록 B에 포함된 표 1에 도시된 바와 같이 요약될 수 있다. 이제 그 결과를 상세하게 후술한다.
현재 토큰이 T000과 동일한 경우, 3개 샘플(A, B, 또는 C)중의 어느 것이 정적위상의 상태에 상관없이 선택될 수 있다. 직관적으로, 현재 토큰에서 전이가 검출되지 않는 경우, 샘플중의 어느 것은 (현재 토큰에 대응하는) 현재 기호를 적절하게 나타낸다. 유사한 결과가 토큰(T100)에서 관측되고, 그 경우 이전 기호와 현재 기호 사이에서의 전이가 적절하게 검출되고, 현재 토큰에 대해서는 다른 전이가 검출되지 않는다.
현재 토큰이 T011과 동일한 경우, 제 2 샘플(B)은 정적위상의 상태에 상관없이 선택을 위한 적절한 샘플이 된다. 이러한 경우, 조기 또는 만기 정적위상은 그러한 시퀀스가 만기 또는 조기 상태에서 발생해서는 안되기 때문에 오류로 특성이 나타난다. 일반적으로, 조기, 중기 및 만기와 관련된 컬럼내 엔트리 ＞None=는 대응 시퀀스가 발생하지 않아야 하거나 무효인 것을 나타낸다. 유사하게, 만일 현재 토큰이 T101과 동일한 경우, 처음 2개 샘플중의 어느 한쪽(A 또는 B)은 현재 기호를 나타낸다. 만일 현재 토큰이 T110과 동일하다면, 제 1 샘플 A는 현재 기호를 나타낸다.
그러나, 현재 토큰이 T001 또는 T010과 동일한 경우, 선택될 특정 샘플은 정적위상에 달려있다. T001의 경우, 만일 정적위상이 조기인 경우 샘플 C(제 3 샘플)가 선택되고, 그렇지 않으면 샘플 A 또는 B가 선택된다. T010의 경우, 정적위상이 만기인 경우 샘플 A가 선택되고, 그렇지 않으면 샘플 B 또는 C가 선택된다.
다른 토큰 T111은 일반적으로 오류 상태를 나타내고, 현재 기호를 나타내는 샘플을 발생시킬 때 임의의 접근이 사용될 수 있다. 표 1을 구현하는 실시예가 어느 한쪽 방향(조기 또는 만기)으로 하나의 샘플과 동일한 임의의 정도의 동적 이상 및 정적 이상을 지원할 수 있다는 것을 주목해야 한다.
상기 기재로부터, 기호를 위한 특정 샘플이 최소 처리에 기초하여 선택된다는 점에 주의해야 한다. 상기 토큰중 다수(예를 들어 T000 및 T101)에서, 샘플은 임의의 부가적 고려없이 선택될 수도 있다. 2개 토큰 T001 및 T010에서, 정적위상 상태는 상기 샘플들 사이에서 선택하기 위해 이용된다. 그러한 경우라도, 샘플의 유효성에 따라 즉시 선택이 수행된다.
따라서, 본 발명은 처리가 제한될 고속 환경에서 동작하는 시스템에서 특히 유용하다. 정적위상 상태가 계산될 수 있는 방법이 페이스 피커(250)의 예시 구현을 이용하여 후술된다.
6. 페이스 피커
도 4는 본 발명에 따른 페이스 피커(250)의 한 실시예를 설명하는 블럭도이다. 페이스 피커(250)는 전이 검출기(410), 토큰 어셈블러(420), 신호 품질 어세서(440), 토큰 분석기(450), 샘플 선택기(480), 및 정적위상 결정회로(490)를 포함한다. 각각의 블럭은 상세하게 후술된다.
전이 검출기(410)는 직렬 통신채널내 인코딩된 기호를 나타내는 샘플을 수신하고, 전이가 임의의 2개 샘플 사이에 존재하는지 여부를 표시하는 전이 표시기를 생성한다. 전이 검출기(410)는 여러 방법중의 하나로 구현될 수 있다. 전이 검출기(410)의 예시 실시예가 도 5를 참조하여 후술된다.
토큰 어셈블러(420)는 다수의 전이 표시기를 포함하는 토큰을 생성한다. 한 실시예에서, 각각의 토큰은 수신된 신호를 샘플링할 때 이용되는 오버샘플링 인수와 동일한 수의 전이 표시기를 포함한다. 상기 토큰은 버스(425)상에서 신호 품질 어세서(440) 및 토큰 분석기(450)로 통과된다.
토큰 분석기(450)는 상기 토큰을 검사하고, L(오버샘플링 인수) 샘플중에서 주어진 샘플을 위해 선택될 샘플을 표시하는 경로(458)상의 수를 생성한다. 일반적으로, 본 발명은 동적 및 정적 이상 모두에 대한 선택에 근거하여 이전 이력의 최소 검사로 샘플이 선택되도록 한다.
표 1의 상기 예에서, 다수의 토큰에서, 선택될 특정 샘플은 토큰내 전이 표시기의 단순한 검사에 기초된다. 그러나, 일부 토큰에서, 정적위상의 상태가 필요하다. 정적위상의 상태는 경로(495)상에 표시된다. 따라서, 경로(495)상에서 유효한 상태 정보에 기초하고 하나의 토큰(또는 몇몇 토큰)내 전이 표시기를 검사함으로써, 토큰 분석기(450)는 선택될 특정 샘플을 결정하고, 샘플 선택기(480)와 동일하게 표시한다.
또한, 토큰 분석기는 토큰을 검사함으로써 이상에 대한 임의의 정보를 제공한다. 일반적으로 이상은 경로(425)상에 수신된 특정 시퀀스의 토큰에 기초한다. 따라서, 경로(459)상에 전송된 데이터는 ＞sequence identifiers=로 언급된다. 대신, 위상 정보만이 경로(459)상에 전송되고, 그러한 경우 상기 정보는 ＞phase identifiers=로 언급된다. 본 출원서에서, 2개 용어는 교환하여 사용된다. 이러한 정보는 현재 정적위상 상태를 결정할 때 정적위상 결정회로(490)에 의해 사용된다. 토큰 분석기(450)의 한 실시예가 상세하게 후술된다.
샘플 선택기(480)는 토큰 분석기에 의해 지정된 바와 같이 각각의 기호에 대응하는 샘플중의 하나를 선택한다. 한 실시예에서, 샘플 선택기(480)는 (오버샘플링 인수와 동일한) 3개 입력을 수용하고 토큰 분석기(450)에 의해 결정된 3개 입력중의 하나를 선택하는 멀티플렉서로서 구현된다. 토큰 분석기(450)에 의한 결정이 본 발명에 따라 신속하게 수행되기 때문에, 샘플 선택기(480)에서 실질적인 파이프라인이 회피될 수도 있다. 하나의 구현에서, 샘플 선택기(480)가 임의의 메모리 구성요소(파이프라인)없이 구현될 수 있도록 클럭 사이클내에서 결정이 수행될 수도 있다.
신호 품질 어세서(440)는 직렬 통신채널상에 수신된 신호의 품질을 결정하기 위해 샘플 및/또는 토큰을 검사한다. 하나의 실시예에서, 여러 카운터가 유지되고, 각각의 카운터는 특정 특수 상황의 발생을 카운트한다. 예를 들어, 하나의 카운터는 하나의 샘플만을 포함하도록 결정된 기호의 발생 횟수를 카운트한다. 또다른 카운터는 예를 들어 정적위상이 표 1의 예에서 조기를 표시하는 경우 토큰(T110)을 수신하는, 오류 상황의 수를 카운트한다. 카운터에 기초하여, 신호의 품질이 어세스되고, (관련 기술분야에 공지된 수신기 개조와 같은) 보정 행위가 경로(449)상에서 임의의 요구된 신호를 송신함으로써 시작된다.
정적위상 결정회로(490)는 경로(459)상에 수신된 시퀀스 식별자를 검사하고, 정적위상의 상태를 결정한다. 정적위상의 상태(조기, 중기, 또는 만기)는 경로(495)상에서 표시된다. 정적위상 결정회로(490)의 한 실시예가 상세하게 후술된다. 먼저, 전이 검출기(410)의 한 실시예가 후술된다.
7. 전이 검출기
전이 검출기(410)의 한 실시예가 도 5에 도시되어 있다. 상기 실시예는 20 부호에 대응하는 60 샘플을 수신하도록 구현되고, 각각의 부호는 논리 0 또는 논리 1이 된다. 본 발명에서 (2 이상의) 더 많은 성분을 가진 부호 알파벳이 이용될 수 있다는 것을 주의해야 한다. 전이 검출기(410)는 60 XOR 게이트(501-560), 및 플립플롭(570)을 포함한다.
각각의 XOR 게이트는 (2개 대응 ADCs로부터) 2개 샘플을 수신하고, 만일 상기 입력중의 하나만이 1인 경우 출력으로 1을 생성하여, 전이를 표시한다. 플립플롭(570)은 제 1 XOR 게이트(501)를 위한 입력으로서 60번째 샘플을 저장한다. 따라서, XOR 게이트(501-560)의 각각의 출력(전이 표시기)은 전이의 존재를 표시하기 위해 1을, 그리고 전이의 부재를 표시하기 위해 0을 포함한다.
토큰 어셈블러(450)는 3개 연속 전이 표시기를 포함하는 각각의 토큰을 생성하고, 토큰 분석기(450)로 토큰을 통과시킨다. 일반적으로 토큰 어셈블러(450)는 전이 표시기의 logical＞bussing=로 보여진다. 토큰 어셈블러(420)의 출력을 처리하는 토큰 분석기(450)의 한 실시예가 상세하게 후술된다.
8. 토큰 분석기
도 6은 본 발명에 따른 토큰 분석기(450)의 한 실시예를 설명하는 블럭도이다. 토큰 분석기(450)는 20개 토큰 검사기(601-620)를 포함하고, 각각은 2개 출력을 생성한다. 토큰 검사기는 토큰 검사기(601)를 예시 참조하여 후술된다.
토큰 검사기(601)는 2개 토큰 TP(이전 토큰) 및 TC(현재 토큰) 및 정적위상 상태(495)를 수신하고, 2개 출력(691,692)을 생성한다. 출력(691)은 현재 토큰에 따라 선택될 특정 샘플을 표시하여, 경로(458)내에 포함될 수도 있다. 표 1을 참조하여 상기한 바와 같이, 토큰 검사기(601)는 정적위상의 현재 상태 및 현재 토큰만을 검사함으로써 선택될 특정 샘플을 결정한다. 일반적으로, 본 발명은 경계 정보 및 정적위상 모두를 고려함으로써 이전 토큰의 수의 검사를 최소화한다.
출력(692)은 정적위상 상태를 결정하기 위해 사용되는 시퀀스 식별자(SIDs)를 포함한다. 따라서, 출력(692)은 경로(459)내에 포함될 수도 있다. SIDs가 결정되고 예시 환경에서 사용되는 방법이 상세하게 후술된다.
9. 시퀀스 식별자
도 6의 실시예(들)에서, 토큰 검사기(601)는 시퀀스 식별자를 결정하기 위해 이전 토큰 및 현재 토큰을 검사하고, 상기 식별자는 2개 토큰 검사에서 유효한 정적위상 정보를 표시한다. 부록 C에 포함된 표 2는 다른 토큰 시퀀스로부터 유도되는 위상 정보를 요약한다.
표 2의 엔트리는 부록 A내 정보로부터 얻어진다. 예를 들어, 표 2의 엔트리 1에서, T000 및 T101의 토큰 시퀀스는 위상 식별자가 ＞Not E=(not early)인 것을 표시하는 것을 나타낸다. 부록 A내 다음 패턴의 검사에 기초하여 결론이 얻어진다.
Pattern 4(PN): 1.000.101.00X.X - T000,T101,T00X
Pattern 9(PL): 0.000.101.0XX.X - T000,T101,T0XX
Pattern 25(PL): 1.000.101.0XX.X - T000,T101,T0XX
Pattern 52(PN): 0.000.101.00X.X - T000,T101,T00X
Pattern 57(PL): 0.000.101.0XX.X - T000,T101,T0XX
따라서, 토큰 검사기(601)는 2개 토큰의 검사에 기초하여 위상 식별자를 생성한다. 표 2에서 쉽게 알 수 있는 바와 같이, 위상 식별자는 때때로 위상이 무엇인지(즉, 중기, 만기 또는 조기)를 표시하고, 때때로 위상이 아닌지(즉, 중기이 아니거나, 만기가 아니거나, 또는 조기가 아님)를 표시한다. 일부 다른 토큰 시퀀스는 유효하지 않거나 또는 임의의 위상 정보를 제공하지 않을 수도 있다. 토큰 검사기(601)는 정적위상 결정회로(490)로 위상 식별자를 송신하고, 상기 회로는 후술한 바와 같이 정적위상 상태(495)를 생성한다.
10. 정적위상 결정회로
기호 속도와 비교하여 정적위상 편향 속도가 대개 느려지기 때문에, 정적위상 결정회로의 유효 제어루프 대역폭은 비교적 좁을 필요가 있다. 일부 환경에서, 보드속도(기호의 인코딩 속도)의 1/100 내지 1/1000의 대역폭이 만족스러운 결과를 제공한다. 낮은 대역폭은 일반적으로 기호 속도에서 동적할 필요가 있는 토큰 분석기(450)와 비교하여 정교한 접근의 구현을 가능하게 한다.
상기한 토큰 검사기(601)에 대해, 위상이 무엇인지(예를 들어 상기 표 2에서 항목(8-13))를 표시하는 위상 식별자는 하드 식별자로 언급될 것이다. 위상이 아닌지(예를 들어 표 2의 항목(3-5))를 표시하는 위상 식별자는 소프트 식별자로 언급될 것이다. 용이하게 관찰되는 바와 같이, 하드 식별자는 소프트 식별자와 비교하여 기호의 경계에 관한 좀더 명백한 정보를 제공한다.
하드 및 소프트 식별자는 정적위상을 결정하기 위한 여러 방법으로 사용된다. 하나의 특징에 따르면, 만일 소프트 식별자가 최대 40 기호까지 검출된다면 상태가 만기 또는 중기 어느 한쪽인 것을 표시하고(예를 들어 항목(1)에서와 같이 조기가 아님), 현재 소프트 시퀀스는 상태가 조기 또는 만기임을 표시하며(예를 들어 항목(7)에서와 같이 중기가 아님), (교점을 취하여) 현재 정적위상 상태가 만기일 가능성이 높다. 유사하게, 만일 최근 수신된 하드 식별자가 중기인 상태로 나타나고, 현재 소프트 식별자가 위상이 중기 또는 만기 어느 한쪽인 것으로 표시한다면, 현재 상태가 여전히 중기인 확률이 충분하다. 이러한 경우, 소프트 식별자는 이전 하드 식별자에 의해 제공된 표시를 강화한다.
만일 소프트 식별자가 몇 개의 기호상에서 해결될 수 없는 경우, 소프트 식별자는 ＞stale=이 되도록 결정되고, 이력에서 제거된다. 따라서, 해결되지 않으면, 소프트 식별자는 위상에 관한 가능성 스코어의 계산에 영향을 미치지 않는다. 이것이 정적위상 상태의 고속 변동을 방지하여 정적위상 트래킹(tracking) 대역폭을 제한하는 보수적인 접근이라는 것이 인식된다. 시퀀스 식별자 이력의 길이는 트랙커의 유효 대역폭 및 노이즈 면제를 결정한다.
이제 도 7을 참조하여 정적위상 결정회로(490)의 예시 구현을 설명한다. 정적위상 결정회로(490)는 2개 블럭인 스코어 계산기(710) 및 의사결정자(750)를 포함한다. 스코어 계산기(710)는 토큰 검사기(601-620)에 의해 생성된 위상 식별자(또는 시퀀스 식별자)를 검사하고, 각각의 가능한 정적위상 상태: 조기, 중기, 및 만기에 대한 가능성 스코어(확률)를 결정한다.
의사결정자(720)는 각각의 가능한 정적위상과 관련된 스코어를 점검하고, 최대 확률을 가진 정적위상을 결정한다. 결정을 표시하는 데이터가 현재 정적위상(495)에 제공된다. 스코어 계산기(710) 및 의사결정자(720)의 예시 실시예가 상세하게 후술된다.
11. 스코어 계산기
스코어 계산기(710)의 한 실시예가 도 8에 도시되어 있다. 스코어 계산기(850)는 하드 스코어 계산기(810), 소프트 플래그 생성기(820), 소프트 플래그 분석기(830), 및 스코어 누산기(820)를 포함한다. 하드 스코어 계산기(810)는 하드 식별자에 기초한 스코어를 생성한다. 소프트 플래그 발생기(820) 및 소프트 플래그 계산기는 함께 소프트 식별자에 기초한 스코어를 생성한다. 상세하게 후술한 바와 같이, 상기 스코어는 각각의 위상 식별자 워드, 즉 도 6의 20 토큰 검사기(601-620)에 의해 생성된 식별자에 대해 생성된다.
하드 스코어 계산기(810)는 토큰 검사기로부터 시퀀스 식별자를 수신하고, 수신된 위상 식별자가 하드 식별자인지 여부를 결정한다. 하드 스코어 계산기(810)는 3개 가능한 위상(조기, 만기, 및 중기) 각각에 대응하는 스코어(또는 일반적으로 이력)를 유지하고, 수신된 하드 식별자의 형태에 기초하여 카운터를 수정한다. 도시한 바와 같이, 만일 만기 상태를 표시하는 하드 식별자가 수신되는 경우, 만기 위상에 대한 스코어는 일부 일정한 가중치(HW)(즉, 4와 동일)만큼 인크리멘트되고, 조기 및 중기 상태에 대응하는 다른 2개 스코어는 이러한 가중치의 절반(즉, HW/2; 즉 2만큼)만큼 디크리멘트된다.
따라서, 사실상, 하드 식별자의 검출은 정적위상의 가능성(확률)을 검출된 상태를 향해 이동시켜, 다른 2개 상태로부터 멀리 한다. 예를 들어, 만일 하드 식별자가 만기 위상의 존재를 표시하는 경우, 조기 및 중기 상태로부터 멀리 만기 상태를 향해 가능성이 움직인다. 3개 상태에 대응하는 스코어는 경로(815)상에서 스코어 계산기(850)로 송신된다.
소프트 플래그 생성기(820)는 이전 위상 식별자의 이력을 유지하고, 2개 세트의 플래그: 현재 플래그(823) 및 지속 플래그(824)를 제공한다. 현재 플래그(823)는 3개 가능한 상태 표시기 각각이 현재 식별자 워드내에 존재하는지 여부를 식별한다. 현재 플래그(823)는 또한 오류 플래그를 포함한다.
지속 플래그(824)는 또한 다수 플래그를 포함한다. 지속 플래그(82)는 이력으로부터 얻어지고, 사실한 여러 기호주기(예를 들어 80)상에서 현재 플래그에 지속성을 제공한다. 일단 설정되면, 지속 플래그는 특정 수의 기호를 위한 세트를 유지한다. 소프트 플래그 생성기(820)는 또한 (T001,T101와 같은) 무효 시퀀스를 검출하고, 대응하는 현재 및 지속 오류 플래그를 설정한다.
또한, 소프트 플래그 생성기(820)는 만일 무효 시퀀스가 검출되지 않은 경우 이력에 플래그를 추가하지 않는다. 따라서, 지속 플래그는 일반적으로 수신기 허용오차 레벨을 초과하여 위상 노이즈 또는 진폭으로부터 혹시 발생하는 잠재적으로 잘못된 시퀀스에 의해 영향받지 않는다. 그러한 특징은 개선된 수신기(170)의 노이즈 면제 및 견고성을 제공한다.
소프트 플래그 분석기(830)는 현재 플래그(823) 및 지속 플래그(824)를 검사하고, 대응하는 위상에 관한 소프트 스코어 델타를 계산한다. 예를 들어, 만일 (워드에 대한) 현재 플래그가 (NL 플래그를 올림으로써) 위상이 N 또는 L이고, 다른 플래그는 현재 워드내에서 설정되지 않음을 표시하는 경우, 소프트 플래그 분석기(830)는 지속 플래그를 검사한다. 만일 지속 EL 플래그가 설정되는 경우, 이것은 만기 상태로서 모호성이 해소될 수 있다는 것을 의미한다.
따라서, 만기 상태에 대응하는 소프트 델타 스코어는 일부 일정한 가중치(SSW)(soft single weight, 예를 들어 1)만큼 인크리멘트되고, 2개 다른 델타(조기 및 중기)는 동일한 가중치(SSW)만큼 디크리멘트된다. 따라서, 사실상 가능성(확률)은 무조건적으로 현재 소프트 식별자에 의해 제외된 상태로부터 멀리 이동한다; 그러나, 그것은 이력내 이전 소프트 IDs에 의해 제외된 상태로부터 멀리 향하게 된다. 따라서, 가능성은 해결된 상태(상기 예에서 만기)를 향해 이동한다.
만일 하나 이상의 플래그가 현재 워드에 대해 설정되는 경우, 소프트 플래그 분석기(830)는 단순히 현재 플래그에만 기초한 소프트 스코어를 생성하여 이력을 무시한다. 그러한 접근은 상태 획득 속도 및 견고성을 개선한다. 예를 들어, 만일 양쪽 현재 NL 및 LE 플래그가 설정된 경우, 그러한 상태가 상기 플래그에 의해 제외되기 때문에 E 및 N으로부터 멀리 가능성이 이동한다; 따라서, 사실상, 가능성은 현재 플래그를 위한 해결된 상태인 만기 상태를 향해 이동한다. 상기 예에서, 만기 델타는 MSW 상수(다수 소프트 가중치; 즉 2)만큼 인크리멘트될 것이고, 다른 델타는 SSW(single soft weight,상기함)만큼 디크리멘트될 것이다.
하드 플래그는 또한 소프트 IDs 해결에서 원조함으로써 가능성 이동의 프로세스에 간접적으로 관여할 수 있다. 델타 가중치 및 지속길이는 견고성 및 시스템의 동적 응답을 결정한다. 관련 가중치가 낮아질수록 견고성이 높아지고 정적위상 상태 획득이 느려진다. 실행가능한 페이스 피커 개조 지원에서, 델타 가중치는 소프트웨어 및 하드웨어 개조 메카니즘에 의해 프로그램가능하거나 선택가능하게 이뤄진다. 이것은 페이스 피커의 동적 응답을 튜닝할 때 상당한 적응성을 제공할 것이다.
스코어 누산기(850)는 하드 델타(815) 및 소프트 델타(835)를 수신하고, 현재 누산된 위상에 관한 스코어에 수신된 스코어를 더한다. 누산기는 양극부 및 음극부 모두에서 클램핑된다. 가능한 누산기 범위는 상기 시스템의 동적 특성을 결정한다. 범위가 넓어질수록 고정 세트의 델타 가중치를 위한 트랙킹이 느려진다(즉, 대역폭이 좁아진다)(상기 참조). 1 내지 4 및 N=20의 범위에서의 가중치를 갖는 한 실시예에서(도 6에 도시된 바와 같이), -128 내지 127의 범위가 누산기를 위해 사용된다. 그러나, 실험에 기초하여 특정 환경에 적절한 좀더 최적의 범위가 선택될 수 있다.
소프트웨어등의 제어하에서 조정가능하게 동적 범위가 만들어질 수도 있다. 이것은 현재 시스템 상태에 트랙커 대역폭의 동적 개조 방법을 제공한다. 예를 들어, 초기 동기화 주기동안, 제어 소프트웨어는 누산 범위를 감소시킴으로써 넓은 대역폭을 선택하고(즉, -16 내지 15 이하), 이것은 최대 가능성 위상 상태에 대한 신속한 컨버전스를 제공한다.
일단 동기화가 완료되면, 누산 범위를 -1024 내지 +1023까지 증가시킴으로써 대역폭이 감소되고, 따라서 수신기 견고성을 향상시킨다. 획득 속도를 개선하기 위해 누산기는 동기화 처리의 시작에서 0으로 리셋되고, 임의의 시각에 수신기 동기화가 지나간 것으로 간주된다. 최대 가능성을 가진 현재 정적위상 상태를 결정하기 위해 의사 결정기(750)에 위상에 관한 스코어(715)가 제공된다.
12. 의사결정기
도 9는 본 발명에 따른 의사결정기(750)의 한 실시예를 나타내는 블럭도이다. 의사결정기(750)는 3-방식 비교기(910) 및 3-2 인코더(920)를 포함한다. 좀더 상세하게 후술되는 바와 같이, 2개 구성요소는 다음의 결과를 생성하도록 작동한다:
if ES ＞ NS and ES ＞ LS then selected state=EARLY;
else if NS ＞ ES and NS ＞ LS then selected state=NEUTRAL;
else selected state=LATE
여기서 ES, LS, 및 NS는 각각 조기, 만기, 및 중기 상태에 대응하는 스코어를 나타내고, ＞＜=, ＞＞= 및 ＞==는 부호보다 논리적으로 작고, 크고, 동일한 것을 나타낸다.
비교기(910)는 경로(715)상에서 3개 상태에 대응하는 위상에 관한 스코어를 수신한다. 조기, 중기, 및 만기 스코어에 대응하는 입력(ES, NS, 및 LS)은 각각 입력(A,B,C)상에서 수신된다. C ＜ A ＞ B인 경우 회선(912)이 (논리적 1에) 어서트되고, A ＜ B ＜ C인 경우 회선(913)이 어서트되며, B # C ∃ A인 경우 회선(914)이 어서트된다. 인코더(920)는 경로(495)상에서 3개 비트를 2개 비트 출력으로 인코딩한다.
예를 들어, 만일 스코어가 ES=-3, NS=12, LS=6인 경우, 중기 위상이 선택될 것이다. 모호한 경우(예를 들어, ES=-3, NS=0, LS=0), 현재 위상 상태는 변하지 않은 상태로 유지된다. 대신, 더 크거나 동일한 경우에 하나의 비교가 수행되고, 완전히 더 큰 경우에 모든 다른 비교가 수행된다; 따라서, 상기한 바와 같이 전자(前者)의 상태쪽으로 모호성이 해결될 것이다.
의사결정을 위해 좀더 정교한 접근이 사용될 수 있다. 예를 들어, 대응 스코어의 변화 속도를 검사할 수도 있다(즉, 차이를 관찰한다). 만일 일부 특정 상태쪽으로 가능성의 지속적인 이동이 있다면, 이러한 상태가 이론적으로 선택될 수 있어서, 페이스 피커 회복 시간이 최소화될 것이다. 그러나, 다수의 경우, 간단한 3-방식 비교가 더 잘 작용한다.
따라서, 의사결정기(750)에 의해 생성된 정적위상 정보는 직렬 통신 채널내 인코딩된 기호를 나타내기 위해 선택될 샘플을 결정할 때 토큰 분석기(450)에 의해 사용된다. 수신기(170)의 설명은 신호 품질 어세서(440)를 참조하여 계속된다.
13. 신호 품질 어세서
신호 품질 어세서(260)는 직렬 통신 채널(127)상에 수신된 신호 품질에 관한 일부 표시를 제공한다. 그러한 표시는 ADC(210)내 이퀄라이저 제어 및 채널 종단 제어와 같은 수신기 개조 전략을 수행하기 위해 사용된다. 하나의 접근은 좁은 기호(즉, L=3 샘플의 공칭 너비와 비교하여 단 하나의 샘플의 너비를 가진 기호)의 비율의 계산에 기초한다. 개조 전략은 좁은 기호의 최저 평균 속도를 가져올 수신기 파라미터를 선택할 때 개조 전략이 기초된다.
그러한 접근을 구현하기 위한 한 실시예가 도 10에 도시되어 있다. 신호 품질 어세서는 58 AND게이트(1001-1058), 합산기(1070), 누산기(1080), 및 레지스터(1090)를 포함한다. 각각의 AND게이트는 한 쌍의 연속적인 전이 표시기를 수신한다. 만일 기호가 단 하나의 샘플만으로 존재하는 경우, 각각의 AND 게이트의 출력은 1이 된다. 따라서, AND게이트(1001-1058)의 출력내 1들의 갯수는 현재 워드내 좁은 기호의 수를 나타낸다.
합산기(1070)는 수신된 전이 워드내 1의 개수를 카운트한다. 누산기(1080)는 내부적으로 저장된 총합에 합산기(1070)로부터 수신된 수를 더한다. 신호(1081)는 누산기(1080)내 값을 리셋한다. 한 실시예에서, 만일 수신기가 데이터통신 환경에서 적용되는 경우 매 1024클럭사이클(즉, 20K 기호)마다 클리어 작동이 수행된다. 반면, DVI 또는 DFP 디지털 모니터 인터페이스와 같은 비디오 또는 그래픽 인터페이스에서, 만일 입력신호에 관한 의사-고정된 가정을 허용하는 경우 프레임-프레임 화상 내용이 극소로 변할 수도 있기 때문에 매 화상 프레임마다 클리어 작동이 수행된다.
레지스터(1090)는 누산된 수를 수신하고, 추가 분석을 위해 데이터를 제공한다. 신호(1081)는 또한 누산기(1080)내에 저장된 값을 레지스터(1090)로 전달할 수 있도록 한다. 레지스터(1090)의 출력은 다음 누산 주기가 끝날때까지 유지된다. 상기한 바와 같이 예를 들어 ADC(210)에 대한 조정에서 임의의 필요한 보정 행위를 결정하기 위해 상기 데이터가 검사된다. 본 발명이 사용되는 일부 예시적인 환경을 참조하여 설명을 계속한다.
14. 예시적 환경
수신기(170)는 본 발명에 따라 여러 환경에서 사용될 수 있다. 그러한 환경은 다른 것들중에서 광섬유 채널, USB(universal serial bus), 데이터 저장장비, 표시장치등을 포함한다. 일반적으로, 본 발명은 임의의 직렬 통신 채널내 인코딩된 샘플을 회복하기 위해 사용된다. 또한, 본 명세서에서 상기 실시예들이 2개 성분(즉, 2진수)을 포함하는 기호 알파벳을 참조하여 대체로 설명되었지만, 본 발명은 본 명세서를 읽음으로써 당업자에게 명백한 바와 같이 그 이상의 성분을 포함하는(예를 들어, 6비트를 각각의 기호로 인코딩하는 64레벨을 가진) 기호 알파벳으로 구현될 수 있다. 그러한 실시예는 본 발명의 정신 및 범주내에서 고려된다.
도 11은 본 발명이 구현될 수 있는 예시적 환경을 설명하는 컴퓨터 시스템(1100)의 블럭도이다. 컴퓨터 시스템(1100)은 CPU(central processing unit)(1110), RAM(random access memory)(1120), 하나 이상의 주변장치(1130), 그래픽 제어기(1160), 및 디지털 표시장치(1170)를 포함한다. CPU(1110), RAM(1120), 및 그래픽 제어기(1160)는 일반적으로 단일 장치내에 실장되고, 그러한 장치는 직렬 통신채널상에서 기호의 시퀀스를 생성하고 전송하기 때문에 소스(1199)로 언급된다. 컴퓨터 시스템(1100)의 그래픽 소스(1199)내 모든 구성요소들은 버스(1150)상에서 통신하고, 실제로 적절한 인터페이스에 의해 연결된 여러 물리적 버스를 포함할 수 있다.
RAM(1120)은 명령을 나타내는 데이터, 및 소스 화상을 나타내는 가능한 화소 데이터성분을 저장한다. CPU(1110)는 RAM(1120)에 저장된 명령을 실행하고, 다른 명령 및 화소 데이터 성분이 그래픽 제어기(1160)로 전달되도록 한다. 주변장치(1130)는 하드-드라이브 또는 제거가능한 드라이브(예를 들어, 플로피-드라이브)와 같은 기억 구성요소를 포함할 수 있다. 주변장치(1130)는 컴퓨터 시스템(1100)이 본 발명에 따라 작동할 수 있는 데이터 및/또는 명령을 저장하기 위해 사용될 수 있다. 저장된 명령을 실행시킴으로써, CPU(1110)는 그래픽 소스(1199)내 다양한 구성요소의 작동을 조정하고 제어하기 위해 전기 신호 및 제어 신호를 제공한다.
그래픽 제어기(1160)는 CPU(1110)로부터 데이터/명령을 수신하고, 디지털 표시장치상에 표시될 소스 화상을 나타내는 화소 데이터 성분을 생성한다. 그래픽 제어기(1160)는 직렬 통신채널내 기호로서 데이터를 인코딩한다. 결과적인 신호(Adisplay signal)는 데이터에 추가하여 동기화 신호를 포함한다. 디스플레이 신호는 관련 기술분야에서 공지된 DFP(Digital Flat Panel) 및 DVI(Digital Video Interface)와 같은 표준에 따라 전달된다.
디지털 표시장치(1170)는 그래픽 제어기(1160)로부터 디스플레이 신호를 수신하고, 디스플레이 신호내 인코딩된 소스 화상을 표시한다. 디지털 표시장치(1170)는 본 발명에 따라 소스 화상을 나타내는 화소 데이터성분을 회복한다. 그리고 대응하는 소스 화상이 표시된다. 디지털 표시장치(1170)의 예시적 실시예가 좀더 상세하게 후술된다.
15. 디지털 표시장치
도 12는 본 발명에 따른 디지털 표시장치(1170)의 한 실시예를 설명하는 블럭도이다. 디지털 표시장치(1170)는 수신기(1210), 디코더(1220), 패널 인터페이스(1280), 및 디지털 디스플레이 스크린(1290)을 포함한다. 각각의 구성요소는 좀더 상세하게 후술된다.
디지털 디스플레이 스크린(1290)은 일반적으로 화소라고 불리는 불연속 포인트에 의해 특징지어진다. 각각의 화소는 일반적으로 각각 제어될 수 있고, 화소 모두는 디스플레이 스크린(1290)상에 화상을 표시하기 위해 다양한 정도로 활성화된다. 일반적으로, 화상은 직렬 통신채널(1167)상에 수신된 데이터에 의해 결정된다.
패널 인터페이스(1280)는 디코더(1220)로부터 화상을 나타내는 디지털 화소 데이터성분을 수신하고, 화소 데이터성분에 의해 나타난 화상을 표시하기 위해 디스플레이 스크린(1290)의 구현과 호환가능한 전기신호를 생성한다. 패널 인터페이스(1280)는 공지된 방법으로 구현된다.
수신기(1210) 및 디코더(1220)는 상기한 수신기(170) 및 디코더(19)와 유사하게 구현된다. 수신기(1210)는 직렬 통신채널(1167)내 인코딩된 기호를 회복하도록 작동한다. 도시되지 않았지만, 수신기(1210)내 포함된 클럭 신호가 디지털 표시장치(1170)의 다른 구성요소에 제공된다.
디코더(1220)는 회복된 기호에 의해 표시된 화소 데이터성분을 회복하고, 화소 데이터성분을 패널 인터페이스(1280)로 전송하여, 디지털 디스플레이 스크린(1290)상에 소스 화상이 표시되도록 한다.
따라서, 본 발명은 컴퓨터 시스템 및 특히 표시장치와 연결하여 사용될 수 있다. 실질적인 처리없이 기호가 정확하게 회복되기 때문에, 본 발명은 비용이 특별한 관심대상인 소비자 시장에서 특히 적절하다.
16. 결론
본 발명의 다양한 실시예가 상기되었지만, 그것은 단시 예시적인 것일뿐 그에 제한되는 것은 아니라는 것을 알 수 있다. 따라서, 본 발명의 범주 및 범위는 상기한 예시적 실시예중의 어떤 것에 제한되지 않아야 하지만, 다음의 특허청구범위 및 그 상당어구에 따라서만 한정되어야 한다.
상기한 바와 같은 구성에 의해 적어도 비용 및 전력 요구를 최소화하면서 수신기가 직렬 통신채널에서 인코딩된 데이터를 정확하게 회복시킬 수 있는 방법 및 장치를 제공할 수 있다.
부록 A
부록 B
현재 토큰 조기 위상 중기 위상 만기 위상 무조건 선택
T000 ABC ABC ABC ABC
T001 C AB AB none
T010 BC BC A none
T011 none B none B
T100 ABC ABC ABC ABC
T101 none AB AB AB
T110 none none A A
부록 C
번호 이전 토큰 현재 토큰 조기 위상상태 중기 위상상태 만기 위상상태 위상상태 ID
1 T000 T101 X X Not E
2 T001 T100 X E
3 T100 T101 X X Not E
4 T101 T000 X X Not E
5 T101 T001 X X Not E
6 T000 T011 X N
7 T001 T010 X X Not N
8 T010 T011 X N
9 T010 T101 X N
10 T011 T000 X N
11 T011 T001 X N
12 T100 T011 X N
13 T000 T110 X L
14 T010 T100 X X Not L
15 T100 T110 X L
16 T101 T010 X L
17 T110 T000 X L
18 T110 T001 X L
19 T110 T010 X L

Claims (33)

  1. 신호의 형태로 직렬 통신채널상에 전송된 다수의 기호를 회복시키는 방법에 있어서,
    (a) 상기 신호를 수신하는 단계;
    (b) 상기 다수의 기호 각각에 대응하는 다수의 샘플을 생성하기 위해 상기 신호를 오버샘플링하는 단계;
    (c) 상기 오버샘플링 단계를 제어하는 샘플링 클럭 신호를 생성하는 단계;
    (d) 각각이 2개 연속 샘플 사이에서의 전이의 존재를 값으로 표시하는 다수의 전이 표시기를 생성하는 단계;
    (e) 다수의 이전 기호에 대응하는 다수의 이전 샘플에 기초하여 결정되는, 상기 샘플링 클럭 신호와 관련된 상기 신호의 장기 이상을 나타내는 정적위상 상태를 결정하는 단계;
    (f) 상기 현재 기호 주위의 기호들 사이의 경계의 임의의 단기 이상을 결정하기 위해 현재 기호를 포함하는 몇몇 기호에 대응하는 다수의 전이 표시기를 검사하는 단계; 및
    (g) 상기 단기 이상 및 상기 정적위상 상태에 따라 상기 현재 기호에 대응하는 샘플을 선택하는 단계로 이루어지고,
    상기 단기 이상에 기초한 선택은 상기 현재 기호에 대응하는 샘플이 정확하게 선택될 수 있도록 하며,
    상기 정적위상 상태에 기초한 선택은 상기 선택에서 처리가 최소화될 수 있도록 하는 것을 특징으로 하는 신호의 형태로 직렬 통신채널상에 전송된 다수의 기호 회복용 방법.
  2. 제 1 항에 있어서,
    단계(e) 및 단계(g)는 동시에 수행되는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    상기 다수의 기호는 2개 성분을 포함하는 알파벳으로 인코딩되는 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서,
    단계(d)는 2개 연속 샘플의 XOR를 생성하는 단계를 구비하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서,
    단계(f)는,
    (h) 상기 현재 기호에만 대응하는 전이를 검사하는 단계를 구비하고, 상기 현재 기호에 대응하는 상기 샘플은 상기 정적위상 상태 및 상기 현재 기호에 대응하는 전이에 따라 선택되는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서,
    상기 방법은 또한,
    (i) 상기 다수의 전이 표시기를 다수의 토큰으로 분할하는 단계를 구비하고, 각각의 토큰은 상기 인수와 동일한 수의 전이 표시기를 포함하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서,
    각각의 토큰은 기호와 관련되고, 상기 현재 기호에 대응하는 토큰은 상기 샘플링 클럭 신호에 의해 결정되는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    (j) 상기 샘플링 클럭 신호와 관련된 경계내 임의의 이동을 결정하기 위해 상기 몇몇 기호에 대응하는 토큰을 검사하는 단계를 구비하고,
    경계내 이동에 대한 결정은 상기 정적위상 상태를 계산할 때 이용되는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 정적위상 상태는 상기 신호가 상기 샘플링 클럭 신호의 결정과 관련하여 조기, 만기, 또는 중기인지를 나타내는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서,
    (k) 단계(j)의 검사가 상기 샘플링 클럭 신호와 관련하여 상기 신호가 조기, 만기, 또는 중기인 것으로 나타내는 경우 하드 식별자를 생성하는 단계; 및
    (l) 단계(j)의 표시 검사가 상기 신호가 조기가 아니거나, 만기가 아니거나, 또는 중기가 아니라고 나타내는 경우 소프트 식별자를 생성하는 단계를 구비하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서,
    상기 하드 식별자는 상기 정적위상 상태를 결정할 때 상기 소프트 식별자보다 더 가중치가 주어지는 것을 특징으로 하는 방법.
  12. 제 1 항에 있어서,
    상기 신호는 3의 인수에 의해 오버샘플링되는 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서,
    디스플레이 신호내 인코딩된 화소 데이터성분을 회복하기 위해 상기 방법이 표시장치내에서 구현되는 것을 특징으로 하는 방법.
  14. 직렬 통신채널상에서 신호내 인코딩된 다수의 기호를 회복시키기 위한 회로에 있어서,
    샘플링 클럭 신호를 생성하기 위한 클럭 생성기;
    상기 다수의 기호 각각에 대응하는 다수의 샘플을 생성하기 위해 상기 신호를 오버샘플링하고, 상기 샘플링 클럭 신호의 제어하에서 오버샘플링하는 아나로그 디지털 변환기(ADC);
    각각이 2개 연속 샘플 사이에서의 전이의 존재를 값으로 표시하는 다수의 전이 표시기를 생성하기 위한 전이 검출기;
    다수의 이전 기호에 대응하는 다수의 이전 샘플에 기초하여 결정되는, 상기 샘플링 클럭 신호와 관련하여 상기 신호의 장기 이상을 나타내는 정적위상 상태를 결정하기 위한 정적위상 결정회로;
    상기 현재 기호 주위의 기호들 사이의 경계의 임의의 단기 이상을 결정하기 위해 현재 기호를 포함하는 몇몇 기호에 대응하는 다수의 전이 표시기를 검사하고, 상기 단기 이상 및 상기 장기 이상에 따라 상기 현재 기호를 나타내는 샘플을 결정하기 위한 토큰 분석기; 및
    상기 현재 기호를 나타내는 것으로 상기 토큰 분석기에 의해 결정된 상기 샘플을 선택하는 샘플 선택기로 이루어지고,
    상기 단기 이상에 기초한 선택은 상기 현재 기호를 나타내는 샘플이 정확하게 선택될 수 있도록 하고,
    상기 정적위상 상태에 기초한 선택은 상기 선택에서 처리가 최소화될 수 있도록 하는 것을 특징으로 하는 직렬 통신채널상에서 신호내 인코딩된 다수의 기호 회복용 회로.
  15. 제 14 항에 있어서,
    상기 다수의 기호는 2개 성분을 포함하는 알파벳으로 인코딩되고, 상기 전이 검출기는 2개 연속 샘플의 XOR를 생성하기 위해 다수의 XOR 게이트를 구비하는 것을 특징으로 하는 회로.
  16. 제 15 항에 있어서,
    상기 다수의 전이 표시기를 다수의 토큰으로 분할하는 토큰 어셈블러를 구비하고, 각각의 토큰은 오버샘플링 인수와 동일한 수의 전이 표시기를 포함하며, 각각의 토큰은 기호와 관련되고, 상기 현재 기호에 대응하는 토큰은 상기 샘플링 클럭 신호에 의해 결정되는 것을 특징으로 하는 회로.
  17. 제 16 항에 있어서,
    상기 토큰 분석기 및 상기 정적위상 결정회로는 상기 샘플링 클럭 신호와 관련하여 경계내 임의의 이동을 결정하기 위해 상기 몇몇 기호에 대응하는 토큰을 검사하도록 설계되고, 경계내 이동에 대한 결정은 상기 정적위상 상태를 계산할 때 이용되는 것을 특징으로 하는 회로.
  18. 제 17 항에 있어서,
    상기 정적위상 결정회로는 상기 신호가 상기 샘플링 클럭 신호의 결정과 관련하여 조기, 만기 또는 중기인지를 표시하는 것을 특징으로 하는 회로.
  19. 제 18 항에 있어서,
    상기 정적위상 결정회로는 만일 상기 몇몇 기호에 대응하는 토큰의 검사가 상기 신호가 상기 샘플링 클럭 신호와 관련하여 조기, 만기, 또는 중기이라고 표시하는 경우 하드 식별자를 생성하고, 상기 몇몇 기호에 대응하는 토큰의 검사가 상기 신호가 조기가 아니거나, 만기가 아니거나, 또는 중기도 아니라고 표시하는 경우 소프트 식별자를 생성하도록 설계되는 것을 특징으로 하는 회로.
  20. 제 19 항에 있어서,
    상기 하드 식별자는 상기 정적위상 상태를 결정할 때 상기 소프트 식별자보다 큰 가중치가 제공되는 것을 특징으로 하는 회로.
  21. 제 14 항에 있어서,
    상기 신호는 3의 인수로 오버샘플링되는 것을 특징으로 하는 회로.
  22. 제 21 항에 있어서,
    상기 토큰 분석기는 상기 현재 기호에만 대응하는 전이 표시기를 검사하도록 설계되고, 상기 현재 기호에 대응하는 상기 샘플은 상기 정적위상 상태 및 상기 현재 기호에 대응하는 전이에 따라 선택되는 것을 특징으로 하는 회로.
  23. 제 14 항에 있어서,
    상기 정적위상 결정회로 및 상기 샘플 선택기는 동시에 동작하도록 설계되는 것을 특징으로 하는 회로.
  24. 직렬 통신채널상에서 신호내 인코딩된 다수의 기호를 회복시키기 위한 회로에 있어서,
    상기 신호를 수신하는 수신수단;
    상기 다수의 기호 각각에 대응하는 다수의 샘플을 생성하기 위해 상기 신호를 오버샘플링하는 오버샘플링 수단;
    상기 오버샘플링 수단을 제어하는 샘플링 클럭 신호를 생성하는 제 1 생성수단;
    각각이 2개 연속 샘플 사이의 전이의 존재를 값으로 표시하는 다수의 전이 표시기를 생성하는 제 2 생성수단;
    다수의 이전 기호에 대응하는 다수의 이전 샘플에 기초하여 결정되는, 상기 샘플링 클럭 신호와 관련하여 상기 신호의 장기 이상을 나타내는 정적위상 상태를 결정하는 결정수단;
    상기 현재 기호 주위의 기호들 사이의 경계의 임의의 단기 이상을 결정하기 위해 현재 기호를 포함하는 몇몇 기호에 대응하는 다수의 전이 표시기를 검사하는 검사수단; 및
    상기 단기 이상 및 상기 정적위상 상태에 따라 상기 현재 기호에 대응하는 샘플들로부터 샘플을 선택하는 선택수단으로 이루어지고,
    상기 단기 이상에 기초한 선택은 상기 현재 기호에 대응하는 샘플이 정확하게 선택될 수 있도록 하며,
    상기 정적위상 상태에 기초한 선택은 상기 선택에서 처리가 최소화될 수 있도록 하는 것을 특징으로 하는 직렬 통신채널상에서 신호내 인코딩된 다수의 기호 회복용 회로.
  25. 제 24 항에 있어서,
    상기 다수의 기호는 2개 성분을 포함하는 알파벳으로 인코딩되고, 상기 전이 검출기는 2개 연속 샘플의 XOR를 생성하기 위해 다수의 XOR 게이트를 구비하는 것을 특징으로 하는 회로.
  26. 제 25 항에 있어서,
    상기 다수의 전이 표시기를 다수의 토큰으로 분할하는 토큰 어셈블러 수단을 구비하고, 각각의 토큰은 오버샘플링 인수와 동일한 수의 전이 표시기를 포함하며, 각각의 토큰은 기호와 관련되고, 상기 현재 기호에 대응하는 토큰은 상기 샘플링 클럭 신호에 의해 결정되는 것을 특징으로 하는 회로.
  27. 제 26 항에 있어서,
    상기 토큰 분석기 수단 및 상기 결정수단은 상기 샘플링 클럭 신호와 관련하여 경계내 임의의 이동을 결정하기 위해 상기 몇몇 기호에 대응하는 토큰을 검사하도록 설계되고, 경계내 이동에 대한 결정은 상기 정적위상 상태를 계산할 때 이용되는 것을 특징으로 하는 회로.
  28. 제 27 항에 있어서,
    상기 결정수단은 상기 신호가 상기 샘플링 클럭 신호의 결정과 관련하여 조기, 만기, 또는 중기인지 여부를 표시하는 것을 특징으로 하는 회로.
  29. 제 28 항에 있어서,
    상기 결정수단은 만일 상기 몇몇 기호에 대응하는 토큰의 검사가 상기 신호가 상기 샘플링 클럭 신호와 관련하여 조기, 만기, 또는 중기이라고 표시하는 경우 하드 식별자를 생성하고, 상기 몇몇 기호에 대응하는 토큰의 검사가 상기 신호가 조기가 아니거나, 만기가 아니거나, 또는 중기도 아니라고 표시하는 경우 소프트 식별자를 생성하도록 설계되는 것을 특징으로 하는 회로.
  30. 제 29 항에 있어서,
    상기 하드 식별자는 상기 정적위상 상태를 결정할 때 상기 소프트 식별자보다 큰 가중치가 제공되는 것을 특징으로 하는 회로.
  31. 제 24 항에 있어서,
    상기 신호는 3의 인수로 오버샘플링되는 것을 특징으로 하는 회로.
  32. 제 22 항에 있어서,
    상기 토큰 분석기 수단은 상기 현재 기호에만 대응하는 전이 표시기를 검사하도록 설계되고, 상기 현재 기호에 대응하는 상기 샘플은 상기 정적위상 상태 및 상기 현재 기호에 대응하는 전이에 따라 선택되는 것을 특징으로 하는 회로.
  33. 제 24 항에 있어서,
    상기 결정수단 및 상기 선택수단은 동시에 동작하도록 설계되는 것을 특징으로 하는 회로.
KR1020000017828A 1999-09-27 2000-04-06 직렬 통신채널내 인코딩된 데이터 회복용 수신기 KR100400186B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/406,332 1999-09-27
US09/406,332 US6272193B1 (en) 1999-09-27 1999-09-27 Receiver to recover data encoded in a serial communication channel

Publications (2)

Publication Number Publication Date
KR20010029620A true KR20010029620A (ko) 2001-04-06
KR100400186B1 KR100400186B1 (ko) 2003-10-01

Family

ID=23607520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000017828A KR100400186B1 (ko) 1999-09-27 2000-04-06 직렬 통신채널내 인코딩된 데이터 회복용 수신기

Country Status (7)

Country Link
US (2) US6272193B1 (ko)
EP (1) EP1087564B1 (ko)
JP (1) JP4663850B2 (ko)
KR (1) KR100400186B1 (ko)
AT (1) ATE355669T1 (ko)
DE (1) DE60033606T2 (ko)
TW (1) TW474083B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346837B1 (ko) * 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법
ATE474288T1 (de) * 2000-10-13 2010-07-15 Fraunhofer Ges Forschung Verfahren zum überwachten trainieren eines iterativen künstlichen neuronalen netzwerks
GB0100202D0 (en) * 2001-01-04 2001-02-14 Koninkl Philips Electronics Nv Receiver having a variable threshold slicer stage and a method of updating the threshold levels of the slicer stage
KR100414705B1 (ko) * 2001-08-18 2004-01-13 학교법인 인하학원 천이/비천이 표본점 계산을 이용한 과표본 데이터 복원 방법 및 장치
KR100413765B1 (ko) * 2001-08-27 2003-12-31 삼성전자주식회사 비 정수배 오버 샘플링에 의해 전력 소모를 낮추는 데이터복원 회로
US20030061564A1 (en) * 2001-09-27 2003-03-27 Maddux John T. Serial data extraction using two cycles of edge information
US7170931B2 (en) * 2001-12-17 2007-01-30 Mysticom Ltd. Combined feed forward and blind equalizer
US7257169B2 (en) * 2001-12-17 2007-08-14 Mysticom Ltd. Deserializer
US7006585B2 (en) * 2001-12-31 2006-02-28 Texas Instruments Incorporated Recovering data encoded in serial communication channels
US7792235B2 (en) * 2002-01-25 2010-09-07 Integrated Device Technology, Inc. Dynamic phase tracking using edge detection
US6611219B1 (en) * 2002-05-01 2003-08-26 Macronix International Co., Ltd. Oversampling data recovery apparatus and method
US7349498B2 (en) * 2002-10-07 2008-03-25 International Business Machines Corporation Method and system for data and edge detection with correlation tables
US7260145B2 (en) * 2002-12-19 2007-08-21 International Business Machines Corporation Method and systems for analyzing the quality of high-speed signals
US7359458B2 (en) * 2003-07-31 2008-04-15 Analog Devices, Inc. Structures and methods for capturing data from data bit streams
US7061281B2 (en) * 2004-06-15 2006-06-13 Mediatek Inc. Methods and devices for obtaining sampling clocks
US7292665B2 (en) * 2004-12-16 2007-11-06 Genesis Microchip Inc. Method and apparatus for reception of data over digital transmission link
JP2008526073A (ja) * 2004-12-23 2008-07-17 エヌエックスピー ビー ヴィ データ信号を受信および／または復号するインターフェース回路ならびに方法
US7801257B2 (en) * 2005-09-28 2010-09-21 Genesis Microchip Inc Adaptive reception techniques for over-sampled receivers
US7450038B2 (en) * 2006-11-03 2008-11-11 Silicon Image, Inc. Determining oversampled data to be included in unit intervals
US8126101B2 (en) * 2007-03-27 2012-02-28 Freescale Semiconductor, Inc. Method and apparatus for varying a dynamic range
US8238836B2 (en) * 2007-07-09 2012-08-07 Qualcomm Incorporated Methods for sending small packets in a peer-to-peer (P2P) network
US7466247B1 (en) 2007-10-04 2008-12-16 Lecroy Corporation Fractional-decimation signal processing
US8907730B2 (en) 2010-11-17 2014-12-09 Pixart Imaging Inc Frequency calibration device and method for programmable oscillator
US9319216B2 (en) 2009-11-18 2016-04-19 Pixart Imaging Inc. Operating method of human interface device
US8666006B1 (en) * 2011-02-25 2014-03-04 SMSC Holdings. S.a.r.l. Systems and methods for high speed data recovery with free running sampling clock
WO2015069850A1 (en) * 2013-11-06 2015-05-14 Navitas Solutions Fast data acquisition in digital communication
CN105577581A (zh) * 2014-10-17 2016-05-11 联芯科技有限公司 接收机的符号检测方法和装置
GB2562259B (en) * 2017-05-09 2020-03-04 Advanced Risc Mach Ltd Electronic communications control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700347A (en) * 1985-02-13 1987-10-13 Bolt Beranek And Newman Inc. Digital phase adjustment
US4821297A (en) * 1987-11-19 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Digital phase locked loop clock recovery scheme
JPH0388535A (ja) * 1989-08-31 1991-04-12 Sharp Corp 受信データ処理装置
US5313496A (en) * 1990-12-26 1994-05-17 Trw Inc. Digital demodulator circuit
CA2099348A1 (en) * 1992-07-01 1994-01-02 John V. Camlet Arrangement for synchronizing data signals in an optical switched system
FR2704376B1 (fr) * 1993-04-22 1995-06-30 Rainard Jean Luc Procédé de récupération d'horloge et de synchronisation pour la réception d'informations transmises par un réseau ATM et dispositif de mise en Óoeuvre du procédé.
KR0124379B1 (ko) * 1993-07-12 1997-12-01 김광호 디지탈 데이타 수신기
GB9403724D0 (en) * 1994-02-25 1994-04-13 Texas Instruments Ltd A method and apparatus for receiving a data signal and a digital filter circuit
GB9516230D0 (en) * 1995-08-08 1995-10-11 Philips Electronics Uk Ltd Method of and apparatus for symbol timing recovery
US5822386A (en) * 1995-11-29 1998-10-13 Lucent Technologies Inc. Phase recovery circuit for high speed and high density applications
US5796392A (en) * 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
JPH1188446A (ja) * 1997-09-04 1999-03-30 Nec Eng Ltd データサンプリング回路
KR100250072B1 (ko) * 1997-11-20 2000-03-15 선우명훈 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법
JPH11338030A (ja) * 1998-05-26 1999-12-10 Canon Inc 光学機器または光学機器とともに使用される機器、および撮影機器または撮影機器とともに使用される機器
TW391116B (en) * 1998-07-24 2000-05-21 Koninkl Philips Electronics Nv High-speed serial data communication system

Also Published As

Publication number Publication date
JP4663850B2 (ja) 2011-04-06
DE60033606D1 (de) 2007-04-12
DE60033606T2 (de) 2007-11-22
ATE355669T1 (de) 2006-03-15
US6272193B1 (en) 2001-08-07
US20020031198A1 (en) 2002-03-14
US6430240B1 (en) 2002-08-06
EP1087564A3 (en) 2003-11-05
EP1087564A2 (en) 2001-03-28
JP2001111632A (ja) 2001-04-20
EP1087564B1 (en) 2007-02-28
TW474083B (en) 2002-01-21
KR100400186B1 (ko) 2003-10-01

Similar Documents

Publication Publication Date Title
KR100400186B1 (ko) 직렬 통신채널내 인코딩된 데이터 회복용 수신기
US20040217953A1 (en) Image signal generating apparatus, image signal transmission apparatus, image signal generating method, image signal transmission method, image display unit, control method for an image display unit, and image display system
CN100385912C (zh) 显示装置
JP2018529284A (ja) 多相クロックデータ復元回路較正
JP3934339B2 (ja) 映像信号処理装置
US20110007855A1 (en) Clock Data Recovery Circuit Capable of Generating Clock Signal Synchronized with Data Signal
US6806872B2 (en) Video signal processing system
JPH1173172A (ja) コンピュータシステムの表示装置によって受信されるアナログ表示信号の信号パラメータを自動的に決定する方法および装置
US8565362B2 (en) Clock recovery apparatus
JP2002108522A (ja) データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法
US8306147B2 (en) 4X over-sampling data recovery method and system
US5123020A (en) Phase synchronization pull-in system in bit error detecting apparatus
US20030061564A1 (en) Serial data extraction using two cycles of edge information
US20100302264A1 (en) Image Processing Device and Image Processing Method
US20040117691A1 (en) Method and related device for reliably receiving a digital signal
KR100450320B1 (ko) 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법
US20040042577A1 (en) Regenerator circuit of serial data and method of regenerating the same
CN111477187A (zh) 时序控制器及其信号校准方法、显示装置
US7126986B2 (en) Method and system for improved phase tracking
US11543901B2 (en) Touch control device and stylus thereof
US8848795B2 (en) Apparatus for auto phase detection for video signal and method thereof
US6895542B2 (en) Data recovery circuit and method and data receiving system using the same
US20030179179A1 (en) Apparatus, method and program for generating image signal having pointer signal
JP6576185B2 (ja) 画像データの送信回路およびそれを用いた電子機器、画像データの伝送システム
EP4276813A1 (en) Display device and display control method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee