KR20010029343A - 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010029343A
KR20010029343A KR1019990042108A KR19990042108A KR20010029343A KR 20010029343 A KR20010029343 A KR 20010029343A KR 1019990042108 A KR1019990042108 A KR 1019990042108A KR 19990042108 A KR19990042108 A KR 19990042108A KR 20010029343 A KR20010029343 A KR 20010029343A
Authority
KR
South Korea
Prior art keywords
gate
data line
insulating film
semiconductor layer
electrode
Prior art date
Application number
KR1019990042108A
Other languages
English (en)
Other versions
KR100623983B1 (ko
Inventor
홍문표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990042108A priority Critical patent/KR100623983B1/ko
Priority to TW89118097A priority patent/TW533325B/zh
Priority to CNB001324004A priority patent/CN1195243C/zh
Priority to JP2000302953A priority patent/JP2001166338A/ja
Priority to US09/676,813 priority patent/US6674495B1/en
Publication of KR20010029343A publication Critical patent/KR20010029343A/ko
Priority to US10/660,749 priority patent/US7190421B2/en
Priority to US10/660,779 priority patent/US7220991B2/en
Priority to US11/455,367 priority patent/US7675062B2/en
Application granted granted Critical
Publication of KR100623983B1 publication Critical patent/KR100623983B1/ko
Priority to JP2011090187A priority patent/JP5466665B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 데이터선, 데이터선의 분지인 광 차단막 및 데이터선의 끝 부분에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 단일막 또는 이중막으로 형성하고, 기판 상부에 가장자리 부분은 데이터 배선을 덮도록 화소에 적, 녹, 청의 컬러 필터를 형성한다. 이어, 데이터 배선 및 컬러 필터를 덮는 유기 절연막을 형성하고, 그 위에 게이트선, 게이트선의 분지인 게이트 전극 및 게이트선의 끝 부분에 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 유기 절연막 상부에 게이트 배선을 덮는 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 적층하고 그 위에 감광막을 도포한다. 이때, 저항성 접촉층의 상부에 저항성 접촉층의 접촉 특성을 향상시키기 위하여 금속 실리사이드를 형성하기 위한 실리사이드용 금속층을 추가로 적층할 수도 있다. 이어, 부분적으로 다른 투과율을 가지는 마스크를 이용한 사진 공정으로 감광막 패턴을 형성하고, 이를 식각 마스크로 사용하여 게이트 패드 상부에 제1 접촉 구멍을 형성하고, 게이트 전극 상부의 게이트 절연막 상부에 섬 모양으로 반도체층 패턴과 접촉층 패턴을 형성한다. 이때, 실리사이드용 금속층으로 실리사이드를 형성한 다음 실리사이드용 금속은 전면 식각을 통하여 제거할 수도 있으며, 잔류시킬 수도 있다. 이어, 접촉층 패턴 상부에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하고, 화소 배선으로 가리지 않는 접촉층 패턴 일부를 식각하여 소스용 전극과 드레인용 전극 사이로 반도체층을 드러낸다. 이어, 기판의 상부에 절연 물질과 검은 색 안료를 포함하는 감광성 유기 절연 물질을 차례로 적층하고, 유기 절연 물질을 노광 현상하여 간격 유지재를 형성하고, 이를 식각 마스크로 사용하여 절연 물질을 식각하여 보호막을 형성한다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{THIN FILM TRANSISTOR PANELS FOR LIQUID CRYSTAL DISPLAY AND METHODS FOR MANUFACTURING THE SAME}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 박막 트랜지스터와 화소 전극이 형성되어 있으며, 나머지 다른 기판에는 컬러 필터와 블랙 매트릭스(black matrix)가 형성되어 있는 것이 일반적이다.
이러한 액정 표시 장치의 휘도를 향상시키기 위해서는 패널의 높은 개구율을 확보하는 것이 중요한 과제이다. 이때, 개구율을 감소시키는 가장 중요한 요인으로는 데이터선과 화소 전극 사이에서 발생하는 커플링 효과에 의한 기생 용량으로 인한 데이터선과 화소 전극 사이의 거리 확보와 두 기판의 오정렬로 인한 블랙 매트릭스의 선폭이다. 이러한 문제점을 해결하기 위해서 데이터선과 화소 전극 사이에 저 유전율을 가지는 유기 절연 물질을 두거나, 컬러 필터를 박막 트랜지스터와 동일한 기판에 형성하는 방법 등이 제시되었다.
그러나, 액정 표시 장치의 제조 방법에서 있어서, 후자의 경우에는 고가의 박막 트랜지스터 제조 공정이후에 저가인 컬러 필터 제조 공정을 진행하게 되는데 컬러 필터 공정에서의 불량 발생이 최종적인 수율에 악영향을 주게 되므로 제조 비용을 증가시킬 수 있다. 또한, 전자의 경우에는 게이트선과 화소 전극 사이에 사에 형성되는 유지 용량이 충분히 확보할 수 없다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 개구율을 확보하는 동시에 공정 수율을 향상시킬 수 있는 동시에 기생 용량을 최소화하고 유지 용량을 충분히 확보할 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적 과제는 제조 비용을 최소화할 수 있는 새로운 액정 표시 장치의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb' 선을 따라 잘라 도시한 단면도이며,
도 4a는 본 발명의 실시예에 따라 제조하는 두 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb' 선을 따라 잘라 도시한 단면도이며,
도 5a는 본 발명의 실시예에 따라 제조하는 세 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 단면도이며,
도 6a는 본 발명의 실시예에 따라 제조하는 네 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 단면도이며,
도 7은 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 단면도로서, 도 5b의 다음 단계를 도시한 것이고,
도 8 및 도 9는 본 발명의 다른 실시예에 따라 제조하는 네 번째 단계에서의 박막 트랜지스터 기판의 단면도이고,
도 10a는 본 발명의 실시예에 따라 제조하는 다섯 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 10b는 도 8a에서 X-X' 선을 따라 절단한 단면도이고,
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이고,
도 12는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 13은 도 12에 도시한 박막 트랜지스터 기판을 XⅢ-XⅢ' 선을 따라 잘라 도시한 단면도이고,
도 14a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 14b는 도 14a에서 XIVb-XIVb' 선을 따라 잘라 도시한 단면도이고,
도 15a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 두 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 15b는 도 15a에서 XVb-XVb' 선을 따라 잘라 도시한 단면도이고,
도 16a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 세 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 16b는 도 16a에서 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이고,
도 17a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 네 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 17b는 도 17a에서 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도이고,
도 18a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 다섯 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 18b는 도 18a에서 XVIIIb-XVIIIb' 선을 따라 잘라 도시한 단면도이고,
도 19는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 20은 도 19에 도시한 박막 트랜지스터 기판을 XX-XX' 선을 따라 잘라 도시한 단면도이고,
도 21a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 21b는 도 21a에서 XXIb-XXIb' 선을 따라 잘라 도시한 단면도이고,
도 22a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 두 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 22b는 도 22a에서 XXIIb-XXIIb' 선을 따라 잘라 도시한 단면도이고,
도 23a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 세 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 23b는 도 23a에서 XXIIIb-XXIIIb' 선을 따라 잘라 도시한 단면도이고,
도 24a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 네 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 24b는 도 24a에서 XXIVb-XXIVb' 선을 따라 잘라 도시한 단면도이고,
도 25a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 다섯 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 25b는 도 25a에서 XXVb-XXVb' 선을 따라 잘라 도시한 단면도이고,
도 26a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 여섯 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 26b는 도 26a에서 XXVIb-XXVIb' 선을 따라 잘라 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 박막 트랜지스터보다 컬러 필터를 먼저 형성하고 컬러 필터의 하부에 데이터선을 형성하여 블랙 매트릭스와 박막 트랜지스터로 입사하는 빛을 차단하는 광 차단막으로 활용하고, 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 이용하여 반도체 패턴과 접촉 구멍을 함께 형성하여 공정을 단순화한다.
더욱 상세하게, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는, 우선 절연 기판 위에 데이터선을 포함하는 데이터 배선을 형성하고, 기판 상부에 적, 녹, 청의 컬러 필터를 형성한다. 이어, 데이터 배선 및 상기 컬러 필터를 덮는 절연막 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층 패턴을 형성하는 동시에 게이트 절연막과 절연막에 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하고, 반도체층 패턴 상부에 저저항을 가지는 저항성 접촉층 패턴을 형성한다. 이어, 반도체층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하고, 화소 배선으로 가리지 않는 저항성 접촉층 패턴을 식각하여 소스용 전극과 드레인용 전극 사이의 반도체층 패턴을 드러낸다.
여기서, 제1 접촉 구멍, 접촉층 패턴 및 반도체층 패턴은 하나의 마스크를 이용하는 사진 식각 공정으로 형성하는 것이 바람직하며, 이를 위해서는, 우선 게이트 절연막, 반도체층 및 접촉층을 차례로 증착하고, 접촉층 위에 감광막을 도포한다. 이어, 감광막을 마스크를 통하여 노광 및 현상하여 데이터선 일부 위에 위치하며 두께가 거의 없는 제1 부분, 게이트 전극 위에 위치하며 제1 부분보다 두꺼운 제2 부분 및 제1 부분보다 두껍고 제2 부분보다 얇은 두께를 가지며 제1 및 제2 부분을 제외한 나머지 부분인 제3 부분을 포함하는 감광막 패턴을 형성한다. 이어, 감광막 패턴을 식각 마스크로 사용하여 제1 부분 아래의 접촉층, 그 하부의 반도체층, 게이트 절연막을 식각하여 제1 접촉 구멍을 완성하고, 제3 부분 아래의 접촉층과 그 하부의 반도체층을 식각하여 접촉층 패턴과 그 하부의 반도체층 패턴을 섬 모양으로 완성한다.
여기서, 사진 식각 공정에 사용되는 마스크는 빛이 완전히 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 일부만 투과될 수 있는 셋째 부분을 포함하고, 감광막 패턴이 양성인 경우에 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬하는 것이 바람직하다.
이때, 마스크의 셋째 부분은 빛의 투과량을 조절하기 위하여 반투명막 또는 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 것이 바람직하다.
게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며, 게이트 절연막 및 절연막은 게이트 패드 및 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있다. 또한, 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다.
또한, 데이터 배선은 데이터선의 분지 또는 데이터선과 분리된 독립배선으로 반도체층 패턴 또는 게이트 배선에 대응하는 부분에 위치하는 광 차단막을 더 형성하는 것이 바람직하다.
여기서, 접촉층 패턴은 ITO(indium tin oxide) 등과 같은 화소 전극용 도전 물질과의 접촉 특성을 향상시키기 위해 미세 결정화된 규소 또는 실리사이드가 형성된 비정질 규소를 포함하는 것이 바람직하다. 이때, 실시사이드를 형성하기 위한 실리사이드용 금속막은 제거할 수도 있으며, 잔류시킬 수도 있다.
또한, 화소 배선 형성 단계 이후, 보호막을 증착하고 검은 색 안료를 포함하는 감광성 유기 절연 물질로 반도체층 패턴 상부에 광 차단막을 사진 공정으로 형성하고 이를 식각 마스크로 하부의 보호막을 전면 식각하여 박막 트랜지스터 상부에 보호막을 남길 수 있다. 이때, 검은 색 안료를 포함하는 유기 절연 물질의 높이를 조절하여 간격 유지재로 사용할 수 있으며, 간격 유지재는 반도체층 패턴의 상부에 위치하도록 형성하는 것이 바람직하다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는, 절연 기판 위에 한 방향으로 뻗어 있는 데이터선을 포함하는 데이터 배선이 형성되어 있고, 기판 상부의 화소에는 적, 녹, 청의 컬러 필터가 형성되어 있다. 데이터 배선 및 컬러 필터를 덮는 절연막 위에는 데이터선과 교차하여 화소를 정의하는 게이트선 및 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선이 형성되어 있으며, 게이트 배선을 덮고 있으며, 절연막과 함께 데이터선 일부를 드러내는 제1 접촉 구멍을 가지는 게이트 절연막의 게이트 전극 위에는 섬 모양으로 반도체층 패턴과 저항성 접촉층 패턴이 차례로 형성되어 있다. 저항성 접촉층 패턴 상부에는 제1 접촉 구멍을 통하여 데이터선과 연결되어 있는 소스용 전극과 게이트 전극을 중심으로 소스용 전극과 분리되어 마주하는 드레인용 전극이 형성되어 있으며, 게이트 절연막 상부에는 드레인용 전극과 연결되어 있는 화소 전극이 화소에 형성되어 있다.
여기서, 적, 녹, 청 컬러 필터의 가장자리는 데이터선의 가장자리를 덮는 것이 바람직하며, 절연막은 유전율이 3.0 이하이고 1μm 이상으로 코팅이 가능한 저 저유전 절연 물질로 이루어진 것이 바람직하며, 저항성 접촉층 패턴은 미세 결정화된 규소 또는 표면에 금속 실리사이드가 형성된 비정질 규소를 포함하는 것이 바람직하다.
게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며, 게이트 절연막 및 절연막은 게이트 패드 및 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며, 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층에는 보조 게이트 패드 및 보조 데이터 패드가 더 형성되어 있다.
또한, 데이터 배선은 데이터선의 분지 또는 데이터선과 분리된 독립 배선으로 반도체층 패턴 또는 게이트 배선에 대응하는 부분에 위치하는 광 차단막을 더 포함하는 것이 바람직하며, 적어도 소스용 전극과 드레인용 전극 사이의 반도체층 패턴 상부에 형성되어 있는 보호막과 검은 안료를 포함하는 감광성 유기 절연막을 더 포함하는 것이 바람직하며, 유기 절연막은 높이를 조절하여 간격 유지재로 사용할 수 있다.
이때, 데이터 배선 및 게이트 배선은 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금의 단일막 또는 ITO와 접촉 특성이 우수한 크롬, 몰리브덴, 몰리브덴 합금 또는 질화 크롬 또는 질화 몰리브덴을 포함하는 다층막으로 형성될 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
앞서 설명한 것처럼 본 발명에서는 박막 트랜지스터보다 컬러 필터를 먼저 형성하고, 컬러 필터의 하부에 데이터선을 형성하여 블랙 매트릭스로 활용함으로써 개구율을 확보하는 동시에 향상된 공정 수율과 충분히 낮은 기생 용량을 확보한다. 또한, 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용하여 반도체 패턴과 접촉 구멍을 함께 형성하여 제조 공정을 단순화한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다. 도 2에는 하부 기판(101)과 하부 기판(101)과 마주하는 상부 기판(201)도 함께 도시하였다.
먼저, 하부 기판(101)에는, 하부 절연 기판(100)의 상부에 구리 또는 구리 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 하부막(201)과 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 질화 크롬 또는 질화 몰리브덴 등으로 이루어진 상부막(201)을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(20), 데이터선(20)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(20)으로 전달하는 데이터 패드(24) 및 데이터선(20)의 분지로 하부 기판(101)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(70)으로 입사하는 빛을 차단하는 광 차단막(21)을 포함한다. 여기서, 광 차단막(21)은 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지며, 데이터선(20)과 분리하여 단절된 배선으로 형성할 수 있다.
데이터 배선은 이중막으로 형성되어 있지만, 구리 또는 구리 합금 또는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 도전 물질로 이루어진 단일막으로 형성할 수도 있다. 여기서는, 이후에 형성되는 화소 배선(110, 111, 112)이 ITO(indium tin oxide)인 것을 고려하여 하부막 경우에는 하부막(201)을 저항이 작은 물질 알루미늄 또는 알루미늄 합금 또는 구리(Cu)로 형성하고 상부막(202)은 다른 물질과의 접촉 특성이 좋은 물질인 크롬으로 형성하였지만, 화소 배선(110, 111, 112)이 IZO(indium zinc oxide)인 경우에는 알루미늄 또는 알루미늄 합금의 단일막으로 만드는 것이 바람직하며, 구리가 IZO 및 ITO와의 접촉 특성이 우수한 경우에는 구리의 단일막으로 형성하는 것이 바람직하다.
하부 절연 기판(100)의 상부 화소에는 가장자리 부분이 데이터 배선(20, 21)을 덮는 적(R), 녹(G), 청(B)의 컬러 필터(31, 32, 33)가 각각 형성되어 있다. 여기서, 컬러 필터(31, 32, 33)는 데이터 배선(20, 21) 상부에서 서로 겹치도록 형성될 수 있으며, 350℃ 이상의 박막 트랜지스터 제조 온도에 의해서 색 특성이 변하지 않는 물질을 사용하는 것이 바람직하다.
데이터 배선(20, 21, 24) 및 컬러 필터(31, 32, 33) 위에는 BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene) 등과 같이 3.0 이하의 낮은 유전율을 가지며 300℃ 이상의 내열성이 우수한 물질로 이루어져 있으며, 평탄화되어 있는 유기 절연막(40)이 형성되어 있다.
유기 절연막(40) 상부에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 구리(Cu) 또는 구리 합금(Cu alloy) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 데이터선(20)과 교차하여 단위 화소를 정의하는 주사 신호선 또는 게이트선(50), 게이트선(50)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(50)으로 전달하는 게이트 패드(52) 및 게이트선(50)의 일부인 박막 트랜지스터의 게이트 전극(51)을 포함한다. 여기서, 게이트선(50)은 후술할 화소 전극(82)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.
게이트 배선(50, 51, 52)은 데이터 배선(20, 21, 24)과 같이 저저항을 가지는 구리 또는 알루미늄 또는 알루미늄 합금 등의 단일막으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Al( 또는 Al 합금)/Cr의 이중층 또는 Cu/Cr의 이중층이 그 예이다. 또한, 접촉 특성을 개선하기 위해 질화 크롬막이나 질화 몰리브덴막 등을 추가할 수도 있다. 도 2에서 보는 바와 같이, 본 발명의 실시예에서 게이트 배선(50, 51, 52)은 크롬으로 이루어진 하부막(501)과 알루미늄 합금인 Al-Nd로 이루어진 상부막(502)을 포함한다.
게이트 배선(50, 51, 52) 및 유기 절연막(40) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(60)이 형성되어 있으며, 게이트 전극(51)의 게이트 절연막(60) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(70)이 섬 모양으로 형성되어 있다. 반도체층(70) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(81, 82)이 게이트 전극(51)을 중심으로 분리되어 형성되어 있다.
접촉층(82, 81) 위에는 ITO로 이루어진 소스용 및 드레인용 전극(112, 111)이 각각 형성되어 있다. 소스용 전극(112)은 게이트 절연막(60) 및 유기 절연막(40)에 형성되어 있는 접촉 구멍(61)을 통하여 데이터선(20)과 연결되어 있으며, 드레인용 전극(111)은 화소 영역에 형성되어 있고 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(110)이 형성되어 있다. 화소 배선(110. 111, 112)은 ITO 또는 IZO 따위의 투명한 도전 물질로 만들어지며, 드레인용 전극(111)과 물리적·전기적으로 일체로 연결되어 화상 신호를 전달받는다. 또한, 화소 배선(110, 111, 112)과 동일한 층에는 접촉 구멍(62, 64)을 통하여 게이트 패드(52) 및 데이터 패드(24)와 각각 연결되어 있는 보조 게이트 패드(113) 및 보조 데이터 패드(114)가 형성되어 있다. 여기서, 보조 게이트 패드(113)는 게이트 패드(52)의 하부막(501)인 크롬막과 직접 접촉하고 있으며, 보조 데이터 패드(114) 또한 데이터 패드(24)의 상부막(202)인 크롬막과 직접 접촉하고 있다. 이때, 게이트 패드(52) 및 데이터 패드(24)가 질화 크롬막이나 질화 몰리브덴막을 포함하는 경우에는 보조 게이트 패드(113) 및 보조 데이터 패드(114)는 질화 크롬막이나 질화 몰리브덴막과 접촉하는 것이 바람직하다. 이들은 패드(52, 24)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 화소 전극(110)은 또한 이웃하는 게이트선(50) 및 데이터선(20)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
여기서, 접촉층(82, 81)은 ITO의 소스용 및 드레인용 전극(112, 111)과 반도체층(70) 사이의 접촉 저항을 줄이는 기능을 가지며, 미세 결정화된 규소층 또는 몰리브덴, 니켈, 크롬 등의 금속 실리사이드가 포함될 수 있으며, 실리사이드용 금속막이 잔류할 수도 있다.
소스용 및 드레인용 전극(112, 111)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(90)이 형성되어 있으며, 그 상부에는 광 흡수가 유리한 짙은 색을 가지는 감광성 유색 유기막(130)이 형성되어 있다. 이때, 유색 유기막(130)은 박막 트랜지스터의 반도체층(70)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(130)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 기능을 가지는 간격 유지재(130)로 사용할 수도 있다. 여기서, 보호막(90)과 유기막(130)은 게이트선(50)과 데이터선(20)을 따라 형성될 수도 있으며, 유기막(130)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.
한편, 상부 기판(201)에는, 상부 절연 기판(200)의 상부에는 ITO 또는 IZO로 이루어져 있으며, 화소 전극(110)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.
여기서, 유기막(130)은 상부 기판(200)과 하부 기판(100)을 일정한 간격으로 지지하고 있는 간격 유지재의 기능을 가진다.
이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 게이트선(50)과 데이터선(20)은 블랙 매트릭스의 기능을 대신하므로 상부 기판(200)에 블랙 매트릭스가 형성될 필요가 없다. 따라서, 상부 기판(200)과 하부 기판(100)의 정렬 오차를 고려하지 않아도 되므로 개구율을 향상시킬 수 있다. 또한, 데이터선(20)과 화소 전극(110) 사이에는 게이트 절연막(60)과 낮은 유전율을 가지는 유기 절연막(40)이 형성되어 있어, 이들 사이에서 발생하는 커플링 용량을 최소화할 수 있어 표시 장치의 특성을 향상시킬 수 있는 동시에 이들 사이에 간격을 둘 필요가 없으므로 개구율을 최대한 확보할 수 있다.
또한, 화소 전극(110)과 게이트선(50) 사이에는 게이트 절연막(60)만이 형성되어 있어, 이들 사이에 유지 용량을 충분히 확보할 수 있다.
또한, 광 차단막(21)을 이용하여 하부 기판(100)의 하부로부터 입사하는 빛을 차단함으로써, 게이트 전극(51)의 크기를 최적화하여 게이트 전극(51)과 소스용 및 드레인용 전극(112, 111) 사이에서 발생하는 기생 용량을 최소화할 수 있으며, 이들의 편차 또한 최소화할 수 있다. 따라서, 스티치(stitch) 및 플리커(flicker) 등의 화질 불량과 광 누설 전류를 최소화할 수 있다. 또한, 게이트선(50)과 데이터선(20) 사이에 유기 절연막(40)이 형성되어 있으므로 게이트선(50)과 데이터선(20) 사이의 단락 불량을 최소화할 수 있으며, 게이트 절연막(60)의 두께를 최소화할 수 있어 박막 트랜지스터의 특성을 향상시킬 수 있다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 10b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3a 내지 3b에 도시한 바와 같이, 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 등과 같이 저저항을 가지는 도전 물질과 크롬 또는 몰리브덴 또는 티타늄 또는 질화 크롬 또는 질화 몰리브덴 등과 같이 다른 물질, 특히 ITO와 접촉 특성이 우수한 도전 물질을 차례로 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 하부막(201)과 상부막(202)으로 이루어진 데이터선(20), 데이터 패드(24) 및 광 차단막(21)을 포함하는 데이터 배선을 형성한다.
앞에서 설명한 바와 같이, 이후에 형성되는 화소 배선(110, 111, 112)이 ITO(indium tin oxide)인 것을 고려하여 알루미늄 또는 알루미늄 합금 또는 구리(Cu) 또는 구리 합금의 하부막(201)과 크롬 또는 몰리브덴 또는 티타늄의 상부막(202)으로 형성하였지만, 화소 배선(110, 111, 112)이 IZO(indium zinc oxide)인 경우에는 알루미늄 또는 알루미늄 합금의 단일막으로 형성할 수 있으며, 구리가 IZO 및 ITO와의 접촉 특성이 우수한 경우에는 구리 또는 구리 합금의 단일막으로 형성하여 제조 공정을 단순화할 수 있다.
이어, 도 4a 및 4b에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적, 녹, 청의 컬러 필터(31, 32, 33)를 차례로 형성한다. 이때, 감광성 물질은 350℃ 이상의 온도에서도 색특성이 변하지 않는 내열성 물질을 사용하는 것이 바람직하며, 적, 녹, 청의 컬러 필터(31, 32, 33)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 이용하여 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이. 적, 녹, 청의 컬러 필터(31, 32, 33)의 가장자리는 데이터 배선(20, 21)과 중첩되도록 형성하는 것이 바람직하다.
이어, 도 5a 및 도 5b에서 보는 바와 같이, 하부 절연 기판(100) 상부에 3.0 이하의 낮은 유전율을 가지며, 350℃ 이상의 내열 특성과 평탄화 특성이 우수한 유기 물질을 이용하여 유기 절연막(40)을 형성한다. 이러한 유기 물질로는 BCB 또는 PFCB 등이 있다.
이어, 크롬 또는 몰리브덴 또는 티타늄 또는 질화 크롬 또는 질화 몰리브덴 등과 같이 다른 물질, 특히 ITO와 접촉 특성이 우수한 도전 물질과 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 등과 같이 저저항을 가지는 도전 물질을 차례로 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(100) 위에 하부막(501)과 상부막(502)으로 이루어진 게이트선(50), 게이트 전극(51) 및 게이트 패드(52)를 포함하는 게이트 배선을 형성한다.
앞에서 설명한 바와 같이, 이후에 형성되는 화소 배선(110, 111, 112)이 ITO(indium tin oxide)인 것을 고려하여 이중막(501, 502)으로 형성하였지만, 데이터 배선(20, 21, 24)과 같이 게이트 배선(50, 51, 52)도 화소 배선(110, 111, 112)이 IZO(indium zinc oxide)인 경우에는 알루미늄 또는 알루미늄 합금의 단일막으로 형성할 수 있으며, 구리 또는 구리 합금이 IZO 및 ITO와의 접촉 특성이 우수한 경우에는 구리의 단일막으로 형성하여 제조 공정을 단순화할 수 있다.
다음, 도 6a 및 6b에 도시한 바와 같이, 게이트 절연막(60), 반도체층(70), 저항성 접촉층(80)을 화학 기상 증착법을 이용하여 각각 증착하고, 마스크를 이용한 사진 공정으로 패터닝하여 섬 모양의 반도체층(70) 및 저항성 접촉층(80)과 유기 절연막(40)과 함께 데이터선(20), 게이트 패드(52) 및 데이터 패드(24)를 각각 드러내는 접촉 구멍(61, 62, 64)을 형성한다. 이때, 게이트 전극(51)의 상부를 제외한 부분에서는 반도체층(70) 및 저항성 접촉층(80)을 모두 제거해야 하며, 게이트 패드(52) 상부에서는 반도체층(70) 및 저항성 접촉층(80)과 함께 게이트 절연막(60)도 제거해야 하며, 데이터선(20) 및 데이터 패드(24) 상부에서는 반도체층(70), 저항성 접촉층(80) 및 게이트 절연막(60)과 함께 유기 절연막(40)도 제거해야 한다. 이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 7을 통하여 상세하게 설명하기로 한다.
도 7에서 보는 바와 같이, 저항성 접촉층(80)의 상부에 감광막을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 도 7에 도시한 바와 같이, 감광막 패턴(312, 314)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 게이트 전극(51)의 상부에 위치한 제1 부분(312)은 나머지 제2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터선(20), 데이터 패드(24) 및 게이트 패드(52)의 일부 위에는 감광막을 모두 제거한다. 이 때, 제1 부분(312)의 두께와 제2 부분(314)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(314)의 두께를 제1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 여기에서는 양성 감광막을 사용하는 경우에 대하여 두 가지 방법을 제시한다.
그 중 첫 번째는 노광기의 분해능보다 작은 패턴, 예를 들면 마스크(1000)의 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하는 것이다.
이와 같은 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역에 대응하는 부분의 고분자들이 완전히 분해될 때 노광을 마치면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역에 대응하는 부분에서 감광막은 완전히 분해되지 않은 상태이다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.
이러한 감광막을 현상하면, 도 7에 도시한 바와 같이 분자들이 분해되지 않은 제1 부분(312)만이 남고, 빛이 적게 조사된 제2 부분(314)은 제1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다.
다음 방법은 감광막의 리플로우(reflow)를 이용하는 것이다. 즉, 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상의 마스크를 사용하여 노광하면 통상의 경우와 마찬가지로 빛에 조사되어 고분자들이 분해된 부분과 그렇지 않은 부분이 만들어지며, 이를 현상하면 감광막이 아예 없거나 일정 두께로 있는 통상의 감광막 패턴이 만들어진다. 이러한 감광막 패턴을 리플로우시켜 남아 있는 감광막이 없는 부분으로 흘러내려 얇은 막을 형성하여 새로운 감광막 패턴을 형성할 수 있다.
이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
우선, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 저항성 접촉층(80), 반도체층(70) 및 게이트 절연막(60)을 건식 식각하여 게이트 패드(52)를 드러내는 접촉 구멍(62)을 완성하고, C 영역에 대응하는 부분의 유기 절연막(40)을 드러낸다. 이어, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역에 대응하는 부분의 유기 절연막(40)을 건식 식각하여 데이터선(20) 및 데이터 패드(24)를 드러내는 접촉 구멍(61, 64)을 완성하고, 제2 부분(314)이 완전히 제거한다. 여기서, 제2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
이렇게 하면, 접촉 구멍(61, 62, 64)만 완성되고 접촉층(80)과 반도체층(70) 및 감광막 패턴(312)은 남게 된다.
다음, 감광막 패턴(312)을 식각 마스크로 사용하여 저항성 접촉층(80) 및 그 하부의 반도체층(70)을 식각하여 제거하여, 도 6a 및 도 6b에서 보는 바와 같이, 게이트 전극(51)의 게이트 절연막(60) 상부에만 섬 모양으로 반도체층(70)과 저항성 접촉층(80)을 남긴다. 이때, 식각은 건식 식각으로 이루어지며, 반도체층(70)과 게이트 절연막(60)의 식각 선택비가 10:1 이상의 큰 조건하에서 식각을 행하는 것이 바람직하다.
마지막으로 제1 부분(314)을 제거한다.
이때, 크롬 또는 몰리브덴 등과 같이 실리사이드 형성이 가능한 금속 물질을 증착하여 어닐링하고 금속 물질을 제거하여 저항성 접촉층(80)의 상부에 실리사이드를 추가로 형성할 수 있다. 이때, 알루미늄 전면 식각을 함께 실시하여 접촉 구멍(62)을 통하여 노출되어 있으며, 알루미늄 합금으로 이루어진 게이트 패드(52)의 상부막(502)을 도 6b와 같이 제거하는 것이 바람직하다.
다르게는, 도 8에서 보는 바와 같이, 삼층막(60, 70, 80)과 함께 크롬 또는 몰리브덴 등과 같이 실리사이드 형성 가능한 실리사이드용 금속막(150)을 차례로 증착하고, 도 9에서 보는 바와 같이, 반도체층(70) 및 저항성 접촉층(80)과 동일한 모양으로 실리사이드용 금속막(90)을 남긴 다음 어닐링을 실시하여 저항성 접촉층(80)과 실시사이드용 금속막(150) 사이에 금속 실리사이드를 형성할 수 있다. 이러한 경우에는 금속 실시사이드를 형성한 다음, 실리사이드용 금속막(150)을 제거하지 않고 잔류시킬 수 있다. 이때, 실리사이드용 금속막(150)이 크롬인 경우에는 500Å 이내로 형성하는 것이 바람직하다. 왜냐하면, 크롬막을 500Å 정도로 얇게 형성하는 경우에는 건식 식각이 가능하여 삼층막(60, 70, 80)과 실리사이드용 금속막(150)을 모두 건식 식각만으로 진행할 수 있고 공정을 단순화 할 수 있다. 물론, 이 경우에도 접촉 구멍(61)을 통하여 게이트 패드(52)의 하부막(501)을 드러내어, 이후에 형성되는 ITO와의 접촉 특성을 향상시켜 패드부의 신뢰도를 확보하는 것이 바람직하다.
한편, 소스용 전극(112) 및 드레인용 전극(111)과 저항성 접촉층(80) 사이의 접촉 저항을 줄일 수 있는 금속 물질로 실사이드용 금속막(150) 대신하여 형성할 수 있다. 물론, 이 경우에도 건식 식각이 가능한 금속 물질을 사용하는 것이 바람직하다.
다음, 도 10a 및 도 10b에서 보는 바와 같이, 400 Å 내지 500 Å 정도 두께의 ITO층을 증착하고 마스크를 사용하여 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(110), 소스용 전극(112), 드레인용 전극(111), 보조 게이트 패드(113) 및 보조 데이터 패드(114)를 형성한다. 이때, ITO 대신 IZO를 사용할 수도 있다.
이어, 소스용 전극(112)과 드레인용 전극(111)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(80)을 식각하여 두 부분(81, 82)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(112)과 드레인용 전극(111) 사이로 반도체층(70)을 노출시킨다. 여기서, 도 9에서 보는 바와 같이, 실리사이드용 금속막(150)을 잔류시키는 경우에는 소스용 전극(112)과 드레인용 전극(111) 사이의 실리사이드용 금속막(150)도 저항성 접촉층(80)과 함께 제거하여 소스용 전극(112)과 드레인용 전극(111) 사이로 반도체층(70)을 노출시켜야 한다. 도면으로는 나타나지 않았지만, 저항성 접촉층 패턴(81, 82)과 소스용 및 드레인용 전극(112, 111) 사이에는 금속막 패턴이 잔류하게 된다.
마지막으로 도 1 및 도 2에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(130)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(90)을 형성한다. 이때, 유색 유기막(130)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(130)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
한편, 상부 기판(201)은, 상부 절연 기판(200)의 상부에 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.
이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에서는 저단가 공정인 컬러 필터(31, 32, 33)를 박막 트랜지스터보다 먼저 형성함으로써 컬러 필터 공정에서의 불량 발생이 최종적인 수율에 영향을 주지 않으므로 제조 비용을 최소화할 수 있다. 또한, 컬러 필터 제조 공정과 박막 트랜지스터의 제조 공정을 별도의 제조 라인에서 진행할 수 있어 제조 효율성을 극대화할 수 있다. 즉, 유기 절연막((50)으로 코팅된 컬러 필터를 가지는 기판을 외부에 주문하거나 완성한 다음, 별도의 공정으로 4매 이하의 마스크를 이용한 박막 트랜지스터 어레이 기판 제조 공정을 진행할 수 있다.
또한 게이트선(50) 및 데이터선(20)을 구리 또는 구리 합금 또는 알루미늄 또는 알루미늄 합금 등의 저저항 도전 물질로 형성함으로써 고정세 대화면의 액정 표시 장치 제조 방법에 용이하게 적용할 수 있다.
또한, 이러한 액정 표시 장치의 제조 방법에서는 간격 유지재(130)를 박막 트랜지스터의 반도체층(70)으로 입사하는 빛을 차단하는 블랙 매트릭스와 두 기판(101, 201)을 지지하는데 활용함으로써 두 기판(101, 201)의 간격을 유지하기 위한 스페이서(spacer) 산포 공정을 생략할 수 있으며, 3μm이하의 낮은 셀 간격을 가지는 구조에도 적용할 수 있다.
또한, 상부 절연 기판(200)에는 공통 전극(210)만을 형성함으로써 기판(200)의 두께를 최소화할 수 있으며, 재질의 제한이 없어 제조 비용을 줄일 수 있고, 공통 전극(210)에 개구부를 형성하는 PVA(patterned vertical align) 방식의 액정 표시 장치에도 용이하게 적용할 수 있다.
또한, 이러한 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에서는 5매의 마스크만을 사용함으로써 제조 공정을 단순화할 수 있는 동시에 제조 비용을 최소화할 수 있다.
또한, 이러한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 서로 평행하게 마주하는 공통 전극과 화소 전극이 동일한 기판에 형성되어 있는 액정 표시 장치의 제조 방법에도 적용 할 수 있다.
앞의 제1 실시예에서는 광 차단막(21)이 박막 트랜지스터(TFT)의 하부에만 형성되어 기판(10)의 하부로부터 박막 트랜지스터로 입사하는 빛을 차단하도록 형성되어 있지만, 게이트 배선(50, 51)의 주변부에서 누설되는 빛을 차단하도록 형성될 수도 있다. 이에 대하여 상세하게 설명하기로 한다.
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이다.
도 11에서 보는 바와 같이, 대부분의 구조는 제1 실시예와 유사하다.
하지만, 광 차단막(21)이 게이트 전극(51)뿐만 아니라 게이트선(50)과도 중첩되도록 가로 방향으로 연장되어 형성되어 있다.
이러한 구조는 앞에서 설명한 바와 같이, 게이트 배선(50, 51) 주위에서 누설되는 빛을 차단하는 유리하다.
앞에서 설명한 바와 같이, 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 섬 모양의 반도체층(70)과 접촉 구멍(61, 62, 64)을 동시에 형성하였지만, 접촉 구멍과 반도체층을 다른 단계에서 형성할 수도 있다. 이에 대하여 상세하게 설명하기로 한다.
먼저, 도 12 및 도 13을 참고로 하여 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 12는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 13은 도 12에 도시한 박막 트랜지스터 기판을 XⅢ-XⅢ' 선을 따라 잘라 도시한 단면도이다. 도 13에는 하부 기판(101)과 마주하는 상부 기판(201)은 제1 실시예의 구조와 동일하므로 도시하지 않았다.
도 12 및 도 13에서 보는 바와 같이, 대부분의 구조는 제1 실시예와 유사하다.
하지만, 데이터 배선(20, 21, 24)과 동일한 층이며, 이중막(201, 202)으로 이루어진 제1 보조 게이트 패드(25)가 형성되어 있으며, 유기 절연막(40)에는 데이터선(20), 제1 보조 게이트 패드(25) 및 데이터 패드(24)를 드러내는 접촉 구멍(41, 42, 43, 44)이 형성되어 있다. 또한, 유기 절연막(40) 상부에는 저저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 또는 구리(Cu) 또는 구리 합금(Cu alloy) 등의 단일막으로 이루어진 게이트 배선(50, 51, 52)이 형성되어 있다. 여기서, 게이트 패드(52)는 접촉 구멍(42)을 통하여 제1 보조 게이트 패드(25)와 연결되어 있다. 또한, 게이트 절연막(60)에는 데이터선(20), 제1 보조 게이트 패드(25) 및 데이터 패드(24)를 드러내는 접촉 구멍(61, 63, 64)이 형성되어 있으며, 게이트 절연막(60)의 상부에는 접촉 구멍(41, 61)을 통하여 데이터선(20)과 연결되어 있는 소스용 전극(112)이 형성되어 있으며, 접촉 구멍(43, 63)을 통하여 제1 보조 게이트 패드(25)와 연결되어 있는 제2 보조 게이트 패드(113)가 형성되어 있다. 여기서, 제2 보조 게이트 패드(113)는 제1 보조 게이트 패드(25)를 경유하여 게이트 패드(52)와 전기적으로 연결되어 있다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 14a 내지 18b와 앞서의 도 12 및 도 13을 참고로 하여 상세히 설명한다.
먼저, 도 14a 및 도 14b에서 보는 바와 같이, 제1 실시예와 유사하게 하부 절연 기판(100) 위에 하부막(201)과 상부막(202)으로 이루어진 데이터선(20), 데이터 패드(24) 및 광 차단막(21)을 포함하는 데이터 배선을 형성한다. 이때, 제1 보조 게이트 패드(25)도 함께 형성한다.
이어, 도 15a 및 15b에 도시한 바와 같이, 마스크를 사용하지 않고 레이저(laser) 전사법이나 프린트(print)법을 이용하여 적, 녹, 청의 안료를 포함하는 감광성 물질을 이용하여 적, 녹, 청의 컬러 필터(31, 32, 33)를 차례로 형성한다. 이어, 하부 절연 기판(100) 상부에 낮은 유전율을 가지며, 내열 특성과 평탄화 특성이 우수한 유기 물질을 적층하고 마스크를 이용한 사진 공정으로 패터닝하여 데이터선(20), 제1 보조 게이트 패드(25) 및 데이터 패드(24)를 드러내는 접촉 구멍(41, 42, 43, 44)을 가지는 유기 절연막(40)을 형성한다.
이어, 도 16a 및 도 16b에서 보는 바와 같이, 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 등과 같이 저저항을 가지는 도전 물질을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 식각하여, 기판(100) 위에 단일막으로 이루어진 게이트 배선(50, 51, 52)을 형성한다. 이때, 게이트 패드(52)는 접촉 구멍(42)을 통하여 제1 보조 게이트 패드(25)와 연결되도록 형성한다.
다음, 도 17a 및 17b에 도시한 바와 같이, 게이트 절연막(60), 반도체층(70), 저항성 접촉층(80)을 화학 기상 증착법을 이용하여 각각 증착하고, 마스크를 이용한 사진 공정으로 패터닝하여 섬 모양의 반도체층(70) 및 저항성 접촉층(80)과 유기 절연막(40)의 접촉 구멍(41, 43, 44)과 함께 데이터선(20), 제1 보조 게이트 패드(25) 및 데이터 패드(24)를 각각 드러내는 접촉 구멍(61, 63, 64)을 형성한다. 이때에도, 게이트 전극(51)의 상부를 제외한 부분에서는 반도체층(70) 및 저항성 접촉층(80)을 모두 제거해야 하며, 데이터선(20), 제1 보조 게이트 패드(25) 및 데이터 패드(24) 일부 상부에서는 반도체층(70) 및 저항성 접촉층(80)과 게이트 절연막(60)도 함께 제거해야 한다. 이를 하나의 마스크를 이용한 사진 공정으로 형성하기 위해서는 제1 실시예와 동일하게 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용하면 된다.
다음, 도 18a 및 도 18b에서 보는 바와 같이, 400 Å 내지 500 Å 정도 두께의 ITO층을 증착하고 마스크를 사용하여 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(110), 소스용 전극(112), 드레인용 전극(111), 제2 보조 게이트 패드(113) 및 보조 데이터 패드(114)를 형성한다.
이어, 소스용 전극(112)과 드레인용 전극(111)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(80)을 식각하여 두 부분(81, 82)으로 분리된 저항성 접촉층을 형성하고, 소스용 전극(112)과 드레인용 전극(111) 사이로 반도체층(70)을 노출시킨다.
마지막으로 도 12 및 도 13에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(130)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(90)을 형성한다. 이때에도, 유색 유기막(130)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 제1 실시예와 같이 유색 유기막(130)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
이러한 본 발명의 제3 실시예에 따른 액정 표시 장치의 제조 방법에서는 반도체층(70)을 형성하기 전에 유기 절연막(40)에 접촉 구멍(41, 42, 43, 44)을 형성함으로써 5매 마스크를 사용하는 제1 실시예의 제조 방법보다 하나의 마스크를 추가되지만, 게이트 배선(50, 51, 52)을 단일막으로 형성함으로써 제1 실시예보다 게이트 배선 형성 공정을 단순화할 수 있다. 또한, 알루미늄 전면 식각 공정을 생략할 수 있고, 알루미늄 계열의 금속으로 게이트 배선을 형성하더라도 제1 보조 게이트 패드(25)를 이용함으로써 패드부의 신뢰성을 확보할 수 있다.
또한, 게이트 절연막(60), 반도체층(70) 및 저항성 접촉층(81, 81) 형성 전에 유기 절연막(40)에 접촉 구멍(41, 42, 43, 44)을 형성하는 공정이 있어, 게이트 배선 및 데이터 배선과 동일한 층에 각각 정전기 보호용 배선을 형성하고, 이들을 연결할 수 있어 추가되는 공정 없이 2G-3D 또는 2G-2D 정전기 보호용 배선 구조를 형성할 수 있다. 2G-3D 또는 2G-2D 정전기 보호용 배선 구조란 제조 공정시 발생하는 정전기를 방전시키기 위하여 게이트 배선(50, 51, 52)과 데이터 배선(20, 21, 24)을 단락선을 이용하여 연결하는 구조를 말한다.
또한, 이러한 제3 실시예에 따른 제조 방법에서도 제1 실시예와 동일하게 저항성 접촉층(81, 82)과 ITO의 소스용 및 드레인용 전극(112, 111) 사이의 접촉 저항을 최소화하기 위해 금속 실시사이드나 미세 결정화된 규소층을 추가로 형성할 수 있다.
또한, 컬러 필터(31, 32, 33)와 유기 절연막(40)이 형성된 기판(101)을 외주하는 경우에, 이후의 공정은 제1 실시예와 동일한 마스크 수를 이용하므로 제2 실실예에 따른 제조 방법이 제1 실시예의 제조 방법보다 유리할 수 있다.
제1 내지 제3 실시예에서는 게이트 배선(50, 51)과 데이터 배선(20, 21)을 블랙 매트릭스로 활용하였지만, 블랙 매트릭스를 별도로 형성할 수도 있다. 제4 실시예를 통하여 상세하게 설명하기로 한다.
먼저, 도 19 및 도 20을 참고로 하여 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 19는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 20은 도 19에 도시한 박막 트랜지스터 기판을 XX-XX' 선을 따라 잘라 도시한 단면도이다.
도 19 및 도 20에서 보는 바와 같이, 하부 절연 기판(100) 상부에 산화 크롬 또는 크롬을 포함하고 그물 모양으로 형성되어 가로부와 세로부로 이루어져 화소에 개구부를 가지는 블랙 매트릭스(10)가 형성되어 있다. 또한, 하부 절연 기판(100)의 상부 화소에는 가장자리 부분이 블랙 매트릭스(10)의 일부를 덮는 적(R), 녹(G), 청(B)의 컬러 필터(31, 32, 33)가 순차적으로 형성되어 있다. 여기서는, 적, 녹, 청의 컬러 필터(31, 32, 33)가 세로 방향으로 형성되어 있지만, 화소를 단위로 각각 형성될 수도 있다.
기판(100) 상부에는 블랙 매트릭스(10) 및 적, 녹, 청 컬러 필터(31, 32, 33)를 덮으며 BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene) 등과 같이 3.0 이하의 낮은 유전율을 가지며 300℃ 이상의 내열성이 우수한 물질로 이루어져 있으며, 평탄화되어 있는 유기 절연막(40)이 형성되어 있다.
유기 절연막(40) 상부에는 가로 방향으로 뻗어 블랙 매트릭스(10)의 가로 부분과 중첩되어 있는 주사 신호선 또는 게이트선(50), 게이트선(50)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(50)으로 전달하는 게이트 패드(52) 및 게이트선(50)의 일부인 박막 트랜지스터의 게이트 전극(51)을 포함하하며, 크롬으로 이루어진 하부막(501)과 알루미늄 합금인 Al-Nd로 이루어진 상부막(502)을 포함하는 게이트 배선이 형성되어 있다.
게이트 배선(50, 51, 52) 및 유기 절연막(40) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(60)이 형성되어 있으며, 게이트 전극(51)의 게이트 절연막(60) 상부에는 반도체로 이루어진 반도체층(70)이 섬 모양으로 형성되어 있다. 반도체층(70) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(81, 82)이 게이트 전극(51)을 중심으로 분리되어 형성되어 있다.
저항성 접촉층(81, 82) 상부에는 소스 및 드레인 전극(21, 22)이 형성되어 있으며, 소스 전극(21)은 세로 방향으로 뻗어 블랙 매트릭스(10)의 세로 부분과 중첩되어 있으며, 게이트선(50)과 교차하여 화소를 정의하는 데이터선(20)과 연결되어 있다. 데이터 배선은 데이터선(20)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(20)으로 전달하는 데이터 패드(24)를 포함한다.
데이터 배선(20, 21, 22, 24)과 데이터 배선으로 가리지 않는 반도체층(70) 상부에는 질화 규소 또는 낮은 유전율을 가지는 유기 물질로 형성되어 있는 보호막(90)이 형성되어 있다. 보호막(90)에는 드레인 전극(22) 및 데이터 패드(24)를 드러내는 접촉 구멍(91, 94)이 형성되어 있으며, 게이트 절연막(60)과 함께 게이트 패드(52)의 하부막(501)을 드러내는 접촉 구멍(92)이 형성되어 있다.
보호막(90)의 상부에는 ITO로 이루어져 있으며, 접촉 구멍(91)을 통하여 드레인 전극(22)과 연결되어 있는 화소 전극(110)이 형성되어 있다. 또한 보호막(90)의 상부에는 접촉 구멍(92, 94)을 통하여 게이트 패드(52) 및 데이터 패드(24)와 각각 연결되어 있는 보조 게이트 패드(113) 및 보조 데이터 패드(114)가 형성되어 있다.
이러한 구조에서는 하부 기판(100)에 블랙 매트릭스(10)가 형성되어 있어 정렬 오차를 고려하지 않아도 되므로 개구율을 향상시킬 수 있다. 또한, 데이터선(20)과 화소 전극(110) 사이에는 낮은 유전율을 가지는 보호막(90)이 형성되어 있어 이들 사이에서 발생하는 커플링 용량을 최소화할 수 있어 표시 장치의 특성을 향상시킬 수 있는 동시에 개구율을 최대한 확보할 수 있다.
그러면, 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 21a 내지 26b와 앞서의 도 19 및 도 20을 참고로 하여 상세히 설명한다.
먼저, 도 21a 및 21b에 도시한 바와 같이, 산화 크롬(CrOX)과 크롬을 차례로 적층하고 패닝하여 블랙 매트릭스(10)를 형성한다. 이때, 블랙 매트릭스(10)를 제1 내지 제3 실시예와 달리 별도로 형성하더라도 정렬 오차를 고려하지 않더라도 되므로 블랙 매트릭스(10)의 폭을 좁게 형성하여 화소의 개구율을 향상시킬 수 있다.
이어, 22a 및 22b에 도시한 바와 같이, 적, 녹, 청의 안료를 포함하는 감광성 물질을 도포하고 마스크를 사용하지 않는 레이저(laser) 전사법이나 프린트(print)법을 이용하여 적, 녹, 청의 컬러 필터(31, 32, 33)를 차례로 형성한다. 이때, 감광성 물질은 350℃ 이상의 온도에서도 색 특성이 변하지 않는 내열성 물질을 사용하는 것이 바람직하다. 이어, 하부 절연 기판(100) 상부에 3.0 이하의 낮은 유전율을 가지며, 350℃ 이상의 내열 특성과 평탄화 특성이 우수한 유기 물질을 이용하여 유기 절연막(40)을 형성한다. 이러한 유기 물질로는 BCB 또는 PFCB 등이 있다.
다음, 도 23a 및 23b에서 보는 바와 같이, 크롬 또는 몰리브덴 또는 티타늄 또는 질화 크롬 또는 질화 몰리브덴 등과 같이 다른 물질, 특히 ITO와 접촉 특성이 우수한 도전 물질과 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 등과 같이 저저항을 가지는 도전 물질을 차례로 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 유기 절연막(40) 상부에 하부막(501)과 상부막(502)으로 이루어진 게이트선(50), 게이트 전극(51) 및 게이트 패드(52)를 포함하는 게이트 배선을 형성한다.
다음, 도 24a 및 도 24b에 도시한 바와 같이, 게이트 절연막(60), 반도체층(70), 저항성 접촉층(80)을 화학 기상 증착법을 이용하여 각각 증착하고, 마스크를 이용한 사진 공정으로 패터닝하여 섬 모양의 반도체층(70) 및 저항성 접촉층(80)을 형성한다.
이어, 도 25a 및 도 25b에서 보는 바와 같이, 도전 물질을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 데이터선(20), 소스 및 드레인 전극(21, 22) 및 데이터 패드(24)를 포함하는 데이터 배선을 형성한다.
이어, 소스 및 드레인 전극(21, 22)으로 가리지 않는 저항성 접촉층(80)을 식각하여 두 부분(81, 82)으로 분리하고 소스 및 드레인 전극(21, 22) 사이의 반도체층(70)을 드러낸다.
이어, 도 26a 및 도 26b에서 보는 바와 같이, 질화 규소 또는 유기 절연 물질을 적층하고 패터닝하여 드레인 전극(22), 게이트 패드(52) 및 데이터 패드(24)를 각각 드러내는 접촉 구멍(91, 92, 94)을 가지는 보호막(90)을 형성한다.
마지막으로, 도 19 및 도 20에서 보는 바와 같이, 400 Å 내지 500 Å 정도 두께의 ITO층을 증착하고 마스크를 사용하여 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(110), 보조 게이트 패드(113) 및 보조 데이터 패드(114)를 형성한다. 이때, ITO 대신 IZO를 사용할 수도 있다.
본 발명의 제4 실시예에 따른 제조 방법에서는 유기 절연막(40)을 형성한 다음, 5매 마스크를 이용한 사진 식각 공정으로 박막 트랜지스터 기판을 완성하였지만, 제1 실시예에와 같이 4매 마스크를 이용하여 완성할 수도 있다.
또한, 본 발명의 실시예에 따른 제조 방법에서는 제조 공정을 추가하지 않더라도 보호막(90)에 패턴을 형성하여 광시야각을 구현할 수 있다.
이와 같이, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에서는 박막 트랜지스터보다 컬러 필터를 먼저 형성함으로써 개구율을 확보하는 동시에 공정 수율과 유지 용량을 충분히 확보할 수 있다. 또한, 컬러 필터와 박막 트랜지스터 어레이의 제조 공정을 각각 별도의 제조 라인에서 진행할 수 있어 제조 효율성을 극대화할 수 있다. 배선을 블랙 매트릭스로 활용하고 반도체층과 접촉 구멍을 함께 형성함으로써 제조 비용을 최소화할 수 있다. 또한 데이터 배선과 화소 전극 및 게이트 배선이 충분히 절연되어 있어 이들 사이에서 발생하는 기생용량을 최소화할 수 있고, 박막 트랜지스터의 상하부에 별도의 광 차단막 설치가 가능하여 광누설 전류를 최소화할 수 있고, 게이트 전극의 크기를 최소화하여 박막 트랜지스터의 기생 용량을 최소화 할 수 있어 대면적에서도 화질 균일도를 확보하여 화질을 특성을 향상시킬 수 있다.

Claims (37)

  1. 절연 기판 위에 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 기판 상부에 적, 녹, 청의 컬러 필터를 형성하는 단계,
    상기 데이터 배선 및 상기 컬러 필터를 덮는 절연막을 형성하는 단계,
    상기 절연막 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 절연막 상부에 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 절연막에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 반도체층 패턴 상부에 저항성 접촉층 패턴을 형성하는 단계,
    상기 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계, 및
    상기 화소 배선으로 가리지 않는 상기 접촉층 패턴을 식각하여 상기 소스용 전극과 상기 드레인용 전극 사이의 상기 반도체층 패턴을 드러내는 단계,
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 제1 접촉 구멍, 상기 접촉층 패턴 및 상기 반도체층 패턴은 하나의 마스크를 이용하는 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 제1 접촉 구멍, 상기 반도체층 패턴 및 상기 접촉층 패턴의 형성 단계는,
    상기 절연막 상부에 상기 게이트 절연막, 반도체층 및 접촉층을 차례로 증착하는 단계,
    상기 접촉층 위에 감광막을 도포하는 단계,
    상기 감광막을 상기 마스크를 통하여 노광하는 단계,
    상기 감광막을 현상하여 상기 데이터선 일부 위에 위치하는 제1 부분, 상기 게이트 전극 위에 위치하는 제2 부분 및 상기 제1 부분보다 두껍고 상기 제2 부분보다 얇은 두께를 가지며 상기 제1 및 제2 부분을 제외한 나머지 부분에 위치하는 제3 부분을 포함하는 감광막 패턴을 형성하는 단계,
    상기 제1 부분 아래의 상기 접촉층, 그 하부의 상기 반도체층, 상기 게이트 절연막 및 상기 절연막을 식각하여 상기 제1 접촉 구멍을 형성하는 단계,
    상기 제3 부분 아래의 상기 반도체층과 그 하부의 상기 접촉층을 식각하여 상기 반도체층 패턴과 상기 접촉층 패턴을 형성하는 단계,
    상기 감광막 패턴을 제거하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 반도체층 패턴과 상기 저항성 접촉층 패턴은 섬 모양으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 사진 식각 공정에 사용되는 마스크는 빛이 완전히 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 일부만 투과될 수 있는 셋째 부분을 포함하고, 상기 감광막 패턴은 양성 감광막이며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 마스크의 셋째 부분은 반투명막 또는 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 저항성 접촉층과 상기 소스용 및 드레인용 전극 사이에 금속막 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 제1 접촉 구멍, 상기 반도체층 패턴, 상기 접촉층 패턴 및 상기 금속막 패턴의 형성 단계는,
    상기 절연막 상부에 상기 게이트 절연막, 반도체층, 접촉층 및 금속막을 차례로 증착하는 단계,
    상기 금속막 위에 감광막을 도포하는 단계,
    상기 감광막을 상기 마스크를 통하여 노광하는 단계,
    하나의 마스크를 이용한 사진 공정으로 상기 감광막을 현상하여 상기 데이터선 일부 위에 위치하는 제1 부분, 상기 게이트 전극 위에 위치하는 제2 부분 및 상기 제1 부분보다 두껍고 상기 제2 부분보다 얇은 두께를 가지며 상기 제1 및 제2 부분을 제외한 나머지 부분에 위치하는 제3 부분을 포함하는 감광막 패턴을 형성하는 단계,
    상기 제1 부분 아래의 상기 금속막, 상기 접촉층, 그 하부의 상기 반도체층, 상기 게이트 절연막 및 상기 절연막을 식각하여 상기 제1 접촉 구멍을 형성하는 단계,
    상기 제3 부분 아래의 상기 금속막과 그 하부의 상기 접촉층 및 상기 반도체층을 식각하여 상기 반도체층 패턴, 상기 접촉층 패턴 및 상기 금속막 패턴을 형성하는 단계,
    상기 감광막 패턴을 제거하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 게이트 절연막 및 상기 절연막은 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며,
    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제1항에서,
    상기 데이터 배선 형성 단계에서 상기 데이터선의 분지 또는 상기 데이터선으로부터 분리된 독립 배선으로 상기 반도체층 패턴 또는 상기 게이트 배선에 대응하는 부분에 위치하는 광 차단막을 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제1항에서,
    상기 접촉층 패턴은 미세 결정화된 규소 또는 비정질 규소 또는 실리사이드가 형성된 미세 결정화된 규소나 비정질 규소를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제1항에서,
    상기 화소 배선 형성 단계 이후, 보호막과 간격 유지재를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 보호막과 상기 간격 유지재 형성 단계는,
    상기 기판 상부에 질화 규소 또는 산화 규소의 절연 물질과 감광성 유기막을 차례로 적층하는 단계,
    상기 감광성 유기막을 노광 현상하여 상기 간격 유지재를 형성하는 단계,
    상기 간격 유지재를 식각 마스크로 사용하여 상기 절연 물질을 식각하여 보호막을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 보호막과 상기 간격 유지재는 상기 반도체층 패턴의 상부에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 간격 유지재는 검은 색 안료를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제1항에서,
    상기 절연막은 유기 절연막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 절연 기판 위에 한 방향으로 뻗어 있는 데이터선을 포함하는 데이터 배선,
    상기 기판 상부의 화소에 형성되어 있는 적, 녹, 청의 컬러 필터,
    상기 데이터 배선 및 상기 컬러 필터를 덮는 절연막,
    상기 절연막 상부에 형성되어 있으며, 상기 데이터선과 교차하여 상기 화소를 정의하는 게이트선 및 상기 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선,
    상기 절연막 상부에 형성되어 상기 게이트 배선을 덮고 있으며 상기 절연막과 함께 상기 데이터선의 일부를 드러내는 제1 접촉 구멍을 가지는 게이트 절연막,
    상기 게이트 전극의 상기 게이트 절연막 상부에 섬 모양으로 형성되어 있는 반도체층 패턴,
    상기 반도체층 패턴 상부에 형성되어 있는 저항성 접촉층 패턴,
    상기 저항성 접촉층 패턴 상부에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 데이터선과 연결되어 있는 소스용 전극과 상기 게이트 전극을 중심으로 상기 소스용 전극과 분리되어 마주하는 드레인용 전극과 상기 드레인용 전극과 연결되어 있으며 상기 화소에 형성되어 있는 화소 전극을 포함하는 화소 배선
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  18. 제17항에서,
    상기 적, 녹, 청 컬러 필터의 가장자리는 상기 데이터선의 가장자리를 덮고 있는 액정 표시 장치용 박막 트랜지스터 기판.
  19. 제17항에서,
    상기 절연막은 유기 절연 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제17항에서,
    상기 저항성 접촉층 패턴은 미세 결정화된 규소 또는 비정질 규소 또는 실시사이드가 형성된 미세 결정화된 규소나 비정질 규소를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제17항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 게이트 절연막 및 상기 절연막은 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며,
    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 형성되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제17항에서,
    상기 액정 표시 장치용 박막 트랜지스터 기판은 상기 절연 기판 상부에 상기 데이터 배선과 동일한 층으로 형성되어 있는 제1 보조 게이트 패드를 더 포함하며,
    상기 게이트 절연막 및 상기 절연막은 상기 제1 보조 게이트 패드를 각각 드러내는 제2 및 제3 접촉 구멍과 상기 데이터 패드를 노출시키는 제4 접촉 구멍을 가지고 있으며,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받으며, 상기 제2 접촉 구멍을 통하여 상기 제1 보조 게이트 패드와 연결되어 있는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 제3 및 제4 접촉 구멍을 통하여 상기 제1 보조 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 형성되어 있는 제2 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  23. 제17항에서,
    상기 데이터 배선은 상기 데이터선의 분지 또는 상기 데이터선으로부터 분리되어 있으며 상기 반도체층 패턴 또는 상기 게이트 배선에 대응하는 부분에 위치하는 광 차단막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  24. 제17항에서,
    적어도 상기 소스용 전극과 상기 드레인용 전극 사이의 상기 반도체층 패턴 상부에 형성되어 있는 보호막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  25. 제24항에서,
    상기 보호막의 상부에 형성되어 있는 간격 유지재를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  26. 제25항에서,
    상기 간격 유지재는 감광성 유기 절연 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  27. 제26항에서,
    상기 간격 유지재는 검은 색 안료를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  28. 제17항에서,
    상기 데이터 배선 및 상기 게이트 배선은 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금의 단일막 또는 ITO와 접촉 특성이 우수한 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 질화 크롬 또는 질화 몰리브덴으로 이루어진 도전막을 포함하는 다층막으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  29. 제17항에서,
    상기 저항성 접촉층과 상기 소스용 및 드레인용 전극 사이에 형성되어 있는 금속막 패턴을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  30. 제1 절연 기판 위에 형성되어 한 방향으로 뻗어 있는 데이터선을 포함하는 데이터 배선, 상기 제1 기판 상부의 화소에 형성되어 있는 적, 녹, 청의 컬러 필터, 상기 데이터 배선 및 상기 컬러 필터를 덮는 절연막, 상기 절연막 상부에 형성되어 있으며 상기 데이터선과 교차하여 상기 화소를 정의하는 게이트선 및 상기 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선, 상기 절연막 상부에 형성되어 상기 게이트 배선을 덮고 있으며 상기 절연막과 함께 상기 데이터선의 일부를 드러내는 제1 접촉 구멍을 가지는 게이트 절연막, 상기 게이트 전극의 상기 게이트 절연막 상부에 섬 모양으로 형성되어 있는 반도체층 패턴, 상기 반도체층 패턴 상부에 형성되어 있는 저항성 접촉층 패턴, 상기 반도체층 패턴 상부에 형성되어 있고 상기 제1 접촉 구멍을 통하여 상기 데이터선과 연결되어 있는 소스용 전극과 상기 게이트 전극을 중심으로 상기 소스용 전극과 분리되어 마주하는 드레인용 전극과 상기 드레인용 전극과 연결되어 있으며 상기 화소에 형성되어 있는 화소 전극을 포함하는 화소 배선을 포함하는 하부 절연 기판, 및
    상기 제1 절연 기판과 마주하는 제2 절연 기판 상부에 형성되어 있는 공통 전극을 포함하는 상부 절연 기판을 포함하는 액정 표시 장치.
  31. 제30항에서,
    적어도 상기 소스용 전극과 상기 드레인용 전극 사이의 상기 반도체층 패턴 상부에 형성되어 있으며, 상기 제1 기판과 상기 제2 기판을 지지하는 간격 유지재를 더 포함하는 액정 표시 장치.
  32. 제31항에서,
    상기 간격 유지재는 검은 색 안료를 포함하는 감광성 유기 절연 물질로 이루어진 액정 표시 장치.
  33. 절연 기판 위에 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 기판 상부에 적, 녹, 청의 컬러 필터를 형성하는 단계,
    상기 데이터 배선 및 상기 컬러 필터를 덮는 절연막을 형성하는 단계,
    상기 절연막을 패터닝하여 상기 데이터선을 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 절연막 상부에 게이트선 및 상기 게이트선과 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 절연막 상부에 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 패턴을 형성하는 동시에 상기 제1 접촉 구멍을 통하여 상기 데이터선을 드러내는 단계,
    상기 반도체층 패턴 상부에 저항성 접촉층 패턴을 형성하는 단계,
    상기 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계, 및
    상기 화소 배선으로 가리지 않는 상기 접촉층 패턴을 식각하여 상기 소스용 전극과 상기 드레인용 전극 사이의 상기 반도체층 패턴을 드러내는 단계,
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  34. 제33항에서,
    상기 데이터선을 드러내는 단계와 상기 접촉층 패턴 및 상기 반도체층 패턴 형성 단계는 하나의 마스크를 이용하는 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  35. 제33항에서,
    상기 데이터 배선 형성 단계에서 상기 데이터 배선과 동일한 층으로 상기 절연 기판 상부에 제1 보조 게이트 패드를 더 형성하며,
    상기 제1 접촉 구멍 형성 단계에서, 상기 제1 보조 게이트 패드를 각각 드러내는 제2 및 제3 접촉 구멍과 상기 데이터 패드를 드러내는 제4 접촉 구멍을 형성하며,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받으며 상기 제2 접촉 구멍을 통하여 상기 제1 보조 게이트 패드와 연결되는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 데이터선을 드러내는 단계에서 상기 제3 및 제4 접촉 구멍을 통하여 상기 제1 보조 게이트 패드 및 상기 데이터 패드를 드러내며,
    상기 화소 배선 형성 단계에서 상기 제3 및 제4 접촉 구멍을 통하여 상기 제1 보조 게이트 패드 및 상기 데이터 패드와 연결되는 제2 보조 게이트 패드 및 보조 데이터 패드를 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  36. 제33항에서,
    상기 게이트 배선은 알루미늄 계열의 금속 또는 구리 계열의 금속으로 이루어진 단일막으로 형성하는 박막 트랜지스터 기판의 제조 방법.
  37. 절연 기판 위에 가로부와 세로부로 이루어져 화소에 개구부를 가지는 그물 모양으로 형성되어 있는 블랙 매트릭스,
    상기 기판 상부의 상기 화소에 형성되어 있는 적, 녹, 청의 컬러 필터,
    상기 블랙 매트릭스 및 상기 컬러 필터를 덮는 절연막,
    상기 절연막 상부에 형성되어 있으며, 상기 가로부와 중첩되어 가로 방향으로 형성되어 있는 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 절연막 상부에 형성되어 상기 게이트 배선을 덮고 있는 게이트 절연막,
    상기 게이트 전극의 상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층 상부에 형성되어 있는 저항성 접촉층,
    서로 분리되어 상기 저항성 접촉층 상부에 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있고 상기 세로부와 중첩되어 있으며 상기 게이트선과 교차하여 상기 화소를 정의하는 데이터선을 포함하는 데이터선을 포함하는 데이터 배선,
    상기 게이트 절연막 상부에 형성되어 있으며, 상기 데이터 배선을 덮는 보호막,
    상기 보호막 상부에 형성되어 있으며, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019990042108A 1999-09-30 1999-09-30 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법 KR100623983B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019990042108A KR100623983B1 (ko) 1999-09-30 1999-09-30 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
TW89118097A TW533325B (en) 1999-09-30 2000-09-04 Thin film transistor array panels for liquid crystal display and manufacturing methods of the same
CNB001324004A CN1195243C (zh) 1999-09-30 2000-09-29 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US09/676,813 US6674495B1 (en) 1999-09-30 2000-10-02 Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
JP2000302953A JP2001166338A (ja) 1999-09-30 2000-10-02 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US10/660,749 US7190421B2 (en) 1999-09-30 2003-09-12 Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
US10/660,779 US7220991B2 (en) 1999-09-30 2003-09-12 Thin film transistor array panel for liquid crystal display
US11/455,367 US7675062B2 (en) 1999-09-30 2006-06-19 Thin film transistor array panel for liquid crystal display
JP2011090187A JP5466665B2 (ja) 1999-09-30 2011-04-14 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042108A KR100623983B1 (ko) 1999-09-30 1999-09-30 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010029343A true KR20010029343A (ko) 2001-04-06
KR100623983B1 KR100623983B1 (ko) 2006-09-13

Family

ID=19613462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042108A KR100623983B1 (ko) 1999-09-30 1999-09-30 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100623983B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328629A (ja) * 2001-04-13 2002-11-15 Samsung Electronics Co Ltd 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法
KR100835171B1 (ko) * 2002-09-26 2008-06-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN110687730A (zh) * 2018-07-05 2020-01-14 深超光电（深圳）有限公司 薄膜晶体管阵列基板及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967758B2 (ja) * 1997-04-11 1999-10-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
KR100471766B1 (ko) * 1997-08-25 2005-07-18 삼성전자주식회사 반도체장치의제조장치
KR100264888B1 (ko) * 1997-12-12 2000-09-01 구본준 액정표시장치제조방법
KR100528883B1 (ko) * 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328629A (ja) * 2001-04-13 2002-11-15 Samsung Electronics Co Ltd 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法
KR100835171B1 (ko) * 2002-09-26 2008-06-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN110687730A (zh) * 2018-07-05 2020-01-14 深超光电（深圳）有限公司 薄膜晶体管阵列基板及显示面板

Also Published As

Publication number Publication date
KR100623983B1 (ko) 2006-09-13

Similar Documents

Publication Publication Date Title
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6674495B1 (en) Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040066282A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20050001710A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040080647A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100623983B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100767354B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20000067257A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100831224B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100910566B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100720096B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100777699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030020514A (ko) 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR20050006340A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 13