KR20010029081A - 스토리지 전극간 누전 확인 방법 - Google Patents

스토리지 전극간 누전 확인 방법 Download PDF

Info

Publication number
KR20010029081A
KR20010029081A KR1019990041705A KR19990041705A KR20010029081A KR 20010029081 A KR20010029081 A KR 20010029081A KR 1019990041705 A KR1019990041705 A KR 1019990041705A KR 19990041705 A KR19990041705 A KR 19990041705A KR 20010029081 A KR20010029081 A KR 20010029081A
Authority
KR
South Korea
Prior art keywords
storage electrode
storage
photoresist
thickness
micro bridge
Prior art date
Application number
KR1019990041705A
Other languages
English (en)
Inventor
이재식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990041705A priority Critical patent/KR20010029081A/ko
Publication of KR20010029081A publication Critical patent/KR20010029081A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 스토리지 전극간 누전 확인 방법에 관한 것으로, 스토리지 전극을 형성한 상태의 공정 웨이퍼 전면에 포토레지스트를 도포하는 단계, 상기 스토리지 전극의 상단이 노출되도록 상기 포토레지스트를 전반적으로 제거하는 단계, 노출된 상기 스토리지 전극을 식각하여 일정 두께 이하로 형성하는 단계, 잔류하는 상기 포토레지스트를 모두 제거하고 측정장비로 상기 스토리지 전극 하단에 형성된 마이크로 브리지를 검출하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
본 발명을 이용하면, 두껍게 스토리지 전극을 형성하는 COB(Capacitor On Bit line)구조의 고집적 반도체장치를 생산하면서 스토리지 전극 하단에 전극간의 마이크로 브리지가 형성되어 제품의 불량으로 이어지는 문제를 미연에 방지하거나 계속되지 않도록 할 수 있고, 본 발명을 전공정의 관리에도 이용할 수 있다.

Description

스토리지 전극간 누전 확인 방법{A method of inspection for the micro bridge between storage electrodes in a semiconductor devices}
본 발명은 스토리지 전극간 누전 확인방법에 관한 것으로서, 보다 상세하게는 COB(Capacitor On Bit line) 방식을 사용하는 고집적 램과 같은 메모리 장치에서 두껍게 형성되는 스토리지 전극간의 브리지(bridge) 형성으로 인한 누전을 확인할 수 있는 방법에 관한 것이다.
반도체장치는 웨이퍼로 불리는 반도체 기판상에 도체, 부도체, 반도체의 기능을 하는 여러 물질막을 형성하고 가공하여 전기 전자 소자를 형성하고 이들을 배선으로 연결하여 이루어지는 매우 복잡하고 정교한 장치이다. 반도체장치의 소자 고집적화가 계속적으로 진행되면서 좁은 영역내에 다수의 전자 전기 소자를 집적하기 위해서 반도체장치 설계에서의 디자인 룰(design rule)은 엄격해지고 전반적으로 선폭의 크기를 대변한다고 볼 수 있는 임계치수(critical dimension)는 점차로 축소되고 있다. 따라서 반도체장치를 구성하는 소자들의 크기도 작아져야 한다.
그러나 디램(DRAM) 같은 반도체장치 자체가 정상적인 전압과 동작속도를 가지고 동작을 하기 위해서는 내부의 정전용량의 크기가 충분하여야 하는데 정전용량은 대향전극의 면적에 비례하고 전극 사이의 거리에 반비례하며 전극 사이에 존재하는 유전체의 유전율에 비례하는 관계에 있으므로, 또한, 다른 요소들의 한계로 인하여 대향전극의 면적이 일정 이상이 되어야 한다. 이런 사실은 소자들의 크기를 줄여야 하는 필요에 상반적인 관계에 있는 것이므로 이에 대한 해결방법이 필요하다. 그 방법으로 제안된 것이 캐퍼시터를 형성하는 스토리지 전극의 단순 평면상의 면적은 줄이되 스토리지 전극의 두께를 키워서 입체적으로 형성하고 그 표면에 다수의 굴곡을 형성하여 실질적인 표면적을 늘리는 기술이다. 스토리지 전극을 두껍게 형성하고 굴곡을 주는 방법에도 여러 가지가 있으며, 그 표면에 다수의 굴곡을 형성하는 것은 폴리실리콘의 특성을 이용한 HSG(Hemispherical Silicon Grain) 방법이 많이 사용되고 있다. 도1은 반도체장치의 제조에서 이러한 방법이 사용되어 형성된 스토리지 전극을 나타내는 단면도이다.
그러나, 이러한 방법에 의해 캐퍼시터를 이루는 스토리지 전극(15)을 형성하는 경우에도 소자의 고집적화가 진행되고 두께는 늘어나면서 스토리지 전극(15) 사이의 거리는 계속 줄어들어 스토리지 전극(15)과 인근 스토리지 전극(15) 사이에서 전기적인 브리지(bridge)가 형성되는 경우가 있다. 즉, 스토리지 전극의 두께가 늘어나면서 스토리지 패턴의 식각시에 식각공정 진행시간을 정확히 하지 못하면 부분적으로 식각이 불충분한 곳이 있어서 층간절연막(13)으로 된 바닥의 상부에 일부씩 폴리실리콘 잔여층(residue)가 남게 되고 이들이 HSG(17) 형성 공정에서 성장하여 서로간에 전기적 연결을 형성하게 되는 것이다.
이러한 스토리지 전극 사이의 브리지 현상은 공정 후 측정장비를 통해 발견되고 재작업되거나 폐기되어야 하는데 현재 일반적으로 사용하는 측정용 스캐닝(scanning)장비가 측정 가능한 심도가 5000 내지 6000Å 정도이고 현재 고집적 반도체장치에서 스토리지 전극 패턴이 이루는 두께가 10000Å에 이르고 있으므로 문제가 있는 지점을 충분히 검출할 수 없다. 따라서 공정이 그대로 진행되어 제품 불량을 가져오고 수율을 떨어뜨리는 문제가 있었다.
이러한 문제는 반도체장치의 소자 고집적화에 따르는 필연적인 것이나 이런 문제를 관리하지 않을 경우 원인 규명과 보수 없이 계속적인 불량이 양산될 가능성이 있으므로 두께가 현재의 측정용 스캐닝 장비의 측정심도인 5000Å 이상인 스토리지 전극을 가지는 반도체장치의 경우 스토리지 전극간의 누전을 확인할 수 있는 방법이 필요하다.
상기와 같은 문제를 해결하고 스토리지 전극의 형성공정을 관리하기 위해서 본 발명은 새로운 형태의, 스토리지 전극간 누전을 혹은 브리지 형성을 확인할 수 있는 점검 방법을 제공하는 것을 목적으로 한다.
도1은 반도체장치의 제조과정을 통해 HSG가 형성된 두껍게 형성된 스토리지 전극을 나타내는 단면도이다.
도2는 본 발명에서 스토리지 전극 위로 포토레지스트를 적층한 상태를 나타내는 공정 단면도이다.
도3은 도2의 상태에서 포토레지스트층을 전반적으로 에치 백(Etch back)한 상태를 나타내는 공정 단면도이다.
도4는 도3의 상태에서 스토리지 전극을 식각하여 그 두께가 4000Å 이하가 되도록 한 상태를 나타내는 공정 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10: 반도체 기판 11: 필드 산화막
13: 층간절연막 15: 스토리지 전극
17: HSG(Hemispherical Silicon Grain) 29,39: 포토레지스트층
상기 목적을 달성하기 위한 본 발명, 스토리지 전극간 누전 확인방법은 일종의 파괴검사 방법이라고 할 수 있는데, 스토리지 전극을 형성한 상태의 공정 웨이퍼에 전면에 포토레지스트를 도포하는 단계, 상기 스토리지 전극의 상단이 노출되도록 상기 포토레지스트를 전반적으로 제거하는 단계, 노출된 상기 스토리지 전극을 식각하여 일정 두께 이하로 형성하는 단계, 잔류하는 상기 포토레지스트를 모두 제거하고 측정장비로 상기 스토리지 전극 하단에 형성된 마이크로 브리지를 검출하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
본 발명에서 스토리지 전극은 여러 가지 방법으로 형성될 수 있음을 상정하고, 단 그 두께가 현재의 일반적인 패턴 측정장비의 측정심도인 6000Å 정도를 넘어서는 경우에 스토리지 전극 하단부에 형성될 수 있는 마이크로 브리지를 탐색하기 위해 본 발명을 사용하게 된다. 그리고 스토리지 전극의 원두께가 측정심도인 6000Å 이하인 경우에도 좀 더 정확한 탐색 및 확인을 위하여 같은 원리로 스토리지 전극 잔여부를 4000Å 이하로 하여 본 발명을 시행할 수 있을 것이다.
그리고, 대상이 되는 스토리지 전극은 단순히 깊게만 형성된 것일 수도 있으나 일반적으로는 정전용량을 높이기 위한 HSG 형성공정을 거친 스토리지 전극이 될 것이다. 따라서 본 발명 방법을 적용하여 마이크로 브리지가 형성되었는가를 검사하는 단계도 패터닝 과정을 통해 폴리실리콘 재질의 스토리지 전극을 형성하고 잔류 포토레지스트를 모두 제거한 상태에서 실시하는 ACI(After Cleanning Inspection)가 될 수도 있고, HSG 공정까지 거친후 바로 실시하는 검사가 될 수도 있다.
또한, 측정장비는 현재에 사용되는 전자기파 반사를 이용한 패턴 측정장비로 공정 웨이퍼를 스캐닝하는 측정장비를 많이 사용하게 될 것이며 그 측정 심도는 최대 6000Å 정도가 일반적이다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 좀 더 상세히 살펴보기로 한다.
도2는 본 발명에서 COB 방식으로 형성된 스토리지 전극 위로 포토레지스트를 적층한 상태를 나타내는 도면이다. 스토리지 전극(15)은 패터닝으로 형성한 다음 HSG(17) 형성 공정을 거친 상태의 것을 나타낸다. 스토리지 전극의 두께가 10000Å 이상이므로 포토레지스트층(29)의 두께도 10000Å 이상으로 적층하며, 바람직하게는 단차를 줄이기 위해 20000Å 이상의 두께로 형성될 수도 있다.
도3은 도2의 상태에서 포토레지스트층을 전반적으로 에치 백(Etch back)한 상태를 나타낸다. 이 과정은 포토레지스트에 대한 산소 플라즈마 애싱(ashing) 방법을 이용하여 이루어질 수 있으며 상층 포토레지스트는 애싱을 통해 배출되고 스토리지 전극(15)의 상단부가 노출되고 있다. 잔류하는 포토레지스트층(39)의 두께는 6000Å을 넘지 않도록 하는 것이 바람직하다. 이 잔류 포토레지스트층(39)의 상면은 스토리지 전극을 이루는 폴리실리콘층을 식각하는 기준면으로 작용하게 된다.
도4는 도3의 상태에서 스토리지 전극을 식각하여 그 두께가 4000Å 이하가 되도록 한 상태이다. 식각된 잔여 스토리지 전극(15)의 두께는 최대한도로 패턴 측정장비의 심도인 6000Å 이하가 되어야 한다.
두껍게 스토리지 전극을 형성하는 COB(Capacitor On Bit line) 방식 같은 고집적 반도체장치를 생산하면서 스토리지 전극 하단에 전극간의 마이크로 브리지가 형성되어 제품의 불량으로 이어지는 문제를 생산공정에서의 일정 수치마다 혹은 일정 기간마다 공정 웨이퍼를 추출하여 본 발명을 적용하여 검사함으로써 미연에 방지하거나 계속되지 않도록 할 수 있고, 그 외로 본 발명 방법을 불량의 원인을 찾아 전공정의 관리를 하는 데 이용할 수 있다.

Claims (4)

  1. 스토리지 전극을 형성한 상태의 공정 웨이퍼에 전면에 포토레지스트를 도포하는 단계:
    상기 스토리지 전극의 상단이 노출되도록 상기 포토레지스트를 전반적으로 제거하는 단계:
    노출된 상기 스토리지 전극을 식각하여 일정 두께 이하로 형성하는 단계: 및
    잔류하는 상기 포토레지스트를 모두 제거하고 하여 측정장비로 상기 스토리지 전극 하단에 형성된 마이크로 브리지를 검출하는 단계:를 구비하여 이루어지는 것을 특징으로 하는 스토리지 전극간 누전 확인 방법.
  2. 제 1 항에 있어서,
    상기 스토리지 전극은 COB 방식으로 형성되는 것임을 특징으로 하는 스토리지 전극간 누전 확인 방법.
  3. 제 1 항에 있어서,
    상기 스토리지 전극은 HSG 형성 공정을 거친 것임을 특징으로 하는 스토리지 전극간 누전 확인 방법.
  4. 제 1 항에 있어서,
    상기 일정 두께는 6000Å인 것을 특징으로 하는 스토리지 전극간 누전 확인 방법.
KR1019990041705A 1999-09-29 1999-09-29 스토리지 전극간 누전 확인 방법 KR20010029081A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990041705A KR20010029081A (ko) 1999-09-29 1999-09-29 스토리지 전극간 누전 확인 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990041705A KR20010029081A (ko) 1999-09-29 1999-09-29 스토리지 전극간 누전 확인 방법

Publications (1)

Publication Number Publication Date
KR20010029081A true KR20010029081A (ko) 2001-04-06

Family

ID=19613171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041705A KR20010029081A (ko) 1999-09-29 1999-09-29 스토리지 전극간 누전 확인 방법

Country Status (1)

Country Link
KR (1) KR20010029081A (ko)

Similar Documents

Publication Publication Date Title
US5817533A (en) High-yield methods of fabricating large substrate capacitors
US5854119A (en) Robust method of forming a cylinder capacitor for DRAM circuits
CN112902870B (zh) 蚀刻机台的刻蚀缺陷的检测方法
KR100362024B1 (ko) 특성평가용 반도체장치 및 특성평가방법
KR100406611B1 (ko) 반도체 장치
KR20010029081A (ko) 스토리지 전극간 누전 확인 방법
KR100639000B1 (ko) 금속-절연체-금속 커패시터의 제조방법
US6642150B1 (en) Method for testing for blind hole formed in wafer layer
CN113394127B (zh) 3d存储器桥接结构的关键尺寸的监测方法
US6677608B2 (en) Semiconductor device for detecting gate defects
CN100361286C (zh) 半导体元件缺陷的检测方法
KR100304441B1 (ko) 반도체소자의 정렬마크 형성방법
CN113130341B (zh) Wat测试版图、测试结构及其形成方法
US20220236051A1 (en) Method for detecting etching defects of etching equipment
US6774394B2 (en) Inline detection device for self-aligned contact defects
KR100531952B1 (ko) 얕은 트랜치 절연 프로파일의 모니터링 패턴 형성방법
KR20040008477A (ko) 반도체 소자의 게이트전극의 불연속성 테스트 방법
KR100546210B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR20000045895A (ko) 테스트패턴 형성방법
TW439096B (en) Scanning electron microscope for directly monitoring whether the semiconductor manufacturing process is good or not
KR100637688B1 (ko) 반도체소자의 캐패시터 형성방법
KR0165448B1 (ko) 실리콘 처리 모니터링 방법
CN115547987A (zh) 测试结构及其形成方法
JP2004186321A (ja) 半導体装置の評価方法および評価用デバイスの作製方法
KR20040075374A (ko) 금속-절연물-금속 구조의 케패시터를 포함하는 반도체장치의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid