KR20010027844A - Leadframe - Google Patents

Leadframe Download PDF

Info

Publication number
KR20010027844A
KR20010027844A KR1019990039798A KR19990039798A KR20010027844A KR 20010027844 A KR20010027844 A KR 20010027844A KR 1019990039798 A KR1019990039798 A KR 1019990039798A KR 19990039798 A KR19990039798 A KR 19990039798A KR 20010027844 A KR20010027844 A KR 20010027844A
Authority
KR
South Korea
Prior art keywords
die pad
lead frame
semiconductor chip
lead
protrusion
Prior art date
Application number
KR1019990039798A
Other languages
Korean (ko)
Inventor
서경민
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990039798A priority Critical patent/KR20010027844A/en
Publication of KR20010027844A publication Critical patent/KR20010027844A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: A lead frame is provided to reduce an area of the lead frame exposed to the exterior of a package body, by forming a protruding part in the lead frame so that only an end portion of the protruding part is exposed to the exterior of the package body. CONSTITUTION: A die pad has an upper surface on which a semiconductor chip is mounted and a lower surface. A plurality of tie bars(220) are formed as one body with the die pad, radially extended from the die pad. A plurality of leads are radially extended from the die pad, separated from the die pad. A lead frame(200) includes a protruding part(260) of a predetermined height on a peripheral portion of the lower surface of the die pad.

Description

리드 프레임{Leadframe}Leadframe {Leadframe}

본 발명은 리드 프레임에 관한 것으로서, 보다 구체적으로는 성형 공정 후에 리드 프레임이 패키지 몸체 외부로 노출되는 것을 방지하기 위해서 리드 프레임의 일부분에 돌출부를 형성한 리드 프레임에 관한 것이다.The present invention relates to a lead frame, and more particularly, to a lead frame having a protrusion formed on a portion of the lead frame in order to prevent the lead frame from being exposed to the outside of the package body after the molding process.

리드 온 칩(Lead on Chip)용 리드 프레임 또는 다이 패드를 갖는 리드 프레임을 사용한 반도체 칩 패키지의 조립 공정에서 다이 패드,타이 바 등이 기울어져서 불량이 발생할 수 있다. 다이 패드, 타이 바가 기울어서 변위가 발생하면 다이 패드, 타이 바 또는 반도체 칩이 패키지 몸체 밖으로 노출된다. 조립 공정 중에 변위가 발생하는 원인은 다음과 같다.In a process of assembling a semiconductor chip package using a lead frame for a lead on chip or a lead frame having a die pad, the die pad, the tie bar, and the like may be inclined, thereby causing a defect. If the die pad, tie bar is tilted and displacement occurs, the die pad, tie bar or semiconductor chip is exposed out of the package body. The causes of displacement during the assembly process are as follows.

첫째, 다이 패드를 갖는 리드 프레임의 타이 바의 다운 셋(Down Set) 부분이 조립 공정에서의 가열로 인해서 변형될 수 있다. 다운 셋 부분은 리드 프레임 제작시 가장 변형이 많이 이루어지는 부분이므로, 조립 공정 중의 다이 접착(Die Attach), 열전달 등에 의해 변형이 생겨서 다이 패드가 기울어진다.First, the down set portion of the tie bar of the lead frame with die pads may be deformed due to heating in the assembly process. Since the down set part is most deformed during the production of the lead frame, the die pad is inclined due to deformation caused by die attach, heat transfer, or the like during the assembly process.

둘째, 패키지 몸체를 형성하는 성형 수지의 점도 변화로 인해서 변위가 발생할 수 있다. 성형 공정 중의 성형 수지는 적절한 점도를 유지하여야 한다. 성형 수지의 점도가 높아지면 다이 패드, 타이 바 등에 가해지는 압력이 증가하여 다이 패드, 타이 바 등이 기울어진다.Second, displacement may occur due to a change in the viscosity of the molding resin forming the package body. The molding resin during the molding process must maintain an appropriate viscosity. As the viscosity of the molding resin increases, the pressure applied to the die pad, tie bar, or the like increases, and the die pad, the tie bar, and the like are inclined.

셋째, 성형 수지의 불균형적인 흐름으로 인해서 변위가 발생할 수 있다. 패키지 몸체를 형성하기 위해서 주입되는 성형 수지의 흐름이 반도체 칩 위쪽과 다이 패드 아래쪽에서 서로 다르게 되면 압력차가 생겨서 다이 패드가 기울어진다.Third, displacement may occur due to the unbalanced flow of the molding resin. When the flow of molding resin injected to form the package body is different from the upper side of the semiconductor chip and the lower side of the die pad, a pressure difference occurs and the die pad is tilted.

도 1은 다이 패드를 갖는 일반적인 리드 프레임을 적용한 반도체 칩 패키지의 다이 패드가 패키지 몸체 외부로 노출된 모습을 나타내는 단면도이다.1 is a cross-sectional view illustrating a die pad of a semiconductor chip package to which a general lead frame having a die pad is applied to the outside of the package body.

도 1을 참조하면, 반도체 칩 패키지(10)는 리드 프레임(20), 반도체 칩(14), 금속선(16), 패키지 몸체(18)로 이루어진다. 반도체 칩(14)은 리드 프레임(20)의 다이 패드(30)에 탑재된다. 반도체 칩(14)과 리드 프레임(20)은 금, 알루미늄, 구리 등의 금속선(16)에 의해서 전기적으로 연결된다. 전기적 연결이 완료되면 반도체 칩(14)과 전기적 연결 부분을 외부로부터 보호하기 위해서 에폭시 수지 등의 성형 수지로 패키지 몸체(18)를 형성한다.Referring to FIG. 1, the semiconductor chip package 10 includes a lead frame 20, a semiconductor chip 14, a metal wire 16, and a package body 18. The semiconductor chip 14 is mounted on the die pad 30 of the lead frame 20. The semiconductor chip 14 and the lead frame 20 are electrically connected by metal wires 16 such as gold, aluminum, and copper. When the electrical connection is completed, the package body 18 is formed of a molding resin such as an epoxy resin to protect the semiconductor chip 14 and the electrical connection portion from the outside.

그런데, 다이 패드(30)에 변위가 발생하여 기울어지면 다이 패드(30)의 일부분이 도시된 것과 같이 패키지 몸체(18) 외부로 노출된다. 다이 패드(30)의 변위를 방지하기 위해서 추가적인 타이 바(도시되지 않음)를 형성하여 다이 패드(30)를 지지하는 방법도 있다. 그러나, 이 방법은 반도체 칩 패키지의 형태 및 특성 등에 따라 적용이 불가능한 경우도 있다.However, when the displacement occurs in the die pad 30 and tilts, a portion of the die pad 30 is exposed to the outside of the package body 18 as shown. There is also a method of supporting the die pad 30 by forming additional tie bars (not shown) in order to prevent displacement of the die pad 30. However, this method may not be applicable depending on the shape and characteristics of the semiconductor chip package.

따라서, 본 발명의 목적은 리드 프레임을 사용하는 모든 반도체 칩 패키지에 대해서, 리드 프레임이 패키지 몸체 외부로 노출되는 것을 최소화하는 데 있다.Accordingly, an object of the present invention is to minimize the exposure of the lead frame to the outside of the package body for all semiconductor chip packages using the lead frame.

도 1은 다이 패드를 갖는 일반적인 리드 프레임을 적용한 반도체 칩 패키지의 다이 패드가 패키지 몸체 외부로 노출된 모습을 나타내는 단면도,1 is a cross-sectional view showing a die pad of a semiconductor chip package to which a general lead frame having a die pad is applied is exposed to the outside of the package body;

도 2는 본 발명의 실시예에 따른 리드 온 칩용 리드 프레임을 나타내는 평면도,2 is a plan view showing a lead frame for a lead-on chip according to an embodiment of the present invention;

도 3은 본 발명의 실시예에 따른 리드 온 칩용 리드 프레임을 적용한 반도체 칩 패키지에 대한 성형 공정을 나타내는 단면도,3 is a cross-sectional view illustrating a forming process for a semiconductor chip package to which a lead frame for a lead-on chip according to an embodiment of the present invention is applied;

도 4는 본 발명의 실시예에 따른 다이 패드를 갖는 리드 프레임을 나타내는 평면도,4 is a plan view showing a lead frame having a die pad according to an embodiment of the present invention;

도 5는 본 발명의 실시예에 따른 다이 패드를 갖는 리드 프레임을 적용한 반도체 칩 패키지에 대한 성형 공정을 나타내는 단면도이다.5 is a cross-sectional view illustrating a forming process for a semiconductor chip package to which a lead frame having a die pad according to an embodiment of the present invention is applied.

＜도면의 주요 부호에 대한 설명＞<Description of Major Symbols in Drawing>

10; 반도체 칩 패키지 14, 114, 214; 반도체 칩10; Semiconductor chip packages 14, 114, 214; Semiconductor chip

16, 116, 216; 금속선 18; 패키지 몸체16, 116, 216; Metal wire 18; Package body

20, 100, 200; 리드 프레임 30, 230; 다이 패드20, 100, 200; Lead frames 30, 230; Die pad

112; 리드 115; 본딩 패드112; Lead 115; Bonding pads

119; 절연 테이프 130, 220; 타이 바119; Insulating tapes 130, 220; Thai Bar

140, 240; 사이드 레일 150, 250; 성형 금형140, 240; Side rails 150, 250; Molding mold

160, 260; 돌출부 211; 외부 리드160, 260; Protrusion 211; External lead

212; 내부 리드 217; 댐바212; Internal lead 217; Dambar

이러한 목적을 달성하기 위해서 본 발명은 타이 바의 하부면의 일단에 소정의 높이를 갖는 돌출부를 구비하는 것을 특징으로 하는 리드 온 칩용 리드 프레임과 다이 패드의 하부면의 주변부에 소정의 높이를 갖는 돌출부를 구비하는 것을 특징으로 하는 다이 패드를 갖는 리드 프레임을 제공한다.In order to achieve the above object, the present invention includes a protrusion having a predetermined height at one end of the lower surface of the tie bar, and a protrusion having a predetermined height at the periphery of the lower surface of the die pad. It provides a lead frame having a die pad characterized in that it comprises a.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하고자 한다. 도면 전반에 걸쳐서 동일한 도면 부호는 동일한 구성 요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like numbers refer to like elements throughout.

도 2는 본 발명의 실시예에 따른 리드 온 칩용 리드 프레임을 나타내는 평면도이다.2 is a plan view illustrating a lead frame for a lead-on chip according to an embodiment of the present invention.

도 2를 참조하면, 리드 온 칩(Lead on Chip)용 리드 프레임(100)은 한 쌍의 사이드 레일(140) 및 사이드 레일(140)과 일체로 형성된 리드(112), 타이 바(130)로 구성된다. 도 2는 리드 프레임(100)의 상부면을 도시한 것으로서, 타이 바(130) 하부면에는 일정한 높이를 갖는 반구형의 돌출부(160)가 형성된다. 리드 온 칩용 리드 프레임(100)은 반도체 칩(114)이 리드(112)에 접착되기 때문에 다이 패드가 필요 없다. 일반적으로 리드 온 칩용 리드 프레임(100)에 적용되는 반도체 칩(114)은 본딩 패드(115)가 활성면의 중심부에 형성된다.Referring to FIG. 2, the lead frame 100 for a lead on chip may include a pair of side rails 140 and a lead 112 and a tie bar 130 formed integrally with the side rails 140. It is composed. 2 illustrates an upper surface of the lead frame 100, and a hemispherical protrusion 160 having a predetermined height is formed on the lower surface of the tie bar 130. The lead frame 100 for the lead-on chip does not need a die pad because the semiconductor chip 114 is bonded to the lead 112. In general, in the semiconductor chip 114 applied to the lead frame 100 for the lead-on chip, a bonding pad 115 is formed at the center of the active surface.

리드(112)는 한쪽의 사이드 레일(140)에서 반대쪽의 사이드 레일(140)을 향해 연장된다. 리드(112)의 끝부분은 반도체 칩(114) 위에 위치하며, 반도체 칩(114)의 활성면과 절연 테이프(119)에 의해서 접착된다. 반도체 칩(114)과 리드 프레임(100) 사이의 전기적 연결은 금속선(116)에 의해서 이루어진다. 리드(112)가 형성되지 않은 부분에서 타이 바(130)가 사이드 레일(140)에서 반도체 칩(114)을 향해 연장된다. 타이 바(130)의 끝부분은 반도체 칩(114) 위에 위치하지 않고 반도체 칩(114)과 이격되어 있다. 돌출부(160)의 역할은 도 3을 참조하여 설명한다.The lid 112 extends from one side rail 140 toward the opposite side rail 140. An end of the lead 112 is positioned on the semiconductor chip 114, and is bonded to the active surface of the semiconductor chip 114 by the insulating tape 119. Electrical connection between the semiconductor chip 114 and the lead frame 100 is made by the metal wire 116. In the portion where the lead 112 is not formed, the tie bar 130 extends from the side rail 140 toward the semiconductor chip 114. The end of the tie bar 130 is not positioned on the semiconductor chip 114 and is spaced apart from the semiconductor chip 114. The role of the protrusion 160 will be described with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 리드 온 칩용 리드 프레임을 적용한 반도체 칩 패키지에 대한 성형 공정을 나타내는 단면도이다.3 is a cross-sectional view illustrating a molding process of a semiconductor chip package to which a lead frame for a lead-on chip according to an embodiment of the present invention is applied.

도 3을 참조하면, 반도체 칩(114)과 리드 프레임의 리드(112) 사이에 기계적, 전기적 연결이 완료되면 반도체 칩(114) 및 전기적 연결 부분을 외부로부터 보호하기 위해서 에폭시 수지 등의 성형 수지로 패키지 몸체를 형성한다. 성형 공정은 패키지 몸체 형상의 홈(Cavity)을 갖는 성형 금형(150)에서 이루어진다.Referring to FIG. 3, when mechanical and electrical connection between the semiconductor chip 114 and the lead 112 of the lead frame is completed, a molding resin such as an epoxy resin may be used to protect the semiconductor chip 114 and the electrical connection part from the outside. Form the package body. The molding process is performed in the molding die 150 having a cavity of the package body shape.

성형 금형(150)에 놓인 리드 프레임의 타이 바(130)가 기울어지는 경우, 돌출부(160)가 없으면 타이 바(130)의 전면이 패키지 몸체 외부로 노출된다. 그러나, 반구형의 돌출부(160)가 존재함으로써 돌출부(160)의 끝부분만이 성형 금형(150)과 접촉한 상태에서 성형된다. 따라서, 패키지 몸체가 형성된 후에 패키지 몸체 외부로 노출되는 부분은 돌출부(160)의 끝부분만이 되므로 타이 바(130)의 노출을 최소한으로 할 수 있다.When the tie bar 130 of the lead frame placed on the molding die 150 is inclined, the front of the tie bar 130 is exposed to the outside of the package body without the protrusion 160. However, since the hemispherical protrusion 160 exists, only the end of the protrusion 160 is molded in contact with the molding die 150. Therefore, since the portion exposed to the outside of the package body after the package body is formed is only the end of the protrusion 160, the exposure of the tie bar 130 can be minimized.

도 4는 본 발명의 실시예에 따른 다이 패드를 갖는 리드 프레임을 나타내는 평면도이다.4 is a plan view illustrating a lead frame having a die pad according to an embodiment of the present invention.

도 4를 참조하면, 리드 프레임(200)의 타이 바(220)는 사이드 레일(240)에서 연결되어 다이 패드(230)를 지지한다. 다이 패드(230) 주위에는 내부 리드(212)와 외부 리드(211)가 형성되고, 내부 리드(212)와 외부 리드(211)는 사이드 레일(240)에서 연장되어 일체로 형성된다. 내부 리드(212)와 외부 리드(211) 사이를 가로질러 댐바(Dambar; 217)가 형성된다. 도 4는 리드 프레임(200)의 상부면을 도시한 것으로써, 다이 패드(230)의 상부면에는 반도체 칩(도시되지 않음)이 탑재되고, 하부면의 주변부에는 일정한 높이를 갖는 반구형의 돌출부(260)가 형성된다.4, the tie bar 220 of the lead frame 200 is connected to the side rail 240 to support the die pad 230. An inner lead 212 and an outer lead 211 are formed around the die pad 230, and the inner lead 212 and the outer lead 211 extend from the side rails 240 to be integrally formed. A dambar 217 is formed across the inner lead 212 and the outer lead 211. 4 illustrates an upper surface of the lead frame 200, in which a semiconductor chip (not shown) is mounted on an upper surface of the die pad 230, and a hemispherical protrusion having a constant height on a peripheral portion of the lower surface. 260 is formed.

타이 바(220)는 다이 패드(30)의 네 모서리에서 방사상으로 연장되고, 다이 패드(230) 및 사이드 레일(240)과 일체로 형성되어 다이 패드(230)를 지지한다. 다이 패드(230)와 이격되어 다이 패드(230)로부터 방사상으로 연장되는 복수개의 리드(211, 212)는 사이드 레일(240)과 일체로 형성된다.The tie bar 220 extends radially at four corners of the die pad 30 and is integrally formed with the die pad 230 and the side rails 240 to support the die pad 230. A plurality of leads 211 and 212 spaced apart from the die pad 230 and extending radially from the die pad 230 are integrally formed with the side rail 240.

도 5는 본 발명의 실시예에 따른 다이 패드를 갖는 리드 프레임을 적용한 반도체 칩 패키지에 대한 성형 공정을 나타내는 단면도이다.5 is a cross-sectional view illustrating a forming process for a semiconductor chip package to which a lead frame having a die pad according to an embodiment of the present invention is applied.

도 5를 참조하면, 반도체 칩(214)과 리드 프레임의 내부 리드(212) 사이에 금속선(216)에 의한 전기적 연결이 완료되면 반도체 칩(214) 및 전기적 연결 부분을 외부로부터 보호하기 위해서 에폭시 수지 등의 성형 수지로 패키지 몸체를 형성한다. 성형 공정은 패키지 몸체 형상의 홈(Cavity)을 갖는 성형 금형(250)에서 이루어진다.Referring to FIG. 5, when the electrical connection by the metal wire 216 is completed between the semiconductor chip 214 and the inner lead 212 of the lead frame, an epoxy resin may be used to protect the semiconductor chip 214 and the electrical connection portion from the outside. The package body is formed from a molding resin such as the above. The molding process is performed in the molding die 250 having a cavity of the package body shape.

성형 금형(250)에 놓인 리드 프레임의 다이 패드(230)가 기울어지는 경우, 돌출부(260)가 없으면 다이 패드(230)의 전면이 패키지 몸체 외부로 노출된다. 그러나, 반구형의 돌출부(260)가 존재함으로써 돌출부(260)의 끝부분만이 성형 금형(250)과 접촉한 상태에서 성형된다. 따라서, 패키지 몸체가 형성된 후에 패키지 몸체 외부로 노출되는 부분은 돌출부(260)의 끝부분만이 되므로 다이 패드(230)의 노출을 최소한으로 할 수 있다.When the die pad 230 of the lead frame placed on the molding die 250 is inclined, the front surface of the die pad 230 is exposed to the outside of the package body without the protrusion 260. However, since the hemispherical protrusion 260 is present, only the end of the protrusion 260 is molded in contact with the molding die 250. Therefore, since the portion exposed to the outside of the package body after the package body is formed is only the end of the protrusion 260, the exposure of the die pad 230 can be minimized.

따라서, 본 발명에 의하면 리드 프레임에 돌출부를 형성함으로써 돌출부 끝부분만이 패키지 몸체 외부로 노출되므로 패키지 몸체 외부로 노출되는 리드 프레임의 면적을 줄일 수 있다.Therefore, according to the present invention, since only the tip of the protrusion is exposed to the outside of the package body by forming a protrusion on the lead frame, the area of the lead frame exposed to the outside of the package body can be reduced.

Claims (3)

활성면이 형성된 반도체 칩이 탑재되는 리드 온 칩용 리드 프레임에 있어서, 상기 리드 프레임은A lead frame for a lead-on chip on which a semiconductor chip having an active surface is mounted, wherein the lead frame (A) 한 쌍의 이격된 사이드 레일;(A) a pair of spaced side rails; (B) 상기 사이드 레일과 일체로 형성되는 복수개의 리드로서, 상기 리드는 한쪽의 상기 사이드 레일에서 반대쪽의 상기 사이드 레일을 향해 연장되고, 상기 리드의 일단은 상기 반도체 칩의 상기 활성면 위에 위치하는 리드; 및(B) a plurality of leads integrally formed with the side rails, the leads extending from one side rail toward the opposite side rail, one end of the lead being positioned on the active surface of the semiconductor chip; lead; And (C) 상기 사이드 레일과 일체로 형성되는 타이 바로서, 상기 타이 바는 상기 반도체 칩과 이격되어 상기 사이드 레일에서 상기 반도체 칩을 향해 연장되고, 상기 타이 바의 하부면의 일단에 소정의 높이를 갖는 돌출부를 구비하는 것을 특징으로 하는 리드 프레임.(C) A tie bar integrally formed with the side rail, wherein the tie bar is spaced apart from the semiconductor chip and extends from the side rail toward the semiconductor chip, and has a predetermined height at one end of the lower surface of the tie bar. A lead frame having a protrusion having. (A) 반도체 칩이 탑재되는 상부면과, 하부면을 갖는 다이 패드;(A) a die pad having an upper surface and a lower surface on which semiconductor chips are mounted; (B) 상기 다이 패드로부터 방사상으로 연장되고, 상기 다이 패드와 일체로 형성되는 복수개의 타이 바; 및(B) a plurality of tie bars extending radially from said die pad and integrally formed with said die pad; And (C) 상기 다이 패드와 이격되어 상기 다이 패드로부터 방사상으로 연장되는 복수개의 리드를 포함하는 것을 특징으로 하는 리드 프레임에 있어서,(C) a lead frame comprising a plurality of leads spaced apart from said die pad and extending radially from said die pad, 상기 리드 프레임은 상기 다이 패드의 상기 하부면의 주변부에 소정의 높이를 갖는 돌출부를 구비하는 것을 특징으로 하는 리드 프레임.And the lead frame includes a protrusion having a predetermined height at a periphery of the lower surface of the die pad. 제 1항 또는 제 2항에 있어서, 상기 돌출부는 반구형인 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1 or 2, wherein the protrusion is hemispherical.
KR1019990039798A 1999-09-16 1999-09-16 Leadframe KR20010027844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990039798A KR20010027844A (en) 1999-09-16 1999-09-16 Leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039798A KR20010027844A (en) 1999-09-16 1999-09-16 Leadframe

Publications (1)

Publication Number Publication Date
KR20010027844A true KR20010027844A (en) 2001-04-06

Family

ID=19611816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039798A KR20010027844A (en) 1999-09-16 1999-09-16 Leadframe

Country Status (1)

Country Link
KR (1) KR20010027844A (en)

Similar Documents

Publication Publication Date Title
KR19990005508A (en) Semiconductor chip package with double bent tie bar and small die pad
US6204553B1 (en) Lead frame structure
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US6677665B2 (en) Dual-die integrated circuit package
US5684332A (en) Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
KR0179834B1 (en) Column package
KR100364978B1 (en) Clamp and Heat Block for Wire Bonding in Semiconductor Package
KR19980069880A (en) Semiconductor chip package with a combination of LOC lead and standard lead
KR20010027844A (en) Leadframe
US6093959A (en) Lead frame having supporters and semiconductor package using same
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
KR100998037B1 (en) Lead frame and semiconductor package therewith
JP2520612Y2 (en) Resin-sealed semiconductor device
KR0156335B1 (en) A semiconductor chip package using a tie bar
KR19990034731A (en) Lead-on chip lead frames and packages using them
KR200156135Y1 (en) Semiconductor package
JPH08162596A (en) Lead frame and semiconductor device
KR0179922B1 (en) Perpendicular package
KR200286323Y1 (en) Semiconductor package
KR100460072B1 (en) Semiconductor Package
KR200337333Y1 (en) structure for clamping heat spread in fabrication of semiconductor package
KR0134168Y1 (en) Semiconductor package
KR970008530A (en) Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof
KR19990033219A (en) Leadframe of Semiconductor Package
KR20000006787U (en) Multi-chip package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid