KR20010020759A - 반사형 액정 디스플레이의 2개의 전극들 사이의 불균형ｄｃ 전압을 박막 패시베이션에 의해 감소시키는 방법 - Google Patents

반사형 액정 디스플레이의 2개의 전극들 사이의 불균형ｄｃ 전압을 박막 패시베이션에 의해 감소시키는 방법 Download PDF

Info

Publication number
KR20010020759A
KR20010020759A KR1020000020584A KR20000020584A KR20010020759A KR 20010020759 A KR20010020759 A KR 20010020759A KR 1020000020584 A KR1020000020584 A KR 1020000020584A KR 20000020584 A KR20000020584 A KR 20000020584A KR 20010020759 A KR20010020759 A KR 20010020759A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
reflective
layer
crystal display
Prior art date
Application number
KR1020000020584A
Other languages
English (en)
Other versions
KR100424132B1 (ko
Inventor
루민후아
멜쳐로버트엘.
양케이-시옹
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20010020759A publication Critical patent/KR20010020759A/ko
Application granted granted Critical
Publication of KR100424132B1 publication Critical patent/KR100424132B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective

Abstract

반사형 액정 디스플레이의 구조(및 방법)는 제1 형태의 전극, 제1 형태의 전극 맞은 편에 위치 설정되어 제1 형태의 전극과 반대 형태인 제2 형태의 전극, 및 제1 형태의 전극과 제2 형태의 전극 사이에 있는 액정 재료를 포함하고, 제1 및 제2 형태의 전극들 중의 최소한 한 전극은 액정 재료에 인접한 비정질 층을 포함한다.

Description

반사형 액정 디스플레이의 2개의 전극들 사이의 불균형 ＤＣ 전압을 박막 패시베이션에 의해 감소시키는 방법{METHODS OF REDUCING UNBALANCED VOLTAGE BETWEEN TWO ELECTRODES OF REFLECTIVE LIQUID CRYSTAL DISPLAY BY THIN FILM PASSIVATION}
본 발명은 일반적으로 액티브 매트릭스에 의해 구동된 반사형 액정 셀에 관한 것으로, 특히 글래스 판, Si 웨이퍼 또는 중합체 기판 상에 제조된 액티브 매트릭스에 의해 구동되는 반사형 액정 디스플레이에 관한 것이다.
종래의 시스템은 투과형과 반사형의 액티브 매트릭스 구동식 액정 디스플레이(AMLCD : Active-Matrix-driven Liqid Crystal Display)를 이용한다. AMLCD의 기본 구조는 도 1에 도시되어 있으며, 일반적으로 폴러라이저(polarizer)(101 및 102), 글래스 기판(103 및 104), 투과 전도성 전극(105 및 106), 컬러 필터(108)(선택사항), 온/오프 트랜지스터 스위치(109), 및 2개의 투과 전도성 전극들(105 및 106) 사이에 삽입되어 있는 LC 매질(110)을 포함한다. 배면 광원(107)은 디스플레이 패널을 아래에서 비춘다. 러빙된 폴리이미드 막과 같은 얼라인먼트 층(도시되지 않음)은 전형적으로 LC 매질(110)과 투과 전도성 전극들(105 및 106) 사이에 배치된다.
LC 셀 내부에 조립된 반사 전극을 가진 반사형 AMLCD의 경우, 투과 전도성 전극(106)은 일반적으로, 트랜지스터(109)를 덮기 위해 더 넓은 면적을 차지하는 반사형 금속 전극으로 대체된다. 또한 반사형 AMLCD의 경우에는 배면 광원(107)이 필요 없다. 그 대신에, 외광 또는 다른 광원이 디스플레이 패널을 도 1의 상부에서 비춘다. 투과형 AMLCD는 전형적으로 반복적인 단위 셀 또는 화소를 포함한다. 도 1은 화소의 3x3 매트릭스를 도시한 것이다.
도 2에 화소의 개략도가 도시되어 있으며, 여기에 첨부된 번호는 도 1과 대응하여 동일한 의미를 갖는다. 캐패시터(111)는 2개의 투과 전도성 전극들(105 및 106) 사이에 삽입된 LC 매질(110)의 캐패시턴스를 나타내고, 캐패시터(120)는 LC 캐패시터(111)에 병렬 캐패시턴스를 제공하는 저장 캐패시터를 나타내며 디스플레이 내의 모든 저장 캐패시터에 공통인 라인(121)에서 종단된다. 도 2에 도시된 대안적인 설계는 전극(106)과 게이트 버스 라인(107) 사이에 저장 캐패시터(122)를 포함한다.
임계 전압 이하의 전압이 게이트 버스 라인(107)에 인가될 때, 트랜지스터(109)는 데이터 버스 라인(108) 및 전극(106) 상의 전위가 서로 절연되도록 오프 상태이다. 임계 전압보다 큰 전압이 게이트 버스 라인(107) 상에 인가될 때, 트랜지스터(109)는 온 상태(로우 임피던스 상태)로 있음으로써, 데이터 버스 라인(108) 상의 전압이 전극(106)을 충전시킬 수 있게 한다. 전극(106)으로의 전압 변화는 상이한 광량이 액정 디스플레이 양단에 전송되도록 액정 셀(111)을 제어하므로, 광의 그레이 스케일의 디스플레이를 초래한다.
반사형 AMLCD는 투과형 AMLCD의 구조와 유사하지만, 투과 전극(106)은 보통, 트랜지스터(109)를 덮기 위해 대체로 넓은 면적을 차지하는 반사형 금속 전극으로 대체된다. 또한, 반사형 AMLCD의 경우에는 배면 광원(107)이 필요없다. 그 대신에, 외광 또는 다른 광원이 디스플레이 패널을 위에서 비춘다.
투과형 및 반사형 AMLCD의 투과 전극에 사용될 수 있는 인듐 산화물, 주석 산화물, 인듐-주석 산화물(ITO), 아연 산화물, 인듐-아연 산화물(IZO)과 같은 몇가지 재료가 있다. 인듐-주석 산화물은 가시광에서 양호한 투명도를 갖고 있고 제조하는 데도 비용이 저렴하기 때문에 바람직한 선택이다. 최신 기술의 투과형 AMLCD에 있어서, 2개의 전극(105 및 106)은 ITO이고, 폴리이미드 수지로 만들어진 러빙된 폴리이미드(PI) 막은 각각의 ITO 전극 상에 놓여, 디스플레이 내의 LC 매질에 대한 LC 얼라인먼트 층을 형성한다.
폴리이미드의 얼라인된 액정 디스플레이 기술에 있어서는, LC 매질 양단의 정확한 전위가 전극 양단의 인가 전압, 인접한 전극으로부터 얼라이닝 PI 막 내로의 전하 주입에 기인하는 표면 전위차 및 대향하는 전극들 사이의 일함수 차에 의해 결정되도록 전극으로부터 인접한 얼라이닝 PI 막으로 전하가 주입된다는 것이 널리 공지되어 있다. LC 매질의 대향하는 측면 상에 동일한 ITO와 PI를 사용하는 투과형 AMLCD의 경우에, 일함수 및 표면 전위의 차는 전극과 얼라인먼트 층의 대칭적인 배열 때문에 0이다.
그러므로, LC 매질 양단의 정확한 전압 강하는 투과형 AMLCD의 2개의 디스플레이 전극 양단의 인가 전압에 의해서만 결정되고, 얼라이닝 PI 막의 두께가 LC 매질의 두께에 비해 무시해도 좋을 정도인 경우에는 인가된 전압의 것과 거의 동일하다.
반사형 AMLCD의 경우에는 보통, 프로세스 조건에 따라서 약 4.7 eV 정도의 일함수를 갖는 ITO와 같은 투과 전극과, 4.06 내지 4.441 eV 범위의 일함수를 갖는 Al과 같은 반사형 전극 사이에 일함수의 차가 있다. 더욱이, 전체 디스플레이 패널 양단의 이러한 일함수의 차를 주어진 시간에 조정하는 것이 매우 어려워, 디스플레이 상의 이러한 비조정된 위치 상에서 인지할 만한 플리커를 초래하게 된다.
또한, Al 전극은 PI 막 내로의 전하 주입의 관점에서 ITO 전극보다는 인접한 PI 막에 더욱 반응적이어서, 반사형 AMLCD의 LC 매질의 대향 측면 상에 놓여진 PI와 LC의 경계부 상에 상당한 표면 전위차가 생기게 한다. 이러한 순수한 표면 전위 차는 디스플레이 패널 양단에서 불균일하고, 광 조사, 전기 구동 및 온도 변화 시에 안정성이 없다. 그 결과, LC 디스플레이의 2개의 전극 양단에 인가된 전압이 AC, 즉 DC 성분이 없는 경우라도 LC 셀 내의 LC 매질 양단에 시변 DC 전계가 존재한다.
이러한 DC 전계는 LC 디스플레이의 ITO(또는 공통) 전극 상에 "Vcom 시프트(shift)"로서 정의된 적절한 DC 전압을 인가함으로써 0으로 감소될 수 있다. "Vcom 시프트"는 각각의 위치에서 시간에 따라 변할 뿐만 아니라, 동시에 서로 다른 위치들 사이를 변화시켜서, 프레임-인버젼(frame-inversion) 방법으로(예를 들어, 70 Hz 미만의 프레임 속도로) 구동된 경우에 플리커링 디스플레이를 초래한다. 더 큰 Vcom 시프트, 즉 더 빠른 프레임 속도가 플리커를 방지하기 위해 요구되었다.
이러한 "Vcom 시프트"의 공간적 변화 및 시간적 드리프트로 인해, 플리커가 없는 디스플레이는 약 70 Hz보다 큰 프레임 속도의 컬럼(column)-인버젼 방법으로 디스플레이를 구동함으로써만 달성될 수 있어서, 디스플레이가 프레임 인버젼 방법으로 구동된 경우보다 휘도가 더 낮아지고 소모 전력도 증가되었다. 전체 디스플레이 패널 양단의 안정적이고 균일한 "Vcom 시프트"가, 저소비 전력 및 높은 휘도를 가지면서 플리커가 없는 디스플레이를 달성하는데 필요한 조건이다.
그러므로, 본 발명의 목적은 제1 형태의 전극, 제1 형태의 전극 맞은 편에 위치 설정되어 제1 형태의 전극과 반대 형태인 제2 형태의 전극, 및 제1 전극과 제2 전극 사이의 액정 재료를 포함하고, 제1과 제2 형태의 전극들 중의 최소한 한 전극이 액정 재료에 인접한 비정질 층을 포함하는 반사형 액정 디스플레이의 구조 및 방법을 제공하기 위한 것이다.
제1 형태의 전극 및 제2 형태의 전극은 교호로 투과형 전극 또는 반사형 전극을 포함한다. 비정질 층은 수소화 비정질 탄소, 실리콘, 게르마늄, SiO2, Si3N4또는 TiO2이다. 비정질 층은 액정 재료에 부합된 단방향성 방위를 갖는다.
반사형 액정 디스플레이는 또한 비정질 층과 액정 재료 사이에 폴리이미드 층, 폴리아미드 층 또는 경사지게 증발된 무기 층을 포함한다. 제1 형태의 전극과 반사형 전극 사이의 전압은 액정 재료의 투명도를 변화시킨다. 비정질 층은 패시베이션 층이다.
본 발명은 또한 투과 전극, 투과 전극의 맞은 편에 위치된 반사 전극, 및 투과 전극과 반사 전극 사이의 액정 재료를 포함하고, 투과 전극과 반사 전극 중의 최소한 한 전극이 액정 재료에 인접한 비정질 탄소 층을 포함하는 반사형 액정 디스플레이를 포함한다.
투과 전극은 인듐 주석 산화물을 포함하고, 반사형 전극은 알루미늄을 포함한다. 비정질 탄소 층은 수소화 비정질 탄소, 실리콘, 게르마늄, SiO2, Si3N4또는 TiO2를 포함한다. 비정질 탄소 층은 액정 재료에 부합된 단방향성 방위를 갖는다.
반사형 액정 디스플레이는 비정질 탄소 층과 액정 재료 사이에 폴리이미드 층, 폴리아미드 층 또는 경사지게 증발된 무기 층을 더 포함할 수 있다. 투과 전극과 반사 전극 사이의 전압은 액정 재료의 투명도를 변화시킨다. 비정질 탄소 층은 패시베이션 층이다.
본 발명은 또한 제1 형태의 전극을 형성하는 단계, 제1 형태의 전극 맞은 편에 위치 설정되어 제1 형태의 전극과 반대 형태인 제2 형태의 전극을 형성하는 단계, 제1 형태의 전극과 제2 형태의 전극 사이에 액정 재료를 형성하는 단계, 및 액정 재료에 인접한 제1 형태와 제2 형태의 전극들 중의 최소한 한 전극 상에 비정질 층을 형성하는 단계를 포함하는 반사형 액정 디스플레이의 형성 방법을 포함한다.
제1 형태의 전극 및 제2 형태의 전극을 형성하는 단계는 교호로 반사형 전극 및 투과형 전극을 형성하는 단계를 포함한다. 비정질 층을 형성하는 단계는 수소화 비정질 탄소, 실리콘, 게르마늄, SiO2, Si3N4및 TiO2층 중의 하나를 형성하는 단계를 포함한다. 이 방법은 또한 액정 재료에 부합된 단방향성 방위를 갖기 위해 비정질 층을 형성하는 단계를 포함한다.
이 방법은 또한 비정질 층과 액정 재료 사이에 폴리이미드 층, 폴리아미드 층 또는 경사지게 증발된 무기 층 중의 하나를 형성하는 단계를 포함한다. 제1 형태의 전극과 반사형 전극 사이의 전압은 액정 재료의 투명도를 변화시킨다.
본 발명은 프레임 속도가 약 70 Hz 미만인 프레임-인버젼 구동으로 동작된 경우라도 인지할 만한 플리커가 없는 반사형 AMLCD를 포함한다. 본 명세서는 전체 디스플레이 패널 양단에 작고 안정적인 균일한 Vcom 시프트를 달성하기 위해 패시베이션 층으로서 반사형 LCD의 투과 및 반사 전극 상에 피복된 약전도 박막을 사용하는 방법을 설명한다. 얇은 약전도 막은 안정하고 균일한 Vcom 시프트를 달성하기 위해 반사형 AMLCD의 LC 매질의 대향 측면 사이의 일함수와 표면 전위의 차를 상당히 조정할 뿐만 아니라 자신의 막 양단에 전하가 흐를 수 있게 한다. 약전도 패시베이션 층은 전극 상에 증착된 후에 더 이상의 공정이 필요없게 하기 위해 픽셀화된 반사형 AMLCD의 픽셀 전극들 사이에 쇼트가 생기지 않도록 상당히 높은 저항을 갖는다. 또한, 플리커가 없는 디스플레이를 높은 휘도와 저렴한 비용으로 얻기 위해 패시베이션 층을 반사형 AMLCD의 전극 상에 제조하는 것은 간단하고 비용도 저렴하다.
도 1은 투과형 AMLCD(Active-Matrix-driven Liquid Crystal Display)의 개략도.
도 2는 AMLCD의 화소를 도시한 개략도.
도 3은 디스플레이의 "Vcom 시프트" 측정 및 Vcom 시프트의 설명을 위한 반사형 LC 셀의 구조를 도시한 개략도.
도 4는 그 구조가 도 3에 도시되어 있는 테스트 셀에 기초하여 측정된 Vcom 시프트의 실험 결과를 시간의 함수로서 도시한 도면.
도 5a는 반사형 AMLCD의 서브픽셀의 개략 단면도.
도 5b는 반사형 AMLCD의 화소의 매트릭스를 도시한 개략도.
도 6은 패시베이션 및 얼라인먼트 층으로서 DLC 막을 갖는 반사형 LC 셀의 측정된 Vcom 시프트를 도시한 차트.
도 7은 패시베이션 층으로서 DLC 막을 갖고 얼라인먼트 층으로서 러빙된 폴리이미드를 갖는 반사형 LC 셀의 측정된 Vcom 시프트를 도시한 차트.
도 8은 폴리이미드가 도 7과 동일하고, 러빙된 폴리이미드만을 갖는 반사형 LC 셀의 측정된 Vcom 시프트를 도시한 차트.
도 9는 반사형 AMLCD의 서브픽셀의 개략 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 게이트 절연막
4 : 게이트 전극
6 : 드레인 영역
8 : 소스 영역
10 : 채널 영역
12 : 필드 산화막
14 : 절연체
16 : 저장 캐패시티 라인
18, 24 : 층간 절연막
20 : 데이터 라인
22 : 소스 전극
26 : 광 흡수층
28 : 절연막
30 : 도전성 스터드
32 : 광 반사막
34 : 필러형 스페이서
35 : DLC 막
38 : 투과 전극
40 : 투명 보호 기판
이하 첨부 도면을 참조한 양호한 실시예의 상세한 설명으로부터 본 발명의 상기 목적 및 그 밖의 다른 목적과, 실시양태, 및 장점이 더욱 잘 이해될 것이다.
상술된 바와 같이, 본 발명은 반사형 AMLCD 상에서 70 Hz 이하의 속도로 프레임-인버젼 방법을 사용할 때 발생하는 플리커링 문제를 해결한다. 본 발명은 70 Hz 이하의 속도로 프레임-인버젼 방법을 사용해도 플리커가 없는 디스플레이를 생산한다.
반사형 AMLCD의 플리커링 특성을 나타내기 위해, 발명가들은 반사형 LC 셀의 소위 "Vcom 시프트"를 측정하는 실험 장비를 설치했다. 이것을 위해, 발명가들은 글래스 판으로 만들어진 투명 기판(202), 기판(202) 상의 ITO 층(204)(두께가 약 130 nm임), 폴리이미드 층(206)(두께가 약 100 nm이고, 일본의 도쿄에 있는 Japan Synthetic Rubber Co.의 AL3046 폴리이미드 수지로 이루어짐), LC 매질(200)(Germany, Darnstadt에 있는 Merck Inc.의 TL215로 이루어짐), 다른 PI 얼라인먼트 층(216)(두께가 약 100 nm이고, 또한 Japan Synthetic Rubber Co.의 AL3046 폴리이미드 수지로 이루어짐), 실리콘 기판(212) 상의 반사 Al 전극(214)(두께가 약 150 nm임)을 포함하는 도 3에 도시된 테스트 LC 셀을 구성했다.
그 다음, 발명가들은 도 3에 도시된 LC 셀의 Vcom 시프트를 시간의 함수로서 측정했다. Vcom 시프트의 측정을 위해, 반사형의 45。 비틀린 셀이 약 0.9 내지 1.05 mm의 d△n 관계(△n은 테스트 셀 내에 사용된 LC 매질의 복굴절임)를 만족시키는 셀 갭 d를 갖게 제조되었다.
테스트 셀은 마이크로스코프 상에 배치되었고, 마이크로스코프로부터 반사된 광은 오실로스코프에 접속된 포토다이오드에 의해 검출된다. 진폭이 약 2 V인 30 Hz의 구형파가 Al 전극(214)에 인가되었고, 가변 DC 전압원이 테스트 셀의 ITO 전극(204)에 접속되었다. 그 다음, DC 전압은 오실로스코프 상에 표시된 포지티브와 네가티브 전압 사이클들 간의 테스트 셀의 전기-광학 응답을 동등하게 하는 방식으로 조정되었다.
이러한 DC 전압의 결과는 그 시간에서의 "Vcom" 시프트의 데이터였다. 발명가들은 Vcom 시프트를 시간의 함수로서 측정했고, 그 결과는 도 4에 도시되어 있는데, 약 70분 이내에 약 300 mV에서 470 mV로 증가된 Vcom 시프트의 측정값을 나타낸다. 실험에 의해, 발명가들은 또한 노출된 Al과 노출된 ITO 셀의 Vcom 시프트가 약 800-900 mV인 것을 확인했다.
폴리이미드 얼라인먼트 층에 있어서, Vcom 시프트는 대체로 한 시간 이내에 200에서 800 mV로 변화했다. 두 가지 경우에, Vcom 시프트는 안정되지 않고, 프레임-인버젼 구동의 파형을 시뮬레이트하는 AC 전압에 의해 디스플레이가 구동된 시간을 초과하여 드리프트되었다.
발명가들은 전극에 보호막을 입히기 위해 100 nm 두께의 SiO2또는 SiNx와 같은 두꺼운 유전막을 사용하고자 했다. 그러나, 이러한 유전막으로 하더라도, Vcom 시프트는 상당히 있었고, 또한 시간의 함수로서 두드러지게 변화했다.
Vcom 시프트 및 이것의 시간 초과 드리프트의 실체를 책임질 수 있는 메카니즘은 매우 복잡하고 잘 알려져 있지도 않다. 그러나, 그 중의 한가지는 전극의 표면 상에 제조되는 LC 매질과 얼라인먼트 층들 사이의 2개의 인터페이스 상에서의 이온 이동 및 전하 트래핑과 방출의 관점으로부터 그 이유와 설명이 가능하다. 예를 들어, 도 3에 도시된 바와 같이 LC 매질(200) 내부에 양이온(230)과 음이온(240)이 있다고 하고, 전하 밀도는 각각 n+와 n-라고 하자. LC 매질 상에 인가된 전계(250)는 양이온(230)들 중의 일부를 트랩하는 PI 얼라인먼트 층(206)의 표면 상으로 양이온(230)을 구동시킨다. 이와 동시에, 전계(250)는 음이온(240)들 중의 일부를 트랩하는 PI 얼라인먼트 층(216)의 표면 상으로 음이온(240)을 구동시킨다. 전계(250)의 극성이 반전될 때, PI 표면 상의 트랩된 전하의 극성도 반전된다. PI(206 및 216)의 표면 상의 양이온 또는 음이온에 트랩된 전하의 밀도차가 있는 경우에, 전극들(204와 214) 사이의 유한 Vcom 시프트가 발현할 수 있다. LC 매질 내부의 이온 밀도 및 PI 얼라인먼트 층들(206 및 216) 표면 상의 전하 트래핑 밀도는 온도 및/또는 조도에 따라 변할 수 있어서 Vcom 시프트의 드리프트를 초래한다.
Vcom 시프트의 시간 초과에 따른 이러한 큰 변화는 이렇게 변화하는 Vcom 시프트의 균형을 맞추기 위해 DC 전압의 실시간 조정이 ITO(공통) 전극에 가해지지 않으면 약 70 Hz 이하 프레임 속도의 프레임-인버젼 구동 하에서 플리커링 디스플레이를 초래한다. 공통 ITO 전극 상에 이러한 DC 바이어스 전압의 실시간 조정을 실현하기 위해서는 고가의 메카니즘이 필요하다.
또한, Vcom 시프트가 시간을 초과하여 변화할 뿐만 아니라 디스플레이 패널 양단에서 균일하지 않으면, 공통 ITO 전극 상의 DC 전압의 실시간 조정은 디스플레이의 일부 위치에 대한 Vcom 시프트를 조절할 수 있을 뿐 전체 디스플레이에 대해서는 조절하지 못하므로, 디스플레이의 일부 부분에서 디스플레이의 나머지 부분보다 플리커링이 더욱 생기게 된다.
투과형 AMLCD는 LC 매질의 대향하는 측면 상에 동일한 ITO 및 PI 막을 사용하는 대칭 구조이기 때문에 안정적이고 무시할 만한 Vcom 시프트를 갖는다. 이와 유사한 결과는 본 명세서에 참조로 사용된 Yang과 Lu에 의해 미국 특허 제5,764,324호(1998, 6, 9)에 개시된 바와 같이 얼라인먼트 층용으로 PI 막을 피복하기 전에 반사형 Al 전극의 상부에 ITO 층을 피복함으로써 반사형 AMLCD 상에서 달성될 수 있다. 그러나, ITO 막의 전도 특성 때문에, 픽셀화된 디스플레이를 형성하기 위해서 ITO 피복된 Al 전극을 더욱 프로세스할 필요가 있다. 픽셀화된 디스플레이를 형성하기 위한 Al 상의 ITO 프로세스는 지겨운 작업이고 비용도 많이 든다.
본 발명은 Vcom 시프트를 저감시켜 안정화시키기 위해 반사형 LCD의 Al 및 ITO 전극 상에 피복된 약전도 박막, 예를 들어 다이아몬드형 전도(DLC) 막을 사용함으로써 이러한 문제점들을 방지한다.
박막의 약전도 막은 전하가 전극 쪽으로 흘러서 인접한 전극의 페르미 레벨을 맞추는 쪽으로 흐르게 하여 표면 전위를 조절할 수 있게 한다. 그러나, 본 DLC 막은 픽셀화된 반사형 AMLCD의 픽셀 전극들 사이에 쇼트가 생기지 않게 하기 위해 충분히 높은 저항을 갖는다. 그러므로, 본 발명에 따르면, Vcom 시프트는 작고 안정적이어서 디스플레이가 인지할 만한 플리커없이 70 Hz 미만의 프레임 속도로 프레임-인버젼 구동으로 작동될 수 있다.
예를 들어, 본 발명은 가상 및 헬멧 장착식 디스플레이에 사용된 것들과 같은 Si 웨이퍼에 기초한 반사형 AMLCD로 매우 유용하다. DLC의 패시베이션화 및 얼라인화 반사형 AMLCD는 종래의 폴리이미드 얼라인화 LC 디스플레이에 비해 몇가지 장점을 갖는다. 예를 들어, 본 발명에 따르면, 디스플레이가 70 Hz 미만의 프레임 속도로 프레임-인버젼 구동을 사용하여 작동된 경우라도 인지할 만한 플리커가 없다. 또한, 본 발명은 디스플레이가 디스플레이에 사용될 저전압 드라이버를 허용하는 저주파수에서의 프레임-인버젼으로 구동되기 때문에 소모 전력이 적다. DLC 막 양단의 전압 강하가 PI 막보다 훨씬 낮기 때문에, 활성 기판에 대해 저렴한 CMOS 프로세스가 사용될 수 있다. 또한, 본 발명에 따르면, Vcom 전압의 조정에 피드백을 제공하여 플리커를 최소화시키기 위해 실시간으로 Vcom 시프트를 검출하는데 나머지 메카니즘이 필요없다. 이러한 장점은 컬러 필터 또는 필드 순차 동작을 사용하는 모노크롬 또는 컬러 반사형 AMLCD에 대해 비교적 동일하다.
이제 도 5a를 참조하면, 본 발명을 구현하는 반사형 AMLCD 구조의 한 예가 도시되어 있다. 본 발명은 첨부된 도면에 도시된 반사형 AMLCD의 특정 구조에 제한되지 않고, 그 대신에 본 분야에 숙련된 기술자들이 알 수 있는 바와 같이, 본 발명은 임의의 형태의 유사한 디스플레이 장치에 약간의 변형을 주어 응용할 수 있다는 것을 알아야 한다.
도 5a에 도시된 예시적인 반사형 AMLCD는 반도체 기판(1)(예를 들어, 실리콘 기판) 상의 필드 산화막(12)에 의해 정해진 다수의 영역들의 각각에 형성된 전계 효과 트랜지스터(FET)를 포함한다.
FET는 다음과 같은 구성을 가질 수 있는데, 이러한 구성에 제한되는 것은 아니다. 게이트 절연막(2)(예를 들어, 두께가 150 내지 500 옹스트롬인 SiO2, Si3N4등)은 실리콘 기판(1) 상에 형성되고, 게이트 전극(4)(예를 들어, 폴리실리콘, 금속, 합금 등)은 게이트 절연막(2) 상에 형성된다. 드레인 영역(6) 및 소스 영역(8)은 게이트 전극(4)의 양측에서 실리콘 기판(1) 내로 붕소, 인과 같은 불순물을 확산 또는 주입함으로써 형성된다. 채널 영역(10)은 게이트 전극(4)의 아래에 있다.
저장 캐패시티 라인(16)은 절연막(14)(예를 들어, 산화 실리콘 막, 질화 실리콘 막 등) 상에 형성된다. 적절한 도체(예를 들어, 알루미늄, 폴리실리콘, 금속, 합금 등)로 이루어진 데이터 라인(20) 및 소스 라인(22)은 층간 절연막(14, 18) 상에 형성된다. 데이터 라인(20)은 FET의 드레인 영역(6)에 접속되고, 소스 전극(22)은 소스 영역(8)에 접속된다.
그 다음, 광 흡수 층(26)은 층간 절연막(24)(예를 들어, 산화 실리콘 질화 실리콘 등) 상부에 형성된다. 광 흡수 층(26)은 160 nm의 두께가 바람직하고, 100 옹스트롬 두께의 Ti 층(100), 1000 옹스트롬 두께의 Al 층 및 500 옹스트롬 두께의 TiN 층(500)이 차례로 적층되어 이루어져 있다. 상기 두께를 제공하기 위한 재료의 적층은 광 흡수 층(26)(예를 들어, 파장: 380 내지 700 옹스트롬)으로 들어가는 광이 반사되지 않게 하여(25%의 반사율을 얻기 위함) FET로 투과되지 않게(0%의 투과율을 얻기 위함) 할 수 있다. 광흡수 층(26)은 상기 구조에 제한되는 것은 아니고, 본 분야에 숙련된 기술자들에게 알려진 바와 같이, 이와 유사하게 기능하는 임의의 구조를 포함할 수 있다. 광 흡수 층(26)은 영상의 컨트라스트를 향상시키고, FET 내의 누출 전류를 방지하는 작용을 한다.
그 다음, 절연막(28)(예를 들어, 두께가 400 내지 500 nm인 질화 실리콘)은 광 흡수 층(26) 상에 형성되고, 광 반사 막(32)(두께가 약 150 nm인 Al, Cu로 도핑된 Al 등)은 절연막(28) 상에 형성된다. FET의 소스 전극(22) 및 광 반사 막(32)은 예를 들어, 도전성 스터드(stud)(30)(예를 들어, 스루홀 내에 화학 증착법(CVD)으로 형성된 텅스텐(W))를 사용하여 함께 접속된다. 도전성 스터드(30)는 산화 실리콘 막(24)과 질화 실리콘 막(28)을 관통한다. 광흡수 층(26)은 텅스텐 스터드(30) 주위로 오픈되므로 여기에 전기적으로 접속이 되지 않는다.
광 반사막(32)은 다수의 FET의 각각에서 분리되고, 각각의 단일 광 반사 막(32)은 하나의 서브픽셀을 구성한다. 광 반사막(32)은 규정된 간격(예를 들어, 약 0.5 내지 1.7 마이크론)으로 떨어져 배치되고, 필러(pillar)형 스페이서(34)(예를 들어, SiO2, Si3N4, 중합체 등의 필러들)는 원하는 셀 갭에 따라 결정된 두께(예를 들어, 높이)를 갖도록 형성된다. "셀 갭"은 반사막(32)과 대향 투과 전극(38) 사이의 거리로서 정의된다. 도 5b에 도시된 바와 같이, 스페이서(34)는 반사막(32) 상에 놓이지 않고 반사막(32)들 사이의 거리와 거의 동일한 폭을 갖는 방식으로 광 반사막(32)들 사이에 배치된다. 이것은 서브픽셀의 수적인 애퍼추어가 필러형 스페이서(34)로 인해 감소하지 않게 한다. 다수의 스페이서(34)는 선정된 셀 갭을 유지하기 위해 규정된 간격으로 기판의 전체에 제공된다.
투과 전극(38)은 투명 보호 기판(40)(예를 들어, 글래스, 플라스틱 판 또는 플라스틱 막 등의 기판) 상에 형성된다. 투과 전극(38)은 ITO를 포함하는 것이 바람직하지만, 상술된 임의의 투과 전극을 포함할 수도 있다.
하나 또는 두 개의 전극(32 및 38)은, 예를 들어 저전력(약 10 mW/㎠) 및 저압(약 수 파스칼) 플라즈마 증강 화학 증기 증착(PECVD) 또는 스퍼터링에 의해 증착된 수소화 비정질의 탄소, 실리콘, 또는 게르마늄, SiO2, Si3N4또는 TiO2와 같은 임의의 물질로 이루어질 수 있는 비정질 재료(35) 탄소막 또는 다이아몬드형 탄소(DLC)막으로 피복된다.
피복하기 전에, 노출된 전극(32, 38)은 클리닝 처리된다. 예를 들어, 전극(32, 38)은 이온이 제거된 물에 용해된 세제를 함유하는 초음파 배스(bath)를 사용하여 클리닝되고, 이온이 제거된 웨이스터(waster)로 린스한 다음에, 오븐에서 베이킹된다. 그 다음, 구조물은 플라즈마 생성 챔버 내로 로드되어, DLC 막 증착 동안에 20℃에서 약 250℃까지의 온도로 유지된다. DLC 막(35)은 수 파스칼의 압력에서 2% He 또는 2% Ar을 갖는 CH4또는 C2H2의 혼합물에서 증착된다. 플라즈마에 의해 발생된 손상을 최소화하기 위해, 플라즈마를 생성하는 rt 전력 밀도는 약 5 mW/㎠로 유지되어 분당 약 3 nm의 증착 속도를 달성한다.
DLC 막(35)의 총 두께는 약 5 nm이고, 저항은 104에서 1011 ohm-cm이다. 그 다음, DLC 막은 본 명세서에 참고로 사용된 S.-C.A. Lien, P. Chaudhri, J.A.Lacy, R.A.John 및 J.L.Speidell에 의한 IBM Jour. of Res. & Develop.의 "Active-matrix Display Using Ion-Beam-Processed Polyimide Film for Liquid Crystal Alignment"에 설명된 바와 같이, 벨벳 또는 나일론 섬유에 의해 감겨진 회전 휠에 의해 버핑(buffing)되거나 또는 Ar 이온에 의해 처리되어, 액정 얼라인먼트를 위한 바람직한 방위를 유도할 수 있다.
투과 전극층(38)은 광 반사막(32)과 대향 전극(38) 사이에 보이드(36)를 형성하는 Three Bond International, Inc.의 접착제와 같은 다수의 널리 공지된 일반적인 접착제들 중의 소정의 것을 사용하여 필러형 스페이서(34)에 부착된다.
그 다음, 이 구조물은 완전한 반사형 LC 셀을 형성하도록 조립된다. 그 다음, EM Merck 사의 TL215와 같은 LC 혼합물이 LC 셀 내로 진공 주입될 수 있고, 그 다음 주입 홀은 에폭시 또는 UV 광감 수지로 밀봉되어야 한다. 액정 분자(36)는 본 분야에 숙련된 기술자들에게 널리 알려진 바와 같이 방위 막에 의해 방향이 정해지는 것이 바람직하다.
도 5b는 반사형 AMLCD의 화소의 매트릭스를 도시한 사시도이다. 도시된 바와 같이, 필러형 스페이서(34)는 광 반사막(32)들 사이의 영역에 규정된 간격으로 형성된다. 스페이서(34)는 여러 가지 모양을 가질 수 있고, 스페이서(70, 72 74)로 도시된 바와 같이 여러 위치에 설정될 수 있다. 이 실시예에서, 각각의 광 반사막(32)은 각각의 사이드 길이가 동일한(예를 들어, 17 마이크론) 사각형으로 형성된 서브픽셀로 구성된다. 서브픽셀은 도시된 바와 같이 행 및 열의 매트릭스로 배열되는 것이 바람직하다. 예를 들어, 서브픽셀은 1280행과 1600열의 매트릭스로 배열될 수 있다.
반사형 AMLCD의 반사막(32)은 투명 보호 기판(40)으로부터 들어오는 광을 반사시키고, 또한 전압을 액정층(36)에 공급하는 디스플레이 전극으로서 기능한다. FET는 게이트(4)가 온될 때 데이터 라인(20)으로부터 광 반사막(32)(예를 들어, 디스플레이 전극)으로 신호 전압을 인가하는 스위칭 소자로서 기능한다.
이 구조물은 투명 기판(40)으로부터 들어오는 광이 광 반사막(32)으로 이동할 수 있게 한 다음에 반사에 의해 투명 기판(40)을 빠져나갈 수 있게 함으로써 동작한다. 대안적으로, 광은 광 반사막(32)(디스플레이 전극으로서 작용)과 대향 전극(38) 사이에 인가된 전압을 변화시킴으로써(FET가 온될 때), 따라서 광 투과율을 변화시킴으로써 (예를 들어, 액정 분자의 방향을 변화시킴으로써) 액정 재료(36)를 통해 통과하는 것이 방지된다.
상술된 바와 같이, 도 1의 투과 전극(105 및 106) 및 도 5a의 전극(38)에 사용될 수 있는 인듐 산화물, 아연 산화물, 주석 산화물, 인듐-아연 산화물(IZO) 및 인듐-주석 산화물(ITO)과 같은 몇가지 재료가 있긴 하지만, 반사형 또는 투과형 AMLCD의 경우에, ITO는 가시광에서의 양호한 투명성과 적절한 전도성을 갖고, 제조하는 데도 비용이 저렴하기 때문에 바람직한 선택이다.
그러나,도 5a에 도시된 구조와 같은 LC 셀 내에 반사기가 조립된 반사형 AMLCD의 경우에, 최소한 한 전극은 반사형으로 되어야 하고, 다른 전극은 가시 영역에서 투명하거나 또는 부분적으로 투명해야 한다. 투과형 AMLCD로 만들어진 것과 조화를 이루기 위해 투과 전극과 반사 전극 모두에 사용될 수 있는 하나의 재료는 없다. 반사형 AMLCD의 경우에는 인듐 주석 산화물을 투과 전극(105)으로 선택하는 것이 바람직하고, 알루미늄 또는 은(또는 이들을 합금한 것)을 반사 전극(예를 들어, 도 1의 전극(106) 및 도 5a의 전극(38))으로 선택하는 것이 바람직하다.
반사형 AMLCD에 있어서, 투명 ITO 전극은 예를 들어, 반사형 Al 전극으로 대체되는데, 이것은 디스플레이의 몇몇 위치에서 인지할 만한 플리커를 초래하는 Vcom 시프트가 디스플레이 패널 양단에서 상당히 많게 하고 불균일하게 한다(그리고 시간을 초과하여 드리프트하게 한다).
본 발명은 Vcom 시프트가 디스플레이 패널 양단에서 균일하게 작고, 상이한 동작 조건 하에서 시간을 초과해도 안정되게 하는 도 5a에 도시된 반사형 AMLCD의 전극(38)과 픽셀 전극(32)을 보호하기 위해 비정질 탄소막 또는 다이아몬드형 탄소막(35)을 사용한다.
발명가들은 본 반사형 LC 디스플레이의 Vcom 시프트를 시간의 함수로서 측정했다. Vcom 시프트의 측정을 위해, 반사형의 45。 비틀린 셀이 약 0.9 내지 1.05 μm의 △n 관계(△n은 LC 혼합물의 복굴절임)를 만족시키는 셀 갭 d를 갖게 제조되었다. 디스플레이는 오실로스코프에 접속된 포토다이오드에 의해 검출된 마이크로스코프로부터 반사된 광으로 조사하기 위해 청색광을 사용하는 마이크로스코프 상에 배치되었다. 60 Hz의 프레임 속도로 프레임-인버젼 구동을 시뮬레이트하기 위해, 진폭이 약 2 V인 30 Hz의 구형파가 Al 전극(214)에 인가되었고, 가변 DC 전압원이 반사형 LC 셀의 ITO 전극에 접속되었다. 그 다음, DC 전압은 오실로스코프 상에 표시된 포지티브와 네가티브 전압 사이클들 간의 반사형 LC 셀의 전기-광학 응답을 동등하게 하는 방식으로 조정되었다. 이러한 DC 전압의 결과는 그 시간에서의 Vcom 시프트의 데이터였다.
발명가들은 Vcom 시프트를 시간의 함수로서 측정했고, 그 결과는 도 6에 도시되어 있다. 더욱 구체적으로, 도 6은 본 발명의 DLC 막(35)에 있어서, Vcom 시프트의 측정값이 작았고 60분을 초과하여 Vcom 시프트 상에 무시할 만한 드리프트가 있었다는 것을 나타낸 것이다. 더욱이, 시간의 함수로서 측정된 Vcom 시프트는 도 6에 표시된 바와 같이 상이한 셀 프로세싱 조건에 영향을 받지 않고, 여기에서 곡선 500, 510 및 520은 DLC막 패시베이션화 기판을 이온이 제거된 물, 이소프로필 알콜로 세척하는 경우를 나타낸 것으로, 각각 LC 셀의 조립 전에는 아무런 처리도 하지 않는다.
이들 작은 값의 Vcom 시프트는 DLC 막(35)이 LC 셀 내부의 LC 매질 양측 상의 일함수의 합과 표면 전위를 거의 동일하게 하기 위해 Al 및 ITO 전극을 보호한다는 것을 나타낸다. 시간을 초과해도 안정한 Vcom 시프트는 LC 매질과 DLC 패시베이션화 전극들 사이의 2개의 인터페이스 상에 트랩된 전하의 불균형이 작고 변화가 없다는 것을 의미한다. 또한, 트랩된 전하의 불균형은 종래의 반사형 액정 디스플레이의 얼라인먼트에 일반적으로 사용된 훨씬 두꺼운 폴리이미드 막(약 70 nm)에 비해서 매우 얇은 DLC 막(약 5 nm)으로 인해 LC 매질 내에 더 적은 전계(또는 이와 동등하게 더 적은 플리커)를 발생시켰다.
이러한 결과는 DLC 막 패시베이션화 반사형 LC 셀 양단에 걸쳐 누적된 이온에 의해 발생된 전계가 DLC 막(35) 패시베이션이 없는 폴리이미드 얼라인화 셀의 경우보다 작은 약 1 정도의 크기였다는 것을 보여준 DC 바이어스 연구에 의해 검증되었다. 이것은 약전도의 얇은 DLC 막이 LC 매질에 인접한 인터페이스 상에서 더 적은 전하를 트랩할 가능성이 존재한다.
본 발명의 제2 실시예는 반사형 AMLCD의 투과 및 반사 전극을 보호하기 위한 DLC 막(35)의 준비에 있어서 제1 실시예와 유사하다. 그러나, 제2 실시예에 있어서는 도 9에 도시된 바와 같이, 전극(32, 38) 상에 DLC 막(35)을 증착한 후에, 두께가 5 내지 100 nm인 얇은 폴리이미드 또는 폴리아미드 막(90)이 DLC 막(35)의 상부에 증착되어 인접한 액정 분자에 대해 방위막으로서 작용한다.
이러한 폴리이미드 또는 폴리아미드 막(90)을 형성하는 공정 절차는 본 분야에 숙련된 기술자들에게 널리 공지되어 있다. 예를 들어, 옵셋 프린팅 또는 스핀 코팅의 순서로 폴리이미드 또는 폴리아미드 막(90)이 증착된다. AMLCD 구조물은 80 내지 85℃에서 미리 베이킹되고, 최종적으로 약 1시간동안 약 180℃에서 베이킹될 수 있다. 그 다음, 폴리이미드 또는 폴리아미드 막(90)은 하부의 폴리이미드 또는 폴리아미드 막과 접촉하도록 되어 있는 벨벳 또는 나일론 섬유로 감겨진 회전 휠 하에서 지향성 버핑 처리를 받게 된다.
도 7은 패시베이션 층으로서 DLC 막을 갖고 얼라인먼트 층으로서 러빙된 폴리이미드를 갖는 반사형 디스플레이의 경우에 측정된 Vcom 시프트를 시간의 함수로서 도시한 그래프이다. 도 7은 시간 0에서의 Vcom이 도 8에 도시된 DLC 패시베이션이 없는 600 mV의 동일한 폴리이미드 막에 비해 거의 0인 것을 보여준다. 도 7 및 도 8에 도시된 시간 초과된 Vcom의 드리프트는 폴리이미드 자신 때문이다. 제2 실시예에 있어서, DLC 막(35)은 패시베이션 막으로서만 작용하고, DLC 막(35)의 상부에 있는 폴리이미드 또는 폴리아미드 막(90)은 프로세싱 비용을 낮추기 위해 액정 분자를 얼라인하는 데 사용된다. 본 명세서에 제공된 기술 분야에 숙련된 기술자들에게 알려진 바와 같이, 얼라인먼트 층(90)에 사용된 막의 형태는 폴리이미드 또는 폴리아미드 막에 한정되지 않고, LC 디스플레이의 얼라인머트 층으로서 적절하게 기능하는 SiOx또는 MgF2와 같은 경사지게 증발된 무기 막의 어떤 형태일 수 있다.
그러므로, 본 발명의 플리커가 없는 반사형 액정 디스플레이는 비정질 패시베이션 층을 반사형 액정 디스플레이의 전극 상에 증착함으로써 형성된다. 패시베이션 층은 저항이 104 내지 1011 ohm-cm인 1 내지 100 nm의 두께를 갖고, 저압 플라즈마 증강 증착법으로 증착된다. 패시베이션 층은 또한 액정 분자의 단방향성 얼라인먼트 시의 얼라인먼트 층으로서 작용할 수 있다.
상술된 바와 같이, 본 발명의 DLC 층(35)에 있어서, Vcom 시프트는 작고 안정적이므로, 디스플레이는 인지할 만한 플리커가 없는 70 Hz 미만의 프레임 속도로 프레임-인버젼 구동으로 작동될 수 있다. 또한, 본 발명은 디스플레이에 더 낮은 전압 드라이버가 사용될 수 있게 하는 저주파수에서의 프레임 인버젼으로 디스플레이가 구동되기 때문에 전력이 더 적게 소모된다. DLC 막 양단의 전압 강하가 PI 막보다 훨씬 낮기 때문에, 활성 기판에 더욱 저렴한 CMOS 프로세스가 사용될 수 있다. 또한, 본 발명에 따르면, Vcom 전압의 조정에 피드백을 제공하여 플리커를 최소화하기 위해 Vcom 시프트를 실시간으로 검출하는 데 필요한 또 다른 메카니즘이 필요없게 된다.
본 발명은 양호한 실시예의 관점에서 설명되었지만, 본 분야에 숙련된 기술자들은 본 발명이 첨부된 특허청구 범위의 정신 및 범위 내에서 변형될 수 있다는 것을 알 수 있을 것이다.

Claims (20)

  1. 반사형 액정 디스플레이에 있어서,
    제1 형태의 전극,
    상기 제1 형태의 전극 맞은 편에 위치되어, 상기 제1 형태의 전극과는 반대 형태인 제2 형태의 전극, 및
    상기 제1 형태의 전극과 상기 제2 형태의 전극 사이의 액정 재료
    를 포함하고,
    상기 제1 및 제2 형태의 전극들 중의 최소한 한 전극은 상기 액정 재료에 인접한 비정질 층을 포함하는 반사형 액정 디스플레이.
  2. 제1항에 있어서, 상기 제1 형태의 전극은 투과형 전극을 포함하고, 상기 제2 형태의 전극은 반사형 전극을 포함하는 반사형 액정 디스플레이.
  3. 제1항에 있어서, 상기 비정질 층은 수소화 비정질 탄소, 실리콘, 게르마늄, SiO2, Si3N4및 TiO2중의 하나를 포함하는 반사형 액정 디스플레이.
  4. 제1항에 있어서, 상기 비정질 층은 상기 액정 재료에 부합하는 단방향성 방위를 갖는 반사형 액정 디스플레이.
  5. 제1항에 있어서, 상기 비정질 층과 상기 액정 재료 사이에 폴리이미드 층, 폴리아미드 층 또는 경사지게 증발된(oblique-evaporated) 무기 층 중의 하나를 더 포함하는 반사형 액정 디스플레이.
  6. 제1항에 있어서, 상기 제1 형태의 전극과 상기 반사 전극 사이의 전압은 상기 액정 재료의 투명도를 변화시키는 반사형 액정 디스플레이.
  7. 제1항에 있어서, 상기 비정질 층은 패시베이션 층을 포함하는 반사형 액정 디스플레이.
  8. 반사형 액정 디스플레이에 있어서,
    투과 전극,
    상기 투과 전극의 맞은 편에 위치된 반사 전극, 및
    상기 투과 전극과 상기 반사 전극 사이의 액정 재료
    를 포함하고,
    상기 투과 전극과 상기 반사 전극 중의 최소한 한 전극은 상기 액정 재료에 인접한 비정질 탄소 층을 포함하는 반사형 액정 디스플레이.
  9. 제8항에 있어서, 상기 투과 전극은 인듐 주석 산화물(indium tin oxide)을 포함하고, 상기 반사형 전극은 알루미늄을 포함하는 반사형 액정 디스플레이.
  10. 제8항에 있어서, 상기 비정질 탄소 층은 수소화 비정질 탄소, 실리콘, 게르마늄, SiO2, Si3N4및 TiO2중의 하나를 포함하는 반사형 액정 디스플레이.
  11. 제8항에 있어서, 상기 비정질 탄소 층은 상기 액정 재료에 부합하는 단방향성 방위를 갖는 반사형 액정 디스플레이.
  12. 제8항에 있어서, 상기 비정질 탄소 층과 상기 액정 재료 사이에 폴리이미드 층, 폴리아미드 층 또는 경사지게 증발된 무기 층 중의 하나를 더 포함하는 반사형 액정 디스플레이.
  13. 제8항에 있어서, 상기 투과 전극과 상기 반사 전극 사이의 전압은 상기 액정 재료의 투명도를 변화시키는 반사형 액정 디스플레이.
  14. 제8항에 있어서, 상기 비정질 탄소 층은 패시베이션 층을 포함하는 반사형 액정 디스플레이.
  15. 반사형 액정 디스플레이를 형성하는 방법에 있어서,
    제1 형태의 전극을 형성하는 단계,
    상기 제1 형태의 전극 맞은 편에 위치 설정되어 상기 제1 형태의 전극과 반대 형태인 제2 형태의 전극을 형성하는 단계,
    상기 제1 형태의 전극과 상기 제2 형태의 전극 사이에 액정 재료를 형성하는 단계, 및
    상기 액정 재료에 인접한 상기 제1 형태의 전극과 상기 제2 형태의 전극 중의 최소한 한 전극 상에 비정질 층을 형성하는 단계
    를 포함하는 반사형 액정 디스플레이의 형성 방법.
  16. 제15항에 있어서, 상기 제1 형태의 전극 형성 단계는 투과형 전극을 형성하는 단계를 포함하고, 상기 제2 형태의 전극 형성 단계는 반사형 전극을 형성하는 단계를 포함하는 방법.
  17. 제15항에 있어서, 상기 비정질 층의 형성 단계는 수소화 비정질 탄소, 실리콘, 게르마늄, SiO2, Si3N4및 TiO2층 중의 하나를 형성하는 단계를 포함하는 방법.
  18. 제15항에 있어서, 상기 방법은 상기 액정 재료에 부합된 단방향성 방위를 갖기 위해 상기 비정질 층을 형성하는 단계를 포함하는 방법.
  19. 제15항에 있어서, 상기 비정질 층과 상기 액정 재료 사이에 폴리이미드 층, 폴리아미드 층 또는 경사지게 증발된 무기 층 중의 하나를 형성하는 단계를 더 포함하는 방법.
  20. 제15항에 있어서, 상기 제1 형태의 전극과 상기 반사 전극 사이의 전압은 상기 액정 재료의 투명도를 변화시키는 방법.
KR10-2000-0020584A 1999-04-23 2000-04-19 반사형 액정 디스플레이의 2개의 전극들 사이의 불균형ｄｃ 전압을 박막 패시베이션에 의해 감소시키는 방법 KR100424132B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/296,588 US6995821B1 (en) 1999-04-23 1999-04-23 Methods of reducing unbalanced DC voltage between two electrodes of reflective liquid crystal display by thin film passivation
US09/296,588 1999-04-23
US9/296,588 1999-04-23

Publications (2)

Publication Number Publication Date
KR20010020759A true KR20010020759A (ko) 2001-03-15
KR100424132B1 KR100424132B1 (ko) 2004-03-22

Family

ID=34572600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0020584A KR100424132B1 (ko) 1999-04-23 2000-04-19 반사형 액정 디스플레이의 2개의 전극들 사이의 불균형ｄｃ 전압을 박막 패시베이션에 의해 감소시키는 방법

Country Status (3)

Country Link
US (1) US6995821B1 (ko)
KR (1) KR100424132B1 (ko)
TW (1) TWI225174B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916254B2 (en) * 2003-10-27 2011-03-29 Hitachi Displays, Ltd. Liquid crystal display apparatus for performing alignment process by irradiating light
WO2006052370A2 (en) * 2004-11-03 2006-05-18 Applied Materials, Inc. Diamond like carbon films
WO2006095577A1 (ja) * 2005-03-08 2006-09-14 Sharp Kabushiki Kaisha 金属材料およびその製造方法、薄膜装置およびその製造方法、素子側基板およびその製造方法、液晶表示装置およびその製造方法
US8426905B2 (en) * 2007-10-01 2013-04-23 Kovio, Inc. Profile engineered, electrically active thin film devices
JP5636981B2 (ja) * 2011-01-21 2014-12-10 セイコーエプソン株式会社 液晶表示装置及び電子機器
JP2022170801A (ja) * 2021-04-30 2022-11-11 株式会社アイシン 調光フィルム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
US4640744A (en) * 1984-01-23 1987-02-03 Standard Oil Company (Indiana) Amorphous carbon electrodes and their use in electrochemical cells
US4972250A (en) * 1987-03-02 1990-11-20 Microwave Technology, Inc. Protective coating useful as passivation layer for semiconductor devices
US4826293A (en) * 1987-03-03 1989-05-02 Hughes Aircraft Company Electron beam addressed liquid crystal light valve with input sheet conductor
ES2072321T3 (es) * 1989-02-01 1995-07-16 Siemens Ag Capa de pasivado electroactiva.
FR2675947A1 (fr) * 1991-04-23 1992-10-30 France Telecom Procede de passivation locale d'un substrat par une couche de carbone amorphe hydrogene et procede de fabrication de transistors en couches minces sur ce substrat passive.
JPH0618908A (ja) * 1992-07-02 1994-01-28 Ricoh Co Ltd 液晶表示装置
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP3393458B2 (ja) * 1995-07-19 2003-04-07 ソニー株式会社 反射型ゲストホスト液晶表示装置
US5990988A (en) * 1995-09-01 1999-11-23 Pioneer Electric Corporation Reflection liquid crystal display and a semiconductor device for the display
EP0823654A3 (en) * 1996-08-06 1998-11-25 Canon Kabushiki Kaisha Reflection-type liquid crystal apparatus
KR100225099B1 (ko) * 1996-10-10 1999-10-15 구자홍 액정표시장치 및 그 제조 방법
JP3541650B2 (ja) * 1996-10-22 2004-07-14 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
EP1382992B1 (en) * 1996-10-22 2012-11-14 Seiko Epson Corporation Reflective liquid crystal panel substrate
US5764324A (en) * 1997-01-22 1998-06-09 International Business Machines Corporation Flicker-free reflective liquid crystal cell
FR2767462B1 (fr) * 1997-08-20 2002-10-25 Moulinex Sa Couvercle de cuve d'un appareil de cuisson
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
JP3210274B2 (ja) * 1997-08-25 2001-09-17 松下電器産業株式会社 反射型液晶表示素子
US6061114A (en) * 1998-02-23 2000-05-09 International Business Machines Corporation Alignment of liquid crystal layers

Also Published As

Publication number Publication date
TWI225174B (en) 2004-12-11
KR100424132B1 (ko) 2004-03-22
US6995821B1 (en) 2006-02-07

Similar Documents

Publication Publication Date Title
KR100271201B1 (ko) 플리커가없는반사액정셀
US7924375B2 (en) In-plane switching mode liquid crystal display device with adjustable viewing angle and method of fabricating the same
US6281957B1 (en) In-plane switching mode liquid crystal display device
JP3127894B2 (ja) アクティブマトリクス型液晶表示装置
US6661492B2 (en) In-plane switching LCD device
US6191837B1 (en) IPS LCD having an organic conductive layer outside the subtrate
US9348178B2 (en) Liquid crystal display panel and liquid crystal display device
JPH06214244A (ja) アクティブマトリクス型液晶表示装置
US7880822B2 (en) Liquid crystal display panel and liquid crystal display device
JP3051280B2 (ja) 液晶表示装置
CN101149540A (zh) 液晶显示装置
KR20110080627A (ko) 액정 표시 장치
KR100424132B1 (ko) 반사형 액정 디스플레이의 2개의 전극들 사이의 불균형ｄｃ 전압을 박막 패시베이션에 의해 감소시키는 방법
KR101499241B1 (ko) 액정 표시 장치
US7408608B2 (en) In-plane switching mode LCD device having particular pixel electrodes and particular common electrodes
JP5009145B2 (ja) 液晶表示装置
CN100476536C (zh) 面内切换模式液晶显示器件
WO2006087685A1 (en) Lcd with reduced flicker and a method for manufacturing thereof
EP3316023A1 (en) Liquid crystal display device
US9377656B2 (en) Liquid crystal display device
KR20090056641A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US6972818B1 (en) In-plane switching mode liquid crystal display device
KR20070002677A (ko) 액정표시소자
KR20070092896A (ko) 액정표시소자
KR20080044579A (ko) 액정 표시 패널 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee