KR20010017813A - 플립 칩 구조와 그 제조 방법 - Google Patents
플립 칩 구조와 그 제조 방법 Download PDFInfo
- Publication number
- KR20010017813A KR20010017813A KR1019990033510A KR19990033510A KR20010017813A KR 20010017813 A KR20010017813 A KR 20010017813A KR 1019990033510 A KR1019990033510 A KR 1019990033510A KR 19990033510 A KR19990033510 A KR 19990033510A KR 20010017813 A KR20010017813 A KR 20010017813A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- bonding pads
- conductive material
- carrier
- disposed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
본 발명은, 리소그라피, 식각, 전기 도금 공정을 수행하는 것이 아니라, 현행의 패키지 공정에 적합하며, 동시에 양호한 도전 특성을 구비하는 플립 칩 구조와 그 제조 방법을 제공한다.
적어도 하나의 본딩 패드를 갖는 칩을 제공하는 단계와, 상기 본딩 패드 상에 제각기 도전 재료를 배치하는 단계와, 상기 도전 재료 상에 제각기 금속홀을 배치하는 단계로 구성되는 플립 칩 구조의 제조 방법이며, 금속홀 표면을 사전에 금속 도금 처리한 것이다.
Description
본 발명은 집적 회로의 패키지 구조에 관한 것이며, 특히 플립 칩(flip chip) 구조와 그 제조 방법에 관한 것이다.
도 1에 있어서 종래 기술과 관계되는 플립 칩 구조의 범프(bump) 제조 프로세스는, 우선 (a)의 알루미늄제 본딩 패드(bonging pad)(10)상에 베리어(barrier)막(12), 티타늄(Ti)금속막(14), 동(銅)금속막(16)을 순차적으로 형성하고 동금속막(16) 상에 패터닝된 포토 레지스트막(18)을 형성하고 있다.
다음, (b)의 포토 레지스트막(18)에 의해 노출된 동금속막(16) 상에 전기도금(electroplating)에 의해서 동금속막(20)을 형성하고, 다시 전기 도금으로 동금속막(20) 및 포토 레지스트막(18) 표면의 일부분에 아연납(SnPb)막(22)를 형성하고 있다.
그리고,(c)에 있어서, 포토 레지스트막(18)을 제거하고 리플로우(reflow)를 행하며, 아연납막(22)를 범프(24)로 형성하고 있다. 식각에 의해서 티타늄 금속막(14) 및 동금속막(16)을 부분적으로 제거해서 티타늄 금속막(14a) 및 동금속막(16a)를 형성하고 있다.
이와 같은 제조 프로세스는, 수 회의 리소그라피·식각 공정을 반복하므로 공정이 복잡하며, 전기 도금을 수행하므로 전기 도금에 의해 칩 상의 배선에 영향을 미치는 것이다.
또한, 도 2에 나타나듯이 다른 종래 기술과 관계되는 플립 칩 구조로서, 스크린 인쇄(screen printing), 디스펜싱(dispensing), 핀 트랜스퍼(pin transfer)등에 의해 도전 수지(conductive resin, 에폭시 수지(epoxy resin)가 많다)를 본딩 패드(26) 상에 직접 배치해서 범프(28)로서 사용하는 경우가 있었다. 그러나, 도전 수지를 사용하면, 땜납(solder)에 의한 접합이 불가능해지므로, 이와 같은 플립 칩 구조를 채택할 경우, 그리고 나서 어셈블리(assembly) 공정 및 관련하는 캐리어(carrier) 또는 인쇄 회로 기판(printed circuit board)에 붙이며, 어느 경우라도 접점(contact) 설계를 변경해서 상용되어 온 땜납을 도전 수지로 대체해야 하기 때문에, 제조 비용의 증가를 초래하게 된다. 또한, 도전 수지의 도전성은, 금속보다 뒤떨어지기 때문에 도전 수지를 이용한 플립 칩 구조의 도전성은, 금속 범프를 이용한 플립 칩 구조보다 뒤떨어지며, 앞으로, 고전달속도 및 저에너지 손실이라는 흐름에서 보면, 장치적인 면에 있어서, 신호 전달의 저항치가 높은 것이며, 신호 지연(delay) 또는, 신호 감쇄(decay)를 일으키는 것이 된다.
여기서, 본 발명의 제 1목적은, 그 제조 프로세스에 있어서, 복잡한 리소그라피·식각 및 전기 도금 공정을 행할 필요없이, 종래의 캐리어 구조 및 패키지 공정에 적합하는 플립 칩 구조와 그 제조 방법을 제공하는 것에 있다. 그리고, 본 발명의 제 2목적은, 양호한 도전 특성을 구비하고, 장래의 고전달성 요구에 대응할 수 있는 플립 칩 구조와 그 제조 방법을 제공하는 것이다.
도 1은 종래 기술의 플립 칩 구조와 제조 방법을 나타내는 단면도,
도 2는 다른 종래 기술에 관계되는 플립 칩 구조를 나타내는 단면도,
도 3은 본 발명과 관계되는 플립 칩 구조와 제조 방법을 나타나는 단면도,
도 4는 패키지 상에 히터 슬러그를 설치한 구조를 나타낸 단면도,
도 5는 칩 상에 히터 슬러그를 설치한 구조를 나타낸 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
30 : 칩 32 : 본딩 패드
36 : 도전 수지 38 : 동금속홀
39 : 도금막 40 : 캐리어
41 : 배선 접점 42 : 땜납
44 : 충전 수지 46 : 패키지 수지
48 : 히터 슬러그
상기 과제를 해결하고, 원하는 목적을 달성하기 위해서, 본 발명에 관계되는 플립 칩과 그 제조 방법은, 칩 상에 복수개의 본딩 패드를 배치함과 동시에, 도전 재료를 사용해서 각 본딩 패드 상에 사전에 표면 전기 도금 처리를 동금속홀을 접합하는 구성으로 되어 있다.
(작용)
상기 구성에 의해서, 본 발명과 관련되는 플립 칩 구조와 그 제조 방법은, 동금속홀 및 도전 재료에 의해 범프를 형성함으로서, 대량 생산에 적합함과 동시에 종래의 캐리어 구조 및 패키지 공정에 적합하기 때문에 설계를 변경할 필요가 없다. 또한, 복잡한 리소 그라피·식각 및 전기 도금 공정을 수행할 필요가 없으므로, 제품의 신뢰성을 향상시킬 수 있다. 더욱이, 동금속홀은, 도전성이 양호하므로, 뛰어난 신호 전달성을 달성함과 동시에 적절한 표면 전기 도금 처리를 실시함으로서 회로 기판 또는 캐리어의 전기 접속 효과를 향상시켜서 수율을 개선할 수 있다.
(실시예)
이하, 본 발명과 관련된 바람직한 실시예를 도면에 의거하여 설명한다.
도 3(a)에 있어서, 칩(30) 상의 본딩 패드(32)를 설치함과 동시에, 베리어막(34)를 형성하고 나서, 본딩 패드(32)를 노출시킨다. 또한, 칩(30)은, 일반적인 반도체 칩임과 동시에 도시되어 있지는 않지만, 많은 전기 소자와 배선이 만들어져 있다. 본딩 패드(32)의 재료를, 예를들면 알루미늄으로 하고, 칩(30) 상의 도시되어 있지 않은 배선 및 전기 소자에 접속되어 있다. 도전 재료(36)의 재료는, 도전 수지, 이방성 도전 페스트(Anisotropic Conductive Paste = ACP), 이방성 도전 필름(Anisotropic Conductive Film = ACF), 은 페스트(Ag paste) 중, 어느 것으로도 가능하며, 도전 재료(36)을 형성하는 방식으로서는 스크린 인쇄, 디스펜싱, 핀 트랜스퍼, 펀치(punch) 점착(ACF에 대응) 중, 어느 경우라도 가능하다.
도 3(b)에 있어서, 도전 재료(36) 상에 동금속홀(38)을 배치하나, 이 도전재료(36) 및 동금속홀(38)에 의해서 범프를 형성한다. 동금속홀(38)에는, 사전에 전기 도금 처리해서 도금막(39)를 형성해 두고, 다음 공정에서의 납땜능(solderability)·항산화성(抗酸化性)·항부식성(抗腐蝕性)을 향상시키는 것으로 한다. 도금막(39)의 재료는, 금(Au),은(Ag), 아연(Sn), 파라듐(Pd), 니켈(Ni) 및 이들의 조합에서 선택할 수 있다.
상술과 같은 제조 프로세스에서 알 수 있듯이, 본 발명에서는, 범프를 제작할 시에, 리소그라피·식각 공정을 필요로 하지 않고, 범프를 형성할 수 있기 때문에, 공정을 간략화할 수 있다. 더구나, 동금속홀(38)의 도금막(39) 부분은, 칩(30)과는 별개로 독립해서 형성할 수 있으므로, 칩(30)의 전기 특성에 영향을 미치지 않는다. 또한, 도전 재료(36) 및 동금속홀(38)의 배치는, 한꺼번에 대량으로 행할 수 있으므로, 생산성을 향상시킬 수 있다.
도 3(c)에 있어서, 캐리어(40)의 배선 접점(41) 상에 땜납(42)를 배치해 두고, 칩(30)을 플립시켜서 캐리어(40) 상에 동금속홀(38) 및 땜납(42)를 사이에 두고 접합한다. 그리고, 언더필(underfill)을 행하고, 칩(30)과 캐리어(40) 사이에 충전(充塡) 수지(44)를 주입해서 어셈블리 신뢰성을 향상시킨다. 한편, 캐리어(40)으로서는, 홀 그리드 어레이 기판(BGA substrate), 랜드 그리드 어레이 기판(LGA substrate), 인쇄 회로 기판(PCB) 중 어느 것으로도 선택할 수 있다. 또한, 캐리어(40)의 재료로서는, BT 수지, FR4 수지, 세라믹 재료, 폴리이미드(polyimide) 중 어느 것으로도 선택할 수 있다.
도 4에 있어서, 본 발명과 관련된 플립 칩 구조의 일 실시예를 나타내면, 충전 수지(44)를 주입한 후, 봉지(封止) 수지(46) 상에 히터 슬러그(48)을 피착시켜서 패키지 전체의 방열성을 향상시킨다. 이 봉지 수지(46)의 재료는, 에폭시 수지를 포함 할 수 있다.
도 5에 있어서, 본 발명과 관련된 플립 칩 구조의 다른 실시예를 나타내면, 충전 수지(44)를 주입한 후, 봉지 수지(46)으로 칩(30)을 그 뒷면(도면 윗 부분의 한 표면)을 제외하고 덮어싸서 패키지 구조를 형성하고, 노출된 뒷면 상에 히터 슬러그(48)을 직접 피착시키면, 칩(30)이 발생시키는 열을 직접 방열할 수 있기 때문에, 방열 효과를 향상시키는 것이 가능하다.
따라서, 도 3에서 도 5에 있어서, 본 발명과 관련되는 플립 칩 구조와 그 제조 방법은, 범프를 동금속홀(38)에 의해 형성하므로, 캐리어(40) 상의 땜납(42)와 직접 본딩할 수 있으며, 더구나 도금막(39)에 의해 땜납(42)의 본딩성을 개선할 수 있다. 또한, 이 실시예는 동금속홀(38)을 칩(30)의 본딩 패드(32) 상에 배치하고 나서, 캐리어(40) 또는 회로 기판(도면에 미도시)과 접합하나, 각 해당분야에 상세한 당업자라면 알 수 있듯이 동금속홀(38)을 우선 캐리어(40) 또는 회로 기판 상에 접합하고 나서 본딩 패드(32) 상에 도전 재료(36)을 갖는 칩(30)과 동금속홀(38)을 접합해도 그 효과 및 구조는, 이 실시예와 동등한 것이 된다.
결국, 본 발명과 관련된 플립 칩 구조는, 종래 기술의 패캐지 공정의 적합성을 가지므로, 제조 프로세스 및 캐리어 구조를 변경할 필요가 없다. 동금속홀(38)을 전기 도금 처리함으로서, 땜납성·항산화성·항부식성을 향상시킬 수 있다.
이상과 같이, 본 발명을 바람직한 실시예에 따라 개시했으나, 당업자라면 쉽게 이해 할 수 있듯이 본 발명의 기술 사상의 범위 내에서 변경 및 수정이 당연히 행해질 수 있으므로, 그 특허권 보호의 범위는, 특허 청구의 범위 및 그와 균등한 영역을 기준으로서 정해야 한다.
이상의 구성에 의해, 본 발명과 관련된 플립 칩 구조와 그 제조 방법은, 적어도 다음과 같은 이점을 지닌다.
1. 본 발명에서는, 범프를 동금속홀과 도전 재료에 의해 복잡한 리소그라피·식각 및 전기 도금 공정을 필요로 하는 것이 아니라, 직접 형성하기 때문에 공정을 보다 간략화 할 수 있다. 더구나, 도전 재료 및 동금속홀을 한꺼번에 대량으로 배치할 수 있으므로, 생산성을 향상할 수 있다.
2. 본 발명은, 동금속홀을 범프로 하고 있기 때문에, 땜납과 직접 결합할 수 있으며, 제조 프로세스 및 캐리어 구조를 변경할 필요가 없고, 현재의 패키지 공정에 적합할 수 있다.
3. 장래적인 반도체 제품의 고속화, 에너지 절약화의 필요에 대응하기 때문에, 나중에 동을 배선 재료로서 채택할 경향이 높아지고 있다. 그리고, 본 발명과 관련된 플립 칩 구조와 그 제조 방법은, 동금속홀을 접합 매체로서 하고 있기 때문에 양호한 도전 특성을 갖고, 전기 저항을 절감하며, 신호의 지연 및 감쇄를 방지 할 수 있으므로, 장래적인 필요에 적합하게 된다.
Claims (22)
- 적어도 하나의 본딩 패드를 갖는 칩을 제공하는 단계와;상기 본딩 패드 상에 각각 도전 재료를 배치하는 단계 및;상기 도전 재료 상에 각각 금속홀을 배치하는 단계를 구비하는 것을 특징으로 하는 플립 칩 구조의 제조 방법.
- 제 1 항에 있어서,상기 도전 재료를 배치하는 방법이 스크린 인쇄인 것을 특징으로 하는 것을 플립 칩 구조의 제조 방법.
- 제 1 항에 있어서,상기 도전 재료를 배치하는 방법이 디스펜싱인 것을 특징으로 하는 플립 칩 구조의 제조 방법.
- 제 1 항에 있어서,상기 도전 재료를 배치하는 방법이 핀 트레스퍼인 것을 특징으로 하는 플립 칩 구조의 제조 방법.
- 제 1 항에 있어서,상기 플립 칩 구조의 제조 방법이 상기 칩 상에 캐리어를 피착하는 단계를 포함하는 것을 특징으로 하는 플립 칩 구조의 제조 방법.
- 적어도 칩과;상기 칩의 동일 표면 상에 배치된 복수개의 본딩 패드와;상기 복수개의 본딩 패드 상에 각각 배치되는 도전 재료 및;상기 복수개의 본딩 패드 상에 각각 배치됨과 동시에 상기 도전 재료에 의해서 상기한 복수개의 본딩 패드와 각각 접합되는 복수개의 금속홀을 구비하는 것을 특징으로 하는 플립 칩 구조.
- 적어도 칩과;상기 칩의 동일 표면 상에 배치된 복수개의 본딩 패드와;상기 복수개의 본딩 패드 상에 각각 배치되는 도전 재료와;상기 복수개의 본딩 패드 상에 각각 배치됨과 동시에 상기 도전 재료에 의해서 상기 복수개의 본딩 패드와 각각 접합되는 복수개의 금속홀 및;복수개의 접점을 갖고 상기 복수개의 금속홀에 접합되는 캐리어를 구비하는 것을 특징으로 하는 플립 칩 구조.
- 적어도 제 1 표면 및 제 2 표면을 갖는 칩과;상기 칩의 제 1 표면 상에 배치되는 복수개의 본딩 패드와;상기 복수개의 본딩 패드 상에 각각 배치되는 도전 재료와;상기 복수개의 본딩 패드 상에 각각 배치됨과 동시에 상기 도전 재료에 의해서 상기 복수개의 본딩 패드와 각각 접합되는 복수개의 금속홀과;복수개의 접점을 갖고 상기 복수개의 금속홀에 접합되는 캐리어 및;상기 칩을 덮어싸는 패키지 재료를 구비하는 것을 특징으로 하는 플립 칩 구조.
- 제 8 항에 있어서,상기 플립 칩 구조가 상기 패키지 재료 상에 히트 슬러그를 피착시키는 것을 특징으로 하는 플립 칩 구조.
- 적어도 제 1 표면 및 제 2 표면을 갖는 칩과;상기 칩의 제 1 표면 상에 배치되는 복수개의 본딩 패드와;상기 복수개의 본딩 패드 상에 각각 배치되는 도전 재료와;상기 복수개의 본딩 패드 상에 각각 배치됨과 동시에 상기 도전 재료에 의해서 상기 복수개의 본딩 패드와 각각 접합되는 복수개의 금속홀과;복수개의 접점을 갖고 상기 복수개의 금속홀에 접합되는 캐리어 및;상기 칩을 상기 제 2 표면을 제거해서 덮어싸는 패키지 재료를 구비하는 것을 특징으로 하는 플립 칩 구조.
- 제 10 항에 있어서,상기 플립 칩 구조가 히트 슬러그를 노출시킨 상기 제 2 표면에 피착하는 것을 특징으로 하는 플립 칩 구조.
- 제 1,6,7,8,10 항 중 어느 한 항에 있어서,상기 본딩 패드 재료가 알루미늄을 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 1,6,7,8,10 항 중 어느 한 항에 있어서,상기 금속홀에 재료가 동을 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 1,6,7,8,10 항 중 어느 한 항에 있어서,상기 금속홀이 사전에 도금 처리되어 그 표면의 도금층을 형성한 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 14 항에 있어서,상기 도금층의 재료가 금, 은, 아연, 파라듐, 니켈 및 이들의 조합에서 이루어진 그룹으로부터 선택된 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 1,6,7,8,10 항 중 어느 한 항에 있어서,상기 도전 재료가 도전 수지를 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 1,6,7,8,10 항 중 어느 한 항에 있어서,상기 도전 재료가 은 페스트를 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 6,7,8,10 항 중 어느 한 항에 있어서,상기 도전 재료가 이방성 도전 페스트를 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 6,7,8,10 항 중 어느 한 항에 있어서,상기 도전 재료가 이방성 도전 필름을 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 1,7,8,10 항 중 어느 한 항에 있어서,상기 캐리어가 인쇄 회로 기판을 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 1,7,8,10 항 중 어느 한 항에 있어서,상기 캐리어가 홀 그리드 어레이 기판을 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
- 제 1,7,8,10 항 중 어느 한 항에 있어서,상기 캐리어가 랜드 그리드 어레이 기판을 포함하는 것을 특징으로 하는 플립 칩 구조와 그 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033510A KR20010017813A (ko) | 1999-08-14 | 1999-08-14 | 플립 칩 구조와 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033510A KR20010017813A (ko) | 1999-08-14 | 1999-08-14 | 플립 칩 구조와 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010017813A true KR20010017813A (ko) | 2001-03-05 |
Family
ID=37525614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990033510A KR20010017813A (ko) | 1999-08-14 | 1999-08-14 | 플립 칩 구조와 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010017813A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722554B1 (ko) * | 2005-04-15 | 2007-05-28 | 엘지전자 주식회사 | 인쇄회로기판 및 그 표면처리방법 |
-
1999
- 1999-08-14 KR KR1019990033510A patent/KR20010017813A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722554B1 (ko) * | 2005-04-15 | 2007-05-28 | 엘지전자 주식회사 | 인쇄회로기판 및 그 표면처리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067823B2 (en) | Chip scale package having flip chip interconnect on die paddle | |
| US6472745B1 (en) | Semiconductor device | |
| US7208825B2 (en) | Stacked semiconductor packages | |
| KR101647853B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7391112B2 (en) | Capping copper bumps | |
| CN100495694C (zh) | 半导体器件 | |
| US7514786B2 (en) | Semiconductor chip electrical connection structure | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| US6891273B2 (en) | Semiconductor package and fabrication method thereof | |
| CN100440504C (zh) | 电源布线和接地布线的由交错凸起冶金法形成的条的方法 | |
| US6750546B1 (en) | Flip-chip leadframe package | |
| US8053349B2 (en) | BGA package with traces for plating pads under the chip | |
| CN101379602B (zh) | 高电流半导体装置中低电阻低电感互连的制造方法 | |
| US7199459B2 (en) | Semiconductor package without bonding wires and fabrication method thereof | |
| US20070111398A1 (en) | Micro-electronic package structure and method for fabricating the same | |
| US20090289362A1 (en) | Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias | |
| JP2001319992A (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
| US6596620B2 (en) | BGA substrate via structure | |
| KR20110064471A (ko) | 패키지 기판 및 그의 제조방법 | |
| KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
| CN1980538A (zh) | 形成电路板电性连接端的制法 | |
| US6692629B1 (en) | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer | |
| JPH07226456A (ja) | Ｉｃパッケージ及びその製造方法 | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| KR20010017813A (ko) | 플립 칩 구조와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |