KR20010014975A - 해독 방법 및 장치 - Google Patents

해독 방법 및 장치 Download PDF

Info

Publication number
KR20010014975A
KR20010014975A KR1020000028697A KR20000028697A KR20010014975A KR 20010014975 A KR20010014975 A KR 20010014975A KR 1020000028697 A KR1020000028697 A KR 1020000028697A KR 20000028697 A KR20000028697 A KR 20000028697A KR 20010014975 A KR20010014975 A KR 20010014975A
Authority
KR
South Korea
Prior art keywords
passage
state
circuit
meter
quantitative difference
Prior art date
Application number
KR1020000028697A
Other languages
English (en)
Inventor
미야우치토시유키
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010014975A publication Critical patent/KR20010014975A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H03M13/4176—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback using a plurality of RAMs, e.g. for carrying out a plurality of traceback implementations simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
    • H03M13/4153—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding two-step SOVA decoding, i.e. the soft-output is determined by a second traceback operation after the determination of the hard decision like in the Berrou decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

2 단 SOVA 디코더에 있는 통로 기억 및 그럴 가능성 회로(16)는, 입력 컨벌루셔널 코드의 각 상태에서 가장 그럴법한 통로의 선택을 나타내는 통로 선택 정보를 저장하기 위한 8 개의 램(32a,32b,...,32h), 가장 그럴법한 통로 추적의 결과를 저장하고 그것을 지연 추적 결과 신호(s42)로서 출력하기 위한 추적 결과 기억 회로(34), 지연 추적 결과 신호(s42)에 기초하여 가장 그럴법한 통로에 대한 미터 차를 선택, 저장하고 그것을 지연된 가장 그럴법한 △ 신호(s43)로서 출력하기 위한 가장 그럴법한 통로 △ 기억 회로(35), 지연 추적 결과 신호(s42) 및 지연된 가장 그럴법한 △ 신호(s43)에 기초하여 컨벌루셔널 코드의 각 상태에 있어 가장 그럴법한 통로에 대한 미터 차의 최소치를 저장하기 위한 최소 △ 기억 회로(37a 및 37b)를 포함하고 있다.

Description

해독 방법 및 장치{Decoding method and apparatus}
본 발명은 컨벌루셔널 코드를 최대로 그럴듯하게 해석하기에 적합한 해석 방법 및 장치에 관한 것이고, 특히, 인공 위성 등에 적절히 사용될 수 있는 해석 방법 및 장치에 관한 것이다.
최근 들어, 연구가들은 연결된 코드들의 해독된 코드의 소프트 출력 및 반복 해독법에 의한 반복 출력에 의해 부호 오류 확률을 최소화 할 필요가 있었고 소프트 출력을 획득하기에 적합한 해독법이 큰 관심으로 탐구되어 왔다. "A Viteri Algorithm with Soft-Decision Outputs and its Application", (Hagenauer and Hoeher, Proc. IEEE Global Telcomm. Conf. GLOBECOM, 페이지 47.1.1-47.1.7, 1989년 11월)에 기재되어 있는 소프트 출력 비터비 알고리즘은 컨벌루셔널 코드의 해독 중 소프트 출력에 대한 해독법 중의 하나이다. 소프트 결정 출력을 지닌 비터비 알고리즘에 있어서는 각 부호는 해독의 결과로서 출력되지 않고 각 부호의 진실 가능성이 출력된다. 그런 출력이 소프트 출력이라 호칭된다. 소프트 출력 비터비 알고리즘(이하에서는 "SOVA"라 지칭될 것임)이 무엇인가는 다음에 설명될 것이다.
도 1에 표시된 것처럼, 디지털 정보가 상승 인코더(101)에 의해 수용되고, 상승 인코더(101)의 출력은 잡음을 가진 무 메모리 채널(102)을 통해 디코더(103)에 공급되고 그 출력은 디코더(103)에 의해 해독된다.
먼저 상승 인코더(101)에 있어서의 시프트 레지스터의 M 개의 상태(변환)를 m(0,1,....M-1)으로 표시하고, t 시간에서의 상태는 St로 표시하고, 시간 t에서의 입력은 그것으로 표시하고, 시간 t에서의 출력은 Xt로 표시하고, 출력 서열은 Xtt'=Xt,Xt+1, ...., Xt'로 표시한다.
컨벌루셔널 부호화는 상태 S0=0에서 시작할 것이고 출력 X1T으로 상태 ST=0에서 끝날 것이다. 잡음을 가진 무 메모리 채널(102)은 X1T로 공급되고 Y1T로 출력된다. 여기서 Ytt'=Yt,Yt+1,...,Yt'라고 가정한다. 잡음을 가진 무 메모리 채널(102)의 변환 확률은 모든 t(1≤t ≤T)에 대해 다음 식(1)으로 표시한 것과 같이 될 R(%)에 의해 정의된다.
입력 정보의 진실 가능성t은 다음 식(2)에 의해 정의된다:
입력 정보 진실 가능성t은 Y1t가 수신된 시점 t에서의 가능성이다. 그것이 구하려는 소프트 출력이다. 그러나 실제로는t 자체의 값은 그의 자연 대수치 logt 보다 자주 결정되지 않는다. 다음 기재에서는 logt는 "대수 그럴 가능성 비"로 지칭될 것이다.
SOVA에 의해서는, 그럴 가능성(진실일 가능성)은 직접 구해지지 않고, 가장 수신 코드 서열일 것 같은 서열인 가장 그럴 것 같은 통로가 유도되는, 비터비 해독에 있어 각 선택 과정 시 선택되지 않은 통로 가능성이 가장 그럴 것 같은 통로의 해독된 비트의 진실 가능성을 결정하는데 사용되고 그리하여 근사법에 의해 각 입력 정보의 그럴 가능성을 결정한다.
가장 그럴듯한 통로가 PtML이고, 시간 j에서 가장 그럴 것 같은 통로와의 비교의 결과로 선택되지 않은 통로는 Ptj이고, 통로(Pt)의 시간 t에 입력된 비트는 I[Pt,t]로 취하고, Y1T가 수신될 때 통로(Pt)의 그럴 가능성은 Pr(Pt|Y1T)로 또한 통로들(Ptj)의 집합이 ρ라고 가정하여, 다음 식과 같이 정의한다(3):
SOVA에 의해, 시간 t에서의 해독된 비트의 대수 그럴 가능성 비는 표현(4)을 사용하여 근사법에 의해 계산된다. 그래서 해독된 비트의 대수 그럴 가능성 비는 비터비 해독 중 통로 미터 차에 의해 결정될 수 있다.
SOVA에 의해, 대수 그럴 가능성 비는 해독된 비트에 관해 가장 그럴 것 같은 통로의 진실 가능성으로 계산되고, 즉 표현(5) 또는 (6)의 형태로 계산된다:
해독된 비트 =0
해독된 비트 =1
SOFA 알고리즘을 이하에 더 설명할 것이다:
도 2는 시간 j에서 상태 k에서의 통로들의 합병을 보여준다. 나타나 있는 것처럼, 선택된 통로는 P1(k,j)에 의해 표시되어 있고, P2(k,j)에 의해서는 통로가 선택되어 있지 않다. 통로P1(k,j)가 시간 j-1에서 통과하는 상태는 s1(k)에 의해 표시되어 있고, P2(k,j)가 통과하는 상태는 s2(k)에 의해 표시되어 있고 P1(k,j)와 P1(k,j) 사이의 통로미터 차는 △k(j)에 의해 표시되어 있다. 시간 t에 통로 P1(k,j)와 P1(k,j) 사이에서 해석된 비트들은 각각 I[P1(k,j),t]와 I[P2(k,j),t]로 표시되고 시간 t까지 계수된 통로들이 선정되었을 때의 상태 k에서 해독된 생존 통로들의 비트들 사이의 대수 그럴 가능성 비는 Lt∧(k,j)로 표시된다.
상기 표기법을 사용하면 SOFA를 사용하는 해독 절차는 다음과 같이 될 것이다.
SOFA에 의할 때에는, 먼저 모든 시간과 상태(t 및 k)는 대수 진실성 비 L/t(k,0)를 갖도록 초기화 된다.
다음에는, 표현(7)과 (8)에 의해 주어진 작동을 각 시간 j에서 통로 선정 중 모든 상태와 시간(t 및 k)에 대해 행한다:
SOVA에 의해서는, 최종 시간은 T이고 가장 그럴법한 상태는 k0라고 가정하면 최종 소프트 출력인 대수 진실성 비는 L∧t((k0,T)로 구해진다.
SOVA가 하드웨어에 설치될 때에는, 그 하드웨어는 도 3에 표시된 것과 같이 구성된 SOFA 디코더(110)가 될 것이다.
SOVA 디코더(110)는 수신된 신호와 통로 사이의 Hamming 거리인 분기 미터를 계산하기 위한 분기 미터 계산 회로(111), 분기 미터 회로(111)에 의해 계산된 분기 미터를 선행 분기 미터들의 누적합인 상태와 비교하기 위한 가산 비교 선택(ASC) 회로(112), ACS 회로(112)로부터 출력된 새 상태 미터 신호(s113)를 정상화하기 위한 정상화 회로(113), 정상화 회로(113)로부터 출력된 정상화된 상태 미터 신호(s114)를 저장하기 위한 상태 미터 기억 회로(114), 및 해독된 데이터(s119)와 대수 진실성 비(s120)를 출력하기 위해 ACS 회로(112)로부터 통로 선택 정보(s110), 미터 차 정보(s117) 및 가장 그럴법한 상태 신호(s118)가 공급되어 있는 통로 기억 및 그럴 가능성 갱신 회로(115)를 포함하고 있다.
SOVA 디코더(110)에 s111로서 수신치(Yt), 선행 확률 정보 log Pr(it=0) 및 log Pr(it=1)가 공급되면, 디코더는 해독 결과로서의 해독된 데이터(s119) 및 대수 진실성 비(s120)를 각각 출력할 것이다.
분기 미터 계산 회로(111)에 수신치 및 선행 확률 정보(s111)가 공급되면, 이 회로는 수신 데이터의 분기 미터를 계산하고 계산 결과를 분기 미터 신호(s112)로서 하류 ACS 회로(112)에 공급한다.
분기 미터 계산 회로(111)로부터 공급된 분기 미터 신호(s112) 및 상태 미터 기억 회로(114)로부터 공급된 상태 미터 신호(s115)에 기초하여, ACS 회로(112)는 분기 미터와 상태 미터를 두 통로의 비교를 위한 상태로 합병하는 두 통로의 각각에 가한다. 비교 결과에 기초하여 ACS 회로(112)는 보다 더 그럴법한 통로를 선택하고 그것을 신 상태 미터로 취한다. ACS 회로(112)는 선택된 통로를 통로 선택 정보(s116)로서 하류의 통로 기억 및 그럴 가능성 갱신 회로(115)에 공급한다. 또한 ACS 회로(112)는 각 상태에서 통로가 선택될 때에 발견된 미터 차를 미터 차(s117)로서 통로 기억 및 그럴 가능성 갱신 회로(115)에 공급한다. 더욱이, ACS 회로(112)는 최소 미터를 가진 수를 가장 그럴법한 상태 신호(s118)로서 통로 기억 및 그럴 가능성 갱신 회로(115)에 공급하고 새로 얻어진 상태 미터를 새 상태 미터 신호(s113)로서 하류 정상화 회로(113)에 공급한다.
ACS 회로(112)에 의해 선택된 통로는 도 4에 표시된 제한 길이 3을 가진 상승 인코더와 관련하여 설명될 것이다. 상승 인코더(130)는 도 1에 표시된 상승 인코더(130)에 해당한다. 상승 인코더(130)는 세 가산기(131a), (131b) 및 (131c) 및 두 레지스터(132a) 및 (132b)를 포함한다. 이 상승 인코더(130)의 변환도(이하 트렐리스로 지칭될 것임)에서는, 도 5에 표시된 것과 같은 시간 슬롯에서의 각 상태에서 항상 두 개의 합병 통로가 있다. 상기와 같이, ACS 회로(112)는 수신된 신호와 통로 사이의 분기 미터 및 상태 미터를 한 상태에서 합병하는 두 통로의 각각에 가하고 통로들과의 비교를 위해 그 통로들을 비교할 것이다. 비교 결과에 기초하여, ACS 회로(112)는 보다 더 그럴법한 한 통로를 선택할 것이다.
정상화 회로(113)는 예컨대 ACS 회로(112)로부터 출력된 새 상태 미터신호(s113)로부터 최소 상태 미터를 차감하여 신 상태 미터(신 상태양) 신호(s113)를 사전 설정 범위 내의 값으로 정상화하고 그것을 정상화 상태 미터 신호(s114)로서 하류의 상태 미터 기억 회로(114)에 공급한다.
상태 미터 기억 회로(114)는 정상화 회로(113)로부터 공급된 정상화 상태 미터 신호(s114)를 기억하고 그것을 상태 미터 신호(s115)로서 역으로 ACS 회로(112)에 공급한다.
ACS 회로(112)로부터 출력된 통로 선택 정보(s116)에 기초하여, 통로 기억 및 그럴 가능성 갱신 회로(115)는 각 상태에서 해독된 비트를 생존 통로에 기억시키고 ACS 회로(112)로부터 출력된 미터 차 정보(s117)를 이용하여 각 해독된 비트의 진실 가능성을 갱신한다. 또한, ACS 회로(112)로부터 출력된 가장 그럴법한 상태 신호(s118)에 기초하여 통로 기억 및 진실 가능성 갱신 회로(115)는 정보를 가장 그럴법한 통로에 해당하는 정보 앞 "종료 길이"라 호칭되는 일정 길이에 해독된 데이터(s119)로서 출력하고 진실 가능성 정보를 대수 그럴 가능성 비(s120)로서 출력한다.
SOVA 디코더(110)는, 통로 기억 및 그럴 가능성 갱신 회로(115)를 제외하고는 도 6에 표시된 것과 같은 비터비 알고리즘을 실시하는 통상적 비터비 디코더(140)와 아주 같게 구성되어 있다. 즉, SOFA 디코더(110)와 비슷하게, 통상적 비터비 디코더(해독기)(140)는, 분기 미터를 계산하기 위한 분기 미터 계산 회로(141), 분기 미터 및 상태 미터를 통로 비교용 통로에 가하기 위한 ACS 회로(142), ACS 회로(142)로부터 출력된 새 상태 미터 신호를 정상화하기 위한 정상화 회로(143), 정상화 회로(143)로부터 출력된 정상화 상태 미터 신호(s144)를 기억시키기 위한 상태 미터 기억 회로(144) 및 해독된 데이터(s148)를 출력시키기 위해 ACS 회로(142)로부터 통로 선택 정보(s146)와 미터 차 정보(s147)가 공급되어 있는 통로 기억 회로(145)를 포함하고 있다.
상기와 같이, 통상적 비터비 디코더(140)와는 달리, SOVA 디코더(110)는 그럴 가능성 정보를 출력하기 위해 기억 및 그럴 가능성 갱신회로(115)를 포함하고 있다.
통로 기억 및 그럴 가능성 갱신 회로(115)는 도 7 내지 9를 참고하여 이하에 설명될 것이다. 표시된 바와 같이, 통로 기억 및 그럴 가능성 갱신 회로(115)에는, 선택기와 레지스터로 구성된 메모리 셀들(MSB)이, ACS 회로(112)로부터 출력된 통로 선택 정보에 기초하여, 해독된 비트를 저장할 때에는 레지스터의 내용을 또한 그럴 가능성 정보를 저장할 때에는 레지스터의 내용을 이동시키기 위해, 트렐리스에 배치되어 있다.
해독된 비트를 저장하기 위한 메모리 셀(MSB)은 도 7에 표시된 것처럼 구성되어 있다. 표시된 것처럼, 메모리 셀(MSB)은 선택 신호에 기초하여 두 입력 신호 중의 하나를 선택하기 위해 ACS 회로(112)로부터 출력된 통로 선택 정보(s116)에 기초한 선택신호가 공급된 선택기(151) 및 선택기(151)에 의해 선택된 입력 비트를 해독된 비트로서 기억하기 위한 레지스터(152)를 포함하고 있다. 해독된 비트를 기억하기 위한 메모리 셀(MSB)은 도 6에 표시된 통상적 비터비 디코더(140)에 있는 메모리 셀과 아주 유사하게 구성되어 있다는 것을 유의하라.
한편 그럴 가능성 정보를 기억하기 위한 메모리 셀(MSP)은 도 8에 표시된 것과 같이 구성되어 있다. 즉, 메모리 셀(MSp)은, 선택회로에 기초하여 두 그럴 가능성 정보 중의 하나를 선택하기 위해 ACS 회로(112)로부터 출력된 통로 선택 정보(s116)에 기초한 선택신호가 공급되어 있는 선택기(153), 해독된 비트를 기억하기 위해 메모리 셀(MSB)로부터 공급된 해독된 두 비트(b1 및 b2)가 b1≠b2인 관계에 있는지 하는 것 및 ACS 회로(112)로부터 출력된 미터 차 정보(s117)에 기초한 두 미터 차(△1 및 △2)가 △1＜△2인 관계에 있는지를 판정하기 위한 결정 회로(154), 결정 회로(154)로부터의 결정 결과가 b1≠b2 및 △1＜△2인 때에는 미터 차 △1을 또한 다른 경우에는 미터 차 △2를 선택하기 위한 선택기(155), 및 선택기(155)에 의해 선택된 그럴 가능성 정보-양 차를 저장하기 위한 레지스터(156)를 포함하고 있다.
해독된 비트를 기억하기 위한 메모리 셀(MSB) 및 그럴 가능성 정보를 기억하기 위한 메모리 셀(MSp)은 제한 길이가 3일 때에는 도 9에 표시된 것과 같이 배치되어 있다. 이들 메모리 셀(MSB및 MBP)은 도 5에 표시된 상승 인코더(130)의 트렐리스에 대응하여 배치되어 있다는 것을 유의하라. SOVA 디코더(110)에는, 그렇게 배치된 해독된 비트를 기억하기 위한 메모리 셀(MSB) 및 그럴 가능성 정보를 기억하기 위한 메모리 셀(MSp)은 각각 레지스터 내 각 상태에 있어 생존 통로에 정보를 저축한다. 메모리 셀(MSB) 및 (MSp) 각각은 종료 길이에 대한 번호에 배치된다. SOVA 디코더(110)는 각각 메모리 셀(MSB) 및 MSp)의 마지막 것으로부터 출력된 가장 그럴법한 상태 출력을 선택함으로써 가장 그럴법한 통로 및 해독된 데이터 및 대수 그럴 가능성 비에 대응하는 정보를 선택할 것이다. 명확할 것처럼, 해독된 비트를 기억하기 위한 메모리 셀(MSB)은 도 6에 있는 통상적 비터비 디코더(140)의 통로 기억 회로(145)와 아주 동일하게 구성되어 있다.
SOVA 디코더(110)는 실제의 하드웨어에 의해 SOVA를 실행할 수 있다.
SOVA 디코더(110)는 도 9에 표시된 것처럼 각각 종료 길이에 의한 다수의 상태를 위해 다수의 메모리 셀(MSB) 및 다수의 메모리 셀(MSP)을 필요로 한다. 그러나 SOVA 디코더(110)에서는 도 8에 표시된 메모리 셀(MSB)의 회로 규모가 도 7에 표시된 메모리 셀(MSP)의 것 보다 크기 때문에, 상태와 종료 길이의 수가 크면, SOVA 디코더(110)의 회로 규모(척도)가 도 6에 표시된 통상적 비터비 디코더(140)에 비해 상당히 크다는 문제가 일어날 것이다. 이 문제를 해결하기 위해, Joeressen과 Berrou는 서로 독립적으로 다음 기사에 의해 같은 방법을 추천했다. joeressen, Vaupel 및 May- "High-Speed VLSI Architectures for Soft-Output Viterbi Decoding", Proc. Int. Conf. Applicat. Specific Array Processors, Oakland, CA: IEEE Computer Society Press. 1992년 8월, 페이지 373-384. 그리고 Berrou, Adde, Angui 및 Faudeil - "A Low Complexity Soft-Output Viterbi Decoder Architecture, Proc. IEEE Int.Conf. commun. Geneva, Switzerland, 1993년 5월, 페이지 737-740. 이 방법은 작자들이 원래 호칭했던대로 "2 단 SOFA"로 호칭될 것이고 이하에 설명될 것이다.
2 단 SOVA에 의해서는, 종료 길이를 위한 비터비 해독이 일단 행해진 후에는, 단지 선택된 통로에 대해 그럴 가능성 정보가 갱신된다. 2 단 SOVA는, SOVA 디코더(110)에 있어서 보다 해독된 비트를 저장하기 위해 2 배 더 큰 개수의 메모리 셀을 필요로 할 것이지만, 단지 종료 길이를 위한 그럴 가능성 정보를 저장하기 위한 수의 메모리 셀만을 필요로 한다. 따라서 2 단 SOVA에서는 그럴 가능성 정보를 저장하기 위한 메모리 셀의 수를 감소시킬 수 있다. 그 결과 2 단 SOVA는 그럴 가능성 정보를 저장하기 위한 메모리 셀의 회로 규모를 고려할 때 전체적으로 통로 메모리 및 진실 가능성 갱신 회로의 규모를 상당히 감소시키는 것을 가능하게 한다.
도 10은 2 단 SOVA 디코더를 보여준다. 2 단 SOVA 디코더는 일반적으로 부호 160으로 표시되어 있다. 표시되어 있는 것처럼, 2 단 SOVA 디코더(160)는 분기 미터를 계산하기 위한 분기 미터 계산 회로(161), 분기 미터 및 상태 미터를 두 통로의 비교를 위한 상태로 병합하는 두 통로 각각에 가하기 위한 ACS 회로(162), ACS 회로(162)로부터 출력된 신 상태 미터 신호(s163)를 정상화하기 위한 정상화 회로(163), 정상화 회로(163)로부터 출력된 정상화 상태 미터 신호(s164)를 저장하기 위한 상태 미터 기억 회로(164), 각 상태에서 해독된 비트를 생존 통로에 저장하고 지연 상태 정보(s169)를 출력하기 위한 상류의 통로 기억 회로(165), 통로 지연 정보(s166)를 지연시키기 위한 통로 선택 정보 지연 회로(166), 미터 차 정보(s167)를 지연시키기 위한 미터 차 지연 회로(167), 미터 차 지연 신호(s171)로부터 지연 상태 정보(s169)에 해당하는 상태를 표시하는 신호를 선택하기 위한 선택 회로(168), 해독된 비트를 각 상태에서 생존 통로에 저장하고 가장 그럴법하고 병합하는 통로 입력 신호(s173) 및 해독된 비트(s174)를 출력하기 위한 하류 통로 기억 회로(169), 및 해독된 비트의 그럴 가능성을 갱신하고 대수 그럴 가능성 비(s175)를 출력하기 위한 그럴 가능성 갱신회로(170)를 포함한다. 수신치(Yt) 및 선행 확률 정보 log Pr(it=0) 및 log Pr(it=1)가 공급되어 2 단 SOVA 디코더(160)는 해독된 데이터(s174) 및 대수 그럴 가능성 비(s175)를 출력한다. 상류 통로 기억 회로(165)의 종료 길이는 D로 표시되어 있으며 하류 통로 기억 회로(169)는 U로 표시되어 있다는 것을 상기해야 할 것이다.
수신치 및 선행 확률 정보(s161)가 공급된 분기 미터(분기량) 계산 회로(161)는 수신 데이터의 분기 미터를 계산하여 그 계산 결과를 분기 미터 신호(s162)로서 ACS 회로(162)에 출력한다.
분기 미터 계산회로(161)로부터 공급된 분기 미터 신호(s162) 및 상태 미터 기억회로(164)로부터 공급된 상태 미터 신호(s165)에 기초하여, ACS 회로(162)는 분기 미터 및 상태 미터를 통로의 비교를 위한 상태로 병합하는 두 통로의 각각에 가하고 비교의 결과에 따라 통로들 중 보다 그럴법한 것을 선택하여 신 상태 미터로 취한다. ACS 회로(162)는 선택된 통로를 통로 선택 정보(s166)로서 상류 통로 기억 회로(165) 및 통로 선택 정보 지연 회로(166)에 출력한다. 또한 ACS 회로(162)는 각 상태에서 통로가 선택될 때 발견된 미터 차를 미터 차 정보(s167)로서 미터 차 지연 회로(167)에 출력한다. 또한 ACS 회로(162)는 최소 상태 미터를 가진 상태에 대한 수를 가장 그럴법한 상태신호(s168)로서 상류 통로 기억회로(165)에 또한 새로 얻어진 상태 미터를 신 상태 미터 신호(s163)로서 정상화 회로(163)에 출력한다.
정상화 회로(163)는 최소 상태 미터를, 예컨대 ACS 회로(162)로부터 출력된 신 상태 미터 신호(s163)로부터 차감하여 신 상태 미터 신호(s163)를 사전설정 범위 내의 값으로 정상화하고 그것을 정상화 상태 미터 신호(s164)로서 상태 미터 기억 회로(164)에 출력한다.
상태 미터 기억 회로(164)는 정상화 회로(163)로부터 공급된 정상화 상태 미터 신호(s164)를 저장하고 그것을 상태 미터 신호(s165)로서 역으로 ACS 회로(162)에 공급한다.
ACS 회로(162)로부터 출력된 통로 선택 정보(s166)에 기초하여, 상류 통로 기억 회로(165)는 해독된 비트를 각 상태에서 생존 통로에 저장하고 ACS 회로(162)로부터 출력된 가장 그럴법한 상태 신호(s166)에 기초하여 계수된 상태들의 수를 가장 그럴법한 통로로부터 종료 길이(D)에 걸쳐 지연상태 신호(s169)로서 역으로 선택회로(168) 및 하류 통로 기억 회로(169)에 출력한다.
통로 선택 정보 지연 회로(166)는 상류 통로 기억 회로(165)의 종료 길이 만큼 ACS 회로(162)로부터 출력된 통로 선택 정보(s166)를 지연시키기 위해 또한 그것을 통로 선택 정보 지연 신호(s170)로서 하류 통로 기억 회로(169)에 출력한다.
양 차 지연 회로(167)는 ACS 회로(162)로부터 출력된 미터 차 정보(s167)를 상류 통로 기억 회로(165)의 지연 길이(D)만큼 지연하여 그것을 미터 차 지연 신호(s171)로서 선택 회로(168)에 출력한다.
상류 통로 기억 회로(165)로부터 공급된 지연 상태 정보(s169) 및 미터 차 지연 회로(167)로부터 공급된 미터 차 지연 신호(s171)에 기초하여, 선택 회로(168)는 미터 차 지연 신호(s171)로부터 지연 상태 정보(s169)에 해당하는 상태를 나타내는 신호를 선택하고 그것을 미터 차 지연 선택 신호(s172)로서 그럴 가능성 갱신 회로(170)에 출력한다.
통로 선택 정보 지연 회로(166)로부터 공급된 통로 선택 정보 지연 신호(s170)에 기초하여, 하류 통로 기억 회로(169)는 각 상태에서 해독된 비트를 생존 통로에 저장한다. 또한 상류 통로 기억 회로(165)로부터 출력된 지연 상태 정보(s169)에 기초하여, 하류 통로 기억 회로(169)는 해독된 비트(s174)로서 가장 그럴법한 통로로부터 종료 길이(U)에 걸쳐 더욱 역으로 계수된 정보를 출력한다. 지연 상태 정보(s169)에 기초하여, 하류 통로 기억 회로(169)는, 각각 종료 길이만에 대해서, 가장 그럴법한 통로에 해당하는 입력 정보 및 가장 그럴법한 통로로 병합하는 통로들에 해당하는 입력 정보를 가장 그럴법하고 병합하는 통로 입력 정보(s173)로서 그럴 가능성 갱신 회로(170)에 출력한다.
그럴 가능성 회로(170)는 가장 그럴법한 통로에 해당하는 입력 정보를 갱신하고, 즉 선택회로(168)로부터 공급된 미터 차 지연 선택 신호(s172) 및 하류 통로 기억 회로(169)로부터 공급된 가장 그럴법하고 병합하는 통로 입력 정보(s173)에 기초하여, 해독된 비트의 그럴 가능성을 갱신하고, 대수 진실 가능성 비(s175)로서 그럴 가능성 정보를 하류 통로 기억 회로(169) 전 종료 길이(U)로 출력한다.
상기에서와 같이, 상류 통로 기억 회로(165)에 대한 분기 미터 계산 회로(161)를 포함하여 2 단 SOVA 디코더(160)의 블록들은 상기에서 도 6과 관련해 기술된 통상적 비터비 디코더(140)에 있는 것과 아주 동일하게 구성되어 있다.
하류 통로 기억 회로(169) 및 그럴 가능성 갱신 회로(170)는 도 11 내지 13을 참고로 기술될 것이다. 하류 통로 기억 회로(169)에는, 통로 선택 정보 지연 신호(s170)에 기초하여 각 상태에서 생존 통로에 대응하는 정보 비트를 이동하기 위해 도 7에 표시되어 있는 해독된 비트를 저장하기 위한 메모리 셀(MSB)이 통상적 비터비 디코더(140)의 것과 비슷하게 배치되어 있고, 정보 비트들은, 해독된 비트를 선택 회로(비표시)에 저장하고, 그리하여 상류 통로 기억 회로(165)로부터 출력된 지연 상태 정보(s169)에 기초하여 가장 그럴법한 통로에 대응하는 입력 정보 및 가장 그럴법한 통로로 합병하는 통로에 대응하는 입력 정보를 가장 그럴법하고 합병하는 통로 입력 정보(s173)로서 그럴 가능성 갱신 회로(170)에 제공하기 위해, 모든 메모리 셀(MSB)로부터 공급된다. 제한 길이가 3일 때에는, 해독된 비트와 선택 회로를 저장하기 위해 하류 통로 메모리 회로(169)에 제공되어 있는 메모리 셀(MSB)이 도 11에 표시된 것처럼 배치된다.
한편 그럴 가능성 갱신 회로(170)는 도 12에 표시된 것과 같이 구성된 그럴 가능성정보를 기억하기 위한 메모리 셀(MSP)을 포함하고 있다. 즉, 메모리 셀(MSp)의 각각은, 하류 통로 기억 회로(169)로부터 공급된 가장 그럴법하고 합병하는 통로 입력 정보(s173)에 기초하여, 가장 그럴법한 통로 입력 정보(b1) 및 합병하는 통로 입력 정보(b2)가 공급되어 있고, 선택회로(168)로부터 공급된 미터 차 지연 선택 신호(s172) 및 앞의 그럴 가능성 정보를 저장하기 위해 메모리 셀(MSP)로부터 공급된 그럴 가능성 정보(△2)에 기초하는 미터 차(△1)가 또한 공급되어 있어, 가장 그럴법한 입력 정보(b1)와 합병하는 통로(b2)가 b1≠b2인 관계에 있는지 하는 것 및 미터 차(△1) 및 그럴 가능성 정보(△2) 가 △1＜△2인 관계에 있는지를 판정하기 위한 결정 회로(171)를 포함하고 있고, 또한 결정 회로(171)가 b1≠b2 및 △1＜△2인 때에는 미터 차 △1을 또한 다른 경우에는 미터 차 △2를 선택하기 위한 선택기(172), 및 선택기(172)에 의해 선택된 미터 차 또는 그럴 가능성 정보를 저장하기 위한 레지스터(173)를 포함하고 있다.
그럴 가능성 갱신 회로(170)에서는, 그럴 가능성 정보를 저장하기 위한 메모리 셀(MSP)이 도 13에 표시된 것과 같은 어레이로 배치되어 있어, 하류 통로 기억 회로(169)의 종료 길이(U)를 위해 상류 통로 기억 회로(165)에 의해 결정된 가장 그럴법한 통로에 대응하는 입력 비트에 대한 그럴 가능성만을 갱신하고 갱신 결과인 그럴 가능성 정보를 대수 그럴 가능성 비로서 출력한다.
2 단 SOVA 디코더(160)는 충분히 장시간 동안 통로를 역 추적함에 의해 해독될 가장 그럴법한 통로를 구하기에, 즉 도 14에 표시된 것처럼 시간(t)에서 가장 그럴법한 상태로부터 종료 거리(D)를 구하기에 적합하다. 미터 차 및 통로 선택 정보가 지연되었을 때에는, 2 단 SOVA 디코더(160)는 가장 그럴법한 통로에 병합하는 통로들과 시간 t-D에서의 가장 그럴법한 통로 사이의 비교를 통해 가장 그럴법한 통로만의 그럴 가능성을 갱신할 수 있을 것이다.
상류 통로 기억 회로(165)의 종료 거리(D) 보다 더 작은 하류 통로 기억 회로(165)의 종료 길이(U)는, "A Low Complexity Soft-Output Viterbi Decoder Architecture"(Berrou, Adde, Angui 및 Faudeil 저, Proc. IEEE Int. Conf. Commun., Geneva, Switzerland, 1993 년 5 월, 페이지 737-740)에 기재되어 있는 것 처럼 상관 없기 때문에, 2 단 SOVA 디코더(160)는, 같은 코드에 대해 회로 규모로, 지연 메모리를 포함한다 하더라도 도 6에 표시된 통상적 비터비 디코더(140)의 규모의 약 2 배로 구현될 수 있다.
통상적 비터비디코더(140)는 예컨대 SOVA 디코더(110)에서처럼 레지스터 열로 형성된 통로 기억 회로를 갖고 있다(이것을 이하 "레지스터 이동법"이라 지칭할 것이다). 그러나 최근에는 통로 선택 정보를 램(랜덤 억세스 메모리)에 저장하고 정보를 추적함에 의한 해독 방법(이것이 이하에서는 "역 추적법"이라 지칭될 것임)이 연구되었다. 이 역 추적법이 이하에서 토의될 것이다.
고속으로 비터비 디코더를 작동하는데 있어, 램에는 어느 클록에서나 단지 한 접근이 가능하다. "45-Mbits/sec. VLSI Viterbi Decoder for Digital Video Applications"(Edwards 저, IEEE Natl. Telesystems Conf. 1993년 판, 페이지 127-130)에 기재되어 있는 것처럼 4 개의 단일 포트 메모리를 사용하는 경우, 각 램에의 단일 접근에 의해 해독하기 위한 통로 메모리 회로의 작동을 설명할 것이다.
먼저, 각각 다수의 상태에 대해서는 다수의 비트 및 종료 길에 대해서는 다수의 단어를 갖는 4 개의 단일 포트 램이 준비된다. 상태의 수에 대한 통로 선택 정보가 매 클록에서 ACS 회로로부터 통로 기억 회로로 공급된다. 도 15에 표시된 것처럼, 4 개의 램은 매 클록에서 종료 길이를 위해 그의 다음 기능이 차례로 변환된다.
제 1 램의 기능은 도 15A에 표시된 것처럼 통로 선택 정보를 기입하는 것이고, 제 2 램의 기능은 도 15B에 표시한 것처럼 해독하지 않고 기입된 통로 선택 회로에 기초하여 추적하는 것이고, 제 3 램의 기능은 도 15C에 표시된 것처럼 접근 없이 대기하는 것이고, 제 4 램의 기능은 도 15D에 표시된 것처럼 추적 결과에 기초하여 추적하고 해독된 비트를 출력하는 것이다. 즉, 4 개의 램에서는, 종료 길이를 위해 매 클록에서 그들의 각각의 기능이 차례로 변한다.
이들 램의 기능에 의해, 비터비 디코더는 고속 해독을 제공할 수 있다. 그러나 비터비 디코더에 있어서는 추적 결과에 기초하여 추적에 의해 결정된 해독된 비트가 원래의 시간 열과 순서가 반대로 되어 있기 때문에, 해독된 비트의 순서는 비트를 출력하기 전에 후입 선출(Last-in First-out)(LIFO)법에 의해 교정된다.
상기한 역 추적을 사용하는 비터비 디코더에 있어서는, 회로 규모(크기)가 비터비 디코더에 레지스터 이동법을 채용할 때에 비해 상당히 감소될 수 있는데, 그 이유는 코드 제한 길이 및 해독 종료 길이가 증가될 때 램은 레지스터가 필요로 하는 면적 보다 상당히 작은 면적을 필요로 할 것이기 때문이다.
그러나, 2 단 SOVA 디코더의 하류 통로 기억 회로는 종료 길이를 알기 위해서는 모든 입력 정보 비트를 판독해야 하고 그와 동시에 고속으로 작동하는 각 램은 클록 당 단지 한 번만 접근 될 수 있다. 따라서 램으로부터 2 단 SOVA 디코더의 통로 기억 회로를 형성하기는 어렵다.
통상적 2 단 SOVA 디코더는 레지스터-이동 방법을 채용하기 때문에, 코드 제한 길이 및 해독 종료 길이가 증가될 때에는, 통로 기억 회로를 형성하기 위해 레지스터 열(어레이)이 이용되는 한, 회로 크기가 대단히 커질 수 밖에 없다.
따라서 본 발명의 목적은, 해독 방법 및 코드 제한 길이 및 해독 종료 길이가 클 때에도 디코더의 회로 크기가 작고 고속으로 작동할 수 있는 SOVA 디코더를 실행하기 위한 장치를 제공함에 의해 상기한 종래 기술의 결점을 극복하는데 있다.
상기한 목적은 본 발명에 따라, 컨벌루셔널 코드의 각 천이 시 선택된 가장 그럴법한 통로들을 표시하는 통로 선택 정보를 임의 접근 가능한 통로 선택 정보 저장 수단 내에 저장(기억)시키는 단계;
통로 선택 정보에 기초하여 종료 길이를 위해 행해진 추적 결과를 표시하는 추적 결과 신호에 근거하여, 가장 컨벌루셔널 코드의 서열일 것 같은 서열인 가장 그럴법한 통로의 추적 결과를 추적 결과 저장 수단에 저장하는 단계;
추적 결과 저장 수단 내에 저장되어 지연되어 있는 가장 그럴법한 통로의 추적 결과를 표시하는 지연된 추적 결과 신호에 기초하여, 보다 그럴 것 같은 통로들이 컨벌루셔널 코드의 각 천이시 선택될 때 미터적 차로 생긴 양적 차 지연 신호로부터 가장 그럴법한 통로에 대한 양적 차를 선택하고 그것을 양적 차 저장 수단 내에 저장하는 단계;
지연된 추적 결과 신호 및 양적 차 저장 수단 내에 저장된 가장 그럴법한 통로에 대한 양적 차를 표시하는 지연된 가장 그럴법한 양적 차 신호에 기초하여, 가장 그럴법한 통로에 대한 양적 차의 최소치를 컨벌루셔널 코드의 각 천이 시 최소치 저장 수단 내에 저장하는 단계; 및
최소치에 기초하여 그럴 가능성 정보를 획득하는 단계를 포함하는, 소프트 출력 비터비 방식으로, 해독된 데이터 및 그럴 가능성 정보를 제공하기 위해 입력된 컨벌루셔널 코드를 해독하는 해독 방법을 제공함에 의해 달성된다.
양적 차(미터 차)의 최소치가 각 컨벌루셔널 코드의 천이 시에 최소치 저장 수단 내에 저장되기 때문에, 본 발명에 의한 상기 해독법은 그럴 가능성 정보를 획득하려 할 때와 동시에 종료 길이를 위해 모든 입력 컨벌루셔널 코드를 판독할 필요를 없게 하고, 또한 통로 선택 정보를 임의 접근 가능 통로 선택 정보 저장 수단 내로 저장할 수 있게 한다. 따라서, 본 발명에 의한 해독법은, 임의 접근 가능 통로 선택 정보 저장 수단 내에 저장된 통로 선택 정보를 추적하는 역 추적법을 실시한다. 그래서, 코드 제한 길이 및 해독 종료 길이가 통상적 레지스터-이동 방법에서 보다 더 클 때에도, 해독은 고속으로 또한 작은 회로 크기로 행해질 수 있다.
또한 상기 목적은 본 발명에 따라, 컨벌루셔널 코드의 각 천이 시 선택된 가장 그럴법한 통로들을 표시하는 통로 선택 정보를 임의 접근 가능한 통로 선택 정보 저장 수단 내에 저장(기억)시키기 위한 수단;
통로 선택 정보에 기초하여 종료 길이를 위해 행해진 추적 결과를 표시하는 추적 결과 신호에 근거하여, 가장 컨벌루셔널 코드의 서열일 것 같은 서열인 가장 그럴법한 통로의 추적 결과를 추적 결과 저장 수단에 저장하기 위한 수단;
추적 결과 저장 수단 내에 저장되어 지연되어 있는 가장 그럴법한 통로의 추적 결과를 표시하는 지연된 추적 결과 신호에 기초하여, 보다 그럴 것 같은 통로들이 컨벌루셔널 코드의 각 천이 시 선택될 때 양적 차의 지연으로 생긴 양적 차 지 신호로부터 가장 그럴법한 통로에 대한 양적 차를 선택하고 그것을 양적 차 저장 수단 내에 저장하기 위한 수단; 및
지연된 추적 결과 신호 및 양적 차 저장 수단 내에 저장된 가장 그럴법한 통로에 대한 양적 차를 표시하는 지연된 가장 그럴법한 양적 차 신호에 기초하여, 가장 그럴법한 통로에 대한 양적 차의 최소치를 컨벌루셔널 코드의 각 천이 시 최소치 저장 수단 내에 저장하기 위한 수단을 포함하고;
그럴 가능성 정보가 최소치에 기초하여 획득되는, 소프트 출력 비터비 방식으로, 해독된 데이터 및 그럴 가능성 정보를 제공하기 위해 입력된 컨벌루셔널 코드를 해독하기 위한 디코더를 제공함에 의해 달성된다.
미터 차의 최소치가 각 컨벌루셔널 코드의 천이 시에 최소치 저장 수단 내에 저장되기 때문에, 본 발명에 의한 상기 디코더는 그럴 가능성 정보를 획득하려 할 때와 동시에 종료 길이를 위해 모든 입력 컨벌루셔널 코드를 판독할 필요가 없고, 또한 통로 선택 정보를 임의 접근 가능 통로 선택 정보 저장 수단 내에 저장할 수 있다. 따라서, 본 발명에 의한 해독법은, 임의 접근 가능 통로 선택 정보 저장 수단 내에 저장된 통로 선택 정보를 추적하는 역 추적법을 실시한다. 그래서, 코드 제한 길이 및 해독 종료 길이가 통상적 레지스터-이동 방법에서 보다 더 클 때에도, 디코더는 작은 회로 크기를 가질 수 있고 고속 해독을 제공할 수 있다.
이들 목적 및 기타 목적, 본 발명의 특징과 이점은 첨부 도면과 더불어 고려하면 이하의 본 발명의 바람직한 실시예의 상세 설명으로부터 보다 명확해질 것이다.
도 1은 통신 모델의 블록도.
도 2는 SOVA를 설명하는데 그것에 의해 두 통로는 상태(k)에서 시간(j) 에서 함께 병합하는 것을 예시하는 도면.
도 3은 통상적 SOVA 디코더의 블록도.
도 4는 제한 길이 3을 가진 통상적 인코더의 블록도.
도 5는 도 4에 표시된 통상적 인코더의 트렐리스를 설명하는 도면.
도 6은 통상적 비터비 디코더의 블록도.
도 7은 해독된 비트를 저장하기 위한 메모리 셀의 블록도.
도 8은 그럴 가능성 정보를 저장하기 위한 메모리 셀의 블록도.
도 9는 제한 길이가 3일 때 도 7 및 8에 표시된 메모리 셀의 예시적 구성을 설명하는 도면.
도 10은 통상적 2 단 SOVA 디코더의 블록도.
도 11은 제한 길이가 3일 때 해독된 비트를 저장하기 위한 메모리 셀 및 도 10에 있는 통상적 2 단 SOVA 디코더에 있는 선택 회로의 예시적 구성을 설명하는 도면.
도 12는 그럴 가능성 정보를 저장하기 위한 도 10에 있는 통상적 2 단 SOVA 디코더에 배치된 메모리 셀의 블록도.
도 13은 도 10에 있는 통상적 2 단 SOVA 디코더에 있는 그럴 가능성 갱신 회로의 블록도.
도 14는 도 10에 있는 통상적 2 단 SOVA 디코더의 작동을 설명하는 도면.
도 15는 역 추적 방법에 있어 4개의 램의 역할을 설명하는 도면.
도 16은 본 발명에 따른 2 단 SOVA 디코더의 블록도.
도 17은 도 16에 있는 2 단 SOVA 디코더가 채용되어 있는 통신 모델의 블록도.
도 18은 제한 길이가 3인 코드가 종료 길이 5로 해독될 때의 트렐리스를 설명하는 도면.
도 19는 최소 미터 차(△) 기억 회로의 블록도.
도 20은 미터 차(△) 갱신 셀의 블록도.
도 21은 최소 미터 차(△) 기억 회로에 있는 각 레지스터의 각 상태에서의 저장된 내용을 설명하는 도면.
도 22는 2 단 SOVA 디코더에 있는 통로 기억 및 그럴 가능성 갱신 회로의 블록도.
도 23은 2 단 SOVA 디코더에 있는 통로 기억 및 그럴 가능성 갱신 회로의 작동 설명도.
*도면의 주요부분에 대한 부호의 설명*
32a,32b,32c 및 32d : 램 12 : ACS 회로
16 : 그럴 가능성 갱신 회로 s34 : 통로 선택 정보
도 16에 있어서, 2 단 소프트 출력 비터비 알고리즘(이하에서는 "2 단 SOVA로 지칭될 것임)이 채용된 이 본 발명에 의한 2 단 SOVA 디코더가 블록도 형으로 도시되어 있다. 2 단 SOVA 디코더는 일반적으로 부호 10으로 표시되어 있다.
도 17은 도 16의 2 단 SOVA 디코더가 채택된 통신 모델의 블록도이다. 표시된 것처럼, 이 통신 모델은 상승 인코더(51), 무 메모리 채널(52) 및 2 단 SOVA 디코더(10)를 포함하고 있다. 디지털 정보는 상승 코딩을 통해 상승 인코더(51)에 의해 부호화 되고, 상승 인코더(51)의 출력은 잡음을 지닌 무 메모리 채널(52)을 통해 2 단 SOVA 디코더(10)에 공급된다. 입력된 디지털 정보는 2 단 SOVA 디코더(10)에 의해 해독된다.
도 16에 표시된 것처럼, 2 단 SOVA 디코더(10)는 수신된 데이터의 분기 미터를 계산하기 위한 분기 미터 계산 회로(11), 비교를 위해 분기 미터 및 상태 미터를 함께 합하기 위한 가산 비교 선택(ACS) 회로(12), ACS 회로(12)로부터 출력된 신 상태 미터 신호(s13)를 정상화하기 위한 정상화 회로(13), 미터 차 신호(s17)를 지연시키기 위한 미터 차 기억 회로(15) 및 해독된 데이터(s20) 및 대수(로가리즘) 그럴 가능성 비(s21)를 출력하기 위한 통로 기억 그럴 가능성 갱신 회로(16)를 포함하고 있다. 그래서, 2 단 SOVA 디코더(10)는, 수신된 값(Yt) 및 이전 확률 정보 log Pr(it=1) 및 log Pr(it=1)가 공급되면, 해독된 결과인 해독된 데이터(s20) 및 대수 그럴 가능성 비(s21)를 출력할 것이다.
수신된 값 및 이전 확률 정보(s11)가 공급되면, 분기 미터 계산 회로(11)는 수신된 데이터의 분기 미터를 계산하여 계산 결과를 분기 미터 신호(s12)로서 출력한다.
분기 미터 계산 회로(11)로부터 공급된 분기 미터 신호(s12) 및 상태 미터 계산 회로(14)로부터 공급된 상태 미터 신호(s15)에 기초하여, ACS 회로(12)는 분기 미터 및 상태 미터를 비교를 위한 상태(변환)로 병합하는 두 통로에 가하고, 비교의 결과에 기초하여 통로들 중 보다 그럴법 한 것을 선택하고, 그것을 신 상태 미터로 취한다. ACS 회로(12)는 선택된 통로를 통로 선택 정보(s16)로서 하류 통로 기억 및 그럴 가능성 갱신 회로(16)에 출력한다. 또한 ACS 회로(12)는, 통로가 선택되었을 때에는, 하류 미터 차 지연 회로(15)에 미터 차를 미터 차 정보(s17)로서 출력한다. 더욱이, ACS 회로(12)는 최소 상태 미터를 가진 상태의 수를 가장 그럴법한 상태 신호(s18)로서 하류 통로 기억 및 그럴 가능성 갱신 회로(16)에 출력한다. 추가하여 ACS 회로(12)는 하류 정상화 회로(13)에 새로운 자승 상태 미터를 신 상태 미터 신호(s13)로서 출력한다.
정상화 회로(13)는 예컨대 ACS 회로(12)로부터 출력된 신 상태 미터 신호(s13)로부터 최소 상태 미터를 차감하여 신 상태 미터 신호(s13)를 사전 설정 범위 내의 값으로 정상화하고, 그것을 정상화 상태 미터 신호(s14)로서 하류 상태 미터 기억 회로(14)에 출력한다.
상태 미터 기억 회로(14)는 정상화 회로(13)로부터 공급된 정상화 상태 미터 신호(s14)를 기억하고 그것을 상태 미터 신호(s15)로서 회로(12)에 역 공급한다.
2 단 SOVA 디코더(10)에 있어 상류 통로법 회로의 종료 길이가 D라고 가정하면, 미터 차 지연 회로(15)는 ACS 회로(12)로부터 출력된 미터 차 정보(s17)를 4D만큼 지연시킬 것이고, 그것을 미터 차 지연 신호(s19)로서 하류 통로 기억 및 그럴 가능성 갱신 회로(16)에 출력한다.
하류 통로 기억 및 그럴 가능성 갱신 회로(16)는, 미터 차 지연 회로(15)로부터 출력된 미터 차 지연 정보(s19)를 이용하여 가장 그럴법한 통로의 해독된 비트의 그럴 가능성을 갱신하면서, ACS 회로(12)로부터 출력된 통로 선택 정보(s16)에 기초하여 각 상태에서 생존 통로들의 해독된 비트를 기억한다. 또한 하류 통로 기억 및 그럴 가능성 갱신 회로(16)는 ACS 회로(12)로부터 출력된 가장 그럴법한 상태 신호(s18)에 기초하여 해독된 데이터(s20)와 대수 그럴 가능성 비(s21)를 출력한다.
2 단 SOVA 디코더(10)에 있어서는, 하류 통로 기억 및 그럴 가능성 갱신 회로(16)는 각 단계에서 가장 그럴법한 통로로부터 미터 차 △의 최소치를 기억하기 때문에, 램(랜덤 억세스 메모리)이 채택될 수 있다. 이 개념은 도 18 내지 21을 참고로 이하에 더욱 설명될 것이다.
코드의 제한 길이가 3이고 종료 길이가 5인 코드를 해독하는데 사용되는 변환도(이것은 이하에 "트렐리스"로 지칭될 것임)는 도 18에 표시된 것과 같다. 여기서는 가장 그럴법한 통로는 그의 비트가 모두 영(0)인 것이라고 가정한다. 이 트렐리스에서 시간(t)에 소프트 출력 SOVA를 획득하기 위해서는, 시간(t)에서의 입력이 1인 통로의 미터 차△의 최소치를 획득할 필요가 있다. 이 경우에는, a, c 및 d의 최소치 min(a,c,d)를 획득할 필요가 있다. 시간(t)에서 각 상태에서 미터 차 △의 최소치가 레지스터에 기억되면, 획득될 소프트 출력은 레지스터의 값에 기초하여 시간(t)에서 입력이 1인 상태들로부터 최소치를 선택함에 의해 얻어진다. 따라서 이 경우 최소치 min(a,c,d)는 상태 01 및 11에 해당하는 콘텐츠(d)의 최소치 및 최소치 min(a,c)를 선택함에 의해 얻어질 수 있다.
각 상태에서 미터 차 △의 최소치를 기억시키고 그것들을 시간열 순서와는 반대되는 순서로 차례로 갱신하기 위한 회로가 트렐리스 연결을 고려함에 의해 도 19에 표시된 것처럼 실시될 수 있다. 이것이 도 19에 표시된 것처럼 최소치를 저장하기 위한 최소 미터 차(△) 기억 회로(20)이다.
도 19에 표시된 것처럼, 최소 미터 차(△) 기억 회로(20)는 미터 차를 갱신하기 위한 미터 차(△) 갱신 셀(21a, 21b, 21c 및 21d)을 포함하고 있다. 갱신 셀(21a 내지 21d)은 각각 상태 00, 01, 10 및 11의 최소치를 저장한다. 이하의 기재에서는, 미터 차(△) 갱신 셀(21a 내지 21d)이 각각 대응하는 상태들을 각각 "셀-대응 상태들"로 지칭될 것이다.
최소 미터 차(△) 기억 회로(20)에 있는 갱신 셀(21a 내지 21d)의 각각은 도 20에 표시된 것처럼 미터 차(△) 갱신 제어 회로(22), 선택기(23) 및 레지스터(24)를 포함한다. 도 20에서, 미터 차(△)는 가장 그럴법한 통로와 동시에 존재하고 가장 그럴법한 통로로 병합하는 통로들 사이의 미터 차이고, △1 및 △2는 셀들이 각각 대응하는 상태로부터 다음 시간에 접하는 두 상태("가능한 상태들"로 이하에 지칭될 것임)에 대한 미터 차(△) 갱신 셀들에 현재까지 저장된 미터 차들 중 최소치들을 표시한다. 더욱이 ∞는 미터 차(△)를 표시하는데 사용된 비트의 수로 표시될 수 있는 최대치를 나타낸다.
양 차(△) 갱신 제어 회로(22)의 제어 하에, 미터 차(△) 갱신 셀(21a 내지 21d)은, 셀들에 대응하고 가장 그럴법한 통로가 통과하는 상태들만을 △로 초기화 하고, 다른 상태들을 ∞에 초기화 한다. 그런 후, 미터 차(△) 갱신 제어 회로(22)의 제어 하에, 미터 차(△) 갱신 셀(21a 및 21d)은, 셀 대응 상태들이 가장 그럴 것 같은 통로가 통과하는 상태들일 때에는, 선택기(23)에 의해 미터 차(△)를 선택하고, 셀 대응 상태가 가장 그럴듯한 통로가 통과하는 통로와 다를 때에는 후기할 것처럼 다음의 가능한 상태를 위해 통로 선택 정보에 기초하여 미터 차(△)를 갱신한다.
먼저, 미터 차(△) 갱신 셀(21a 및 21d)은, 다음의 가능한 상태로 이행하는 미터 통로가 생존할 때에는, 미터 차(△) 갱신 제어 회로(22)의 제어 하에, 선택기(23)에 의해 min(△1, △2)를 선택한다.
또한, 미터 차(△) 갱신 셀(21a 및 21d)은, 다음의 가능한 상태로 이행하는 두 통로 중의 하나는 생존하고 생존하지 못하는 다른 것은 가장 그럴법한 통로가 통과하는 상태로 이행할 때에는 선택기(23)에 의해 min(△1, △2)를 선택하고, 다음의 가능한 상태로 이행하는 통로들 중의 하나는 생존하고 생존하지 못하는 다른 것은 가장 그럴법한 통로가 통과하는 상태가 아닌 다른 상태로 이행할 때에는 선택된 통로에 대해 △1이나 또는 △2를 선택한다.
또한, 미터 차(△) 갱신 셀(21a 및 21d)은, 다음의 가능한 상태로 이행하는 두 통로가 생존하지 못하고 다음의 가능한 상태 중의 하나는 가장 그럴법한 통로가 통과하는 상태일 때에는, 선택기(28)에 의해, 가장 그럴법한 통로가 통과하는 상태에 대한 것인 값 △1이나 △2 중의 하나를 선택하고, 다음의 가능한 상태로 이행하는 두 통로가 생존하지 못하고 다음의 가능한 상태 중의 하나는 가장 그럴법한 통로가 통과하는 상태가 아닐 때에는 ∞를 선택한다.
미터 차(△) 갱신 셀(21a 및 21d)의 각각은 레지스터(24) 내에 선택기(23)에 의해 선택된 값을 상태의 최소치로서 저장한다.
상기한 미터 차(△) 갱신법에 기초를 둔, 그 한계 길이는 3이고 종료 길이는 5인 코드를 해독하기 위해서는, 최소 미터 차(△) 기억 회로(20)에 배치된 레지스터(24)는 각 상태를 위해 도 21에 표시된 것과 같은 값을 저장한다. 그래서 레지스터(24)는 각 상태를 위해 통로를 역 추적하는 과정에 있어 가장 그럴 것 같은 통로에 대한 미터 차의 최소치를 저장한다.
상기한 최소 미터 차(△) 기억 회로(20)를 사용함에 의해, 2 단 SOVA 디코더(10)는 이하에 설명되는 것과 같이 램으로부터 구성될 수 있다.
2 단 SOVA 디코더(10)에 있는 통로 기억 및 그럴 가능성 회로(16)는 도 22에 표시된 것과 같이 구성되어 있다. 보다 상세하게는, 통로 기억 및 그럴 가능성 회로(16)는, 제어 신호(s31) 및 추적 제어 신호(s32)를 출력하기 위한 가장 그럴법한 상태 신호(s18) 및 추적 결과 신호(s41)가 공급되어 있는 제어 회로(31), 통로 선택 정보를 저장하기 위한 8 개의 램(32a 내지 32h), 추적 결과 신호(s41)를 출력하기 위한 추적 회로(33), 가장 그럴법한 통로의 추적 결과를 저장하고 그것을 지연된 추적 결과 신호(s42)로서 출력하기 위한 추적 결과 기억 회로(34), 가장 그럴법한 통로의 미터 차(△)를 선택, 저장하고 그것을 지연된 가장 그럴법한 미터 차(△) 신호(s43)를 출력하기 위한 가장 그럴법한 미터 차(△) 기억 회로(35), 최소 미터 차(△)를 갱신하는데 사용하기 위해 통로 선택 정보를 선택하기 위한 선택 회로(36), 최소치를 저장하기 위해 최소 미터 차(△) 기억 회로(20)와 비슷하게 제작된 최소 미터 차(△) 기억 회로(37a 및 37b), 소프트 출력을 획득하는데 이용하기 위한 상태 최소 미터 차(△) 신호를 선택하기 위한 선택 회로(38), 및 해독된 비트를 결정, 저장하기 위한 출력 버퍼(39), 및 대수 그럴 가능성 비 정보(s48)를 원래의 시간열 순서로 교정하고 그것을 대수 그럴 가능성 비(s21)로 출력하기 위해 그럴 가능성 정보 저장 수단으로서 역할을 하는 후입 선출(LIFO) 회로(40)를 포함하고 있다.
통로 기억 및 그럴 가능성 갱신 회로(16)에서는, ACS 회로(12)로부터 공급된 통로 선택 정보(s16)는 제어 회로(31)로부터 출력된 제어 신호(s31)에 따라 램(32a, 32b,...,32h) 내에 기입된다. 그와 동시에, 통로 기억 및 그럴 가능성 갱신 회로(16)에서는, 통로 선택 정보(s33, s34,..., s40)가 제어 회로(31)로부터 출력된 제어 신호(s31)에 따라 램(32a, 32b,...,32h)으로부터 판독되어 추적 회로()에 공급된다.
추적 회로(33)는 제어 회로(31,..)로부터 공급된 추적 제어 신호(s32)에 따라 통로 선택 정보(s33, s34,..., s40)에 기초하여 추적하고, 추적 결과를 추적 결과 신호(s41)로서 제어 회로(31) 및 추적 결과 기억 회로(34)에 공급한다.
추적 회로(33)로부터 공급된 추적 결과 신호(s41) 및 회로(12)로부터 공급된 가장 그럴법한 상태 신호(s18)에 기초하여, 제어 회로(31)는 추적 제어 신호(s31)를 발생하고 그것을 추적 회로(33)에 공급한다. 또한 제어 회로(31)는 발생된 추적 제어 신호(s32)를 출력 버퍼(39)에 또한 공급한다.
출력 버퍼(39)는 제어 회로(31)로부터 공급된 추적 제어 신호(s32)에 기초하여 해독된 비트를 결정, 저장하고, 대수 그럴 가능성 비(s21)가 LIFO 회로(40)(이 회로는 이하에 상술될 것임)로부터 출력될 때에, 그 해독된 데이터(s20)를 출력한다.
다른 한편, 추적 결과 기억 회로(34)는 추적 회로(33)로부터 공급된 추적 결과 신호(s41)에 기초하여 가장 그럴법한 통로를 추적한 결과를 저장한다. 그런 뒤, 제어 회로(31)로부터 공급된 제어 신호(s31)에 따라, 추적 결과 기억 회로(34)는 가장 그럴법한 통로를 추적하여 거기에 저장한 결과를 지연된 추적 결과 신호(s42)로서 하류의 가장 그럴법한 미터 차(△) 기억 회로(35), 최소 미터 차(△) 기억 회로(37a 및 37b) 및 선택 회로(38)에 출력한다.
미터 차 지연 회로(15)로부터 공급된 미터 차 지연 신호(s19) 및 추적 결과 기억 회로(34)로부터 공급된 지연된 추적 결과 신호(s42)에 기초하여, 가장 그럴법한 통로 미터 차(△) 기억 회로(35)는 미터 차 지연 신호(s19)로부터 가장 그럴법한 통로 미터 차(△)를 선택, 저장한다. 그런 뒤 가장 그럴법한 통로 미터 차(△) 기억 회로(35)는 제어 회로(31)로부터 공급된 제어 신호(s31)에 따라 저장되어 있는 미터 차(△)를 가장 그럴법한 미터 차(△) 신호(s43)로서 하류의 최소 미터 차(△) 기억 회로(37a 및 37b)에 출력한다.
각각 램(32a, 32b..., 32h)으로부터 통로 선택 정보(s33, s34...,s40)가 공급되어, 선택 회로(36)는 제어 회로(31)로부터 공급된 제어 신호(s31)에 따라 최소 미터 차(△)를 갱신하는데 사용될 통로 선택 정보를 선택한다. 그런 후 선택 회로(36)는 선택된 통로 선택 정보를 각각 통로 선택 정보(s44 및 s45)로서 하류 최소 미터 차(△) 기억 회로(37a 및 37b)에 출력한다.
제어 회로(31)로부터 공급된 제어 신호(S31), 추적 결과 기억 회로(34)로부터 공급된 지연된 추적 결과 신호(s42) 및 가장 그럴법한 통로 미터 차(△) 기억 회로(35)로부터 공급된 지연된 가장 그럴법한 미터 차(△) 신호(s43)에 기초하여, 최소 미터 차(△) 기억 회로(37a 및 37b)는 각 상태에서 최소 미터 차(△)를 선택, 기억하고, 그것을 상태 미터 차(△) 신호(s46 및 s47)로서 하류 선택 회로(38)에 출력한다.
제어 회로(31)로부터 공급된 제어 신호(s31) 및 추적 결과 기억 회로(34)로부터 공급된 지연된 추적 결과 신호(s42)에 따라, 선택 회로(38)는 상태 최소 미터 차(△) 신호(s46 및 s47)로부터 소프트 출력을 획득하는데 이용될 상태 최소 미터 차(△) 신호를 선택하고, 가장 그럴법한 통로로부터의 입력 비트 수로 된 가장 그럴법한 통로와 통로들 차에 대한 최소치를 구하여 그것을 대수 가장 그럴법한 비 정보(s48)로서 하류 LIFO 회로(40)에 출력한다. 대수 가장 그럴법한 비 정보(s48)는 실제의 시간열 순서의 반대 순서로 결정된다.
LIFO 회로(40)는 실제의 시간열 순서와 반대로 순서 매겨진 대수 그럴 가능성 비 정보(s48)를 저장하고, 그것을 원래의 시간열 순서로 교정한 후 대수 그럴 가능성 비(s21)로서 출력한다.
그래서 통로 기억 및 그럴 가능성 갱신 회로(16)는 해독된 데이터(s20) 및 대수 그럴 가능성 비(s21)를 출력한다.
통로 기억 및 그럴 가능성 갱신 회로(16)에 배치된 8 개의 램(32a, 32b...,32h)은 도 23에 표시된 것처럼 작동한다. 이들은 상류 그룹 램(32a,32b,32c 및 32d) 및 하류 그룹 램(32e,32f,32g 및 32h)으로 분류되어 있다. 상류 그룹 램(32a,32b,32c 및 32d)은 통상적 2 단 SOVA 디코더에 있어서 상류 통로 기억 회로로서의 역할을 하고, 하류 그룹 램(32e,32f,32g 및 32h)은 하류 통로 기억 회로로서 작용한다.
상류 그룹 램(32a,32b,32c 및 32d)은 통상적 역추적 방법에 기초하는 비터비 디코더처럼 작동한다.
즉, 통로 기억 및 그럴 가능성 갱신 회로(16)에 있어서는, 먼저 ACS 회로(12)로부터 공급된 통로 선택 정보가 시간열 순서로 램(31a)에 기입된다.
또한 통로 기억 및 그럴 가능성 갱신 회로(16)에 있어서는, 통로 선택 정보(s34)가 시간열 순서와 반대 순서로 판독되고 종료 길이에 대해 통로들이 추적된다.
그런 뒤 통로 기억 및 그럴 가능성 갱신 회로(16)에서는, 램(32c)에는 접근하지 않고 시간열 순서와는 반대 순서로 램(32d)으로부터 통로 선택 정보(s36)가 판독된다. 램(32d)은 종료 길이를 위한 추적 결과에 기초하여 추적 개시점에서 시작하여 종료 길이에 대한 추적을 행하여 가장 그럴법한 통로를 결정하여 해독된 비트를 출력한다.
다른 한편, 하류 그룹 램(32e 내지 32h)은 통상적 2 단 SOVA 디코더에 있어 하류 통로 기억 회로의 역할을 하기 위해 최소 미터 차(△) 기억 회로(37a 및 37b)를 사용한다.
즉, 통로 기억 및 그럴 가능성 갱신 회로(16)에서는, 램(32e)에는 접근하지 않고, 그 구간에서의 시간에 있어 각 상태의 미터 차(△) 값이 가장 그럴법한 통로 미터 차(△) 기억 회로(35)에 공급되고 이 회로는 가장 그럴법한 통로가 통과하는 상태의 미터 차(△) 값을 선택하고 기억할 것이다.
또한, 통로 기억 및 그럴 가능성 갱신 회로(16)에서는, 시간열 순서와는 반대 순서로 램(32f)으로부터 통로 선택 정보(s38)가 판독된다. 그와 동시에, 시간열 순서와는 반대 순서로 가장 그럴법한 통로 미터 차(△) 기억 회로(35)로부터 미터 차(△)가 판독되고 지연된 가장 그럴법한 미터 차(△) 신호(43)로서 최소 미터 차(△) 기억 회로(37a 및 37b)에 공급되고, 이 회로는 먼저 각 시각에 각 상태에서 최소 미터 차(△)를 갱신하기 위해 초기설정될 것이다.
더욱이, 통로 기억 및 그럴 가능성 갱신 회로(16)에서는, 램(32g)에는 접근되지 않고, 시간열 순서와는 반대 순서로 램(32h)으로부터 통로 선택 정보(s40)가 판독된다. 그와 동시에, 역시 시간열 순서와는 반대 순서로 미터 차(△)가 가장 그럴법한 통로 미터 차(△) 기억 회로(35)로부터 판독되고, 지연된 가장 그럴법한 미터 차(△) 신호(s43)로서 최소 미터 차(△) 기억 회로(37a 및 37b)에 공급된다. 그런 뒤, 최소 미터 차(△) 기억 회로(37a 및 37b)는, 종료 길이를 위해 갱신 완료된 최소 미터 차(△)로 시작하여, 매회 각 상태에서 최소 미터 차(△)를 갱신할 것이다.
상기와 같이 작용하는 램 들(32a,32b,...32h)은, 종료 길이를 위한 작동이 행해질 때마다 하나 하나씩 그 각각의 기능들이 변한다. 즉, 램(32b)은, 다음 작동시에는 램(32a)이 했던 역할을 할 것이고, 램(32c)은 다음 작동시에는 램(32b)이 행했던 역할을 할 것이다. 이어서, 램 역할들이 비슷하게 스위칭되어 램(32a)은 다음 작동시에는 램(32h)이 행했던 역할을 할 것이다.
상기 메모리 작동에 의해, 2 단 SOVA 디코더(10)는 그 소망하는 목적을 위해서 램들을 사용할 수 있다.
위에서 설명되었던 것처럼, 2 단 SOVA 디코더(10)는, 각 상태에서 미터 차(△)의 최소치를 저장하기 위해 최소 미터 차(△) 기억 회로(37a 및 37b)를 포함하고 있고, 그래서 하류 통로 기억 회로에서 소프트 출력이 결정될 때와 동시에 종료 길이를 위해 모든 입력 정보 비트를 판독할 필요는 없다. 따라서, 2 단 SOVA 디코더(10)는 통로 선택 정보(s16)를 램들(32a 내지 32h)에 저장하여 그 정보를 추적한다. 그래서 이 디코더는, 코드 제한 길이 및 종료 길이가 종래의 레지스터-이동 방법에서 보다 더 클 때에도 작은 회로 규모(크기)로 고속으로 작동할 수 있다.
본 발명은 상기한 실시예에 한정되지 않고, 제한 길이가 3인 코드를 종료 길이 5로 해독할 때만이 아니라, 코드 제한 길이와 종료 길이가 각각 임의의 값일 때에도 적용될 수 있다는 것을 유의해야 할 것이다. 말할 필요 없이, 본 발명은 청구범위의 정신과 범위로부터 벗어나지 않고 적절히 수정 변형될 수 있다.
본 발명의 SOVA 디코더 실행 장치는 해독 방법 및 코드 제한 길이 및 해독 종료 길이가 클 때에도 디코더의 회로 크기가 작고 고속으로 작동할 수 있도록 한다.

Claims (17)

  1. 해독된 데이터 및 그럴 가능성 정보를 제공하기 위해 소프트 출력 비터비 방식으로 입력 컨벌루셔널 코드를 해독하는 해독 방법에 있어서,
    상기 컨벌루셔널 코드의 각 천이 시 선택된 가장 그럴법한 통로들을 표시하는 통로 선택 정보를 임의 접근 가능한 통로 선택 정보 저장 수단 내에 저장하는 단계,
    상기 통로 선택 정보에 기초하여 종료 길이를 위해 행해진 추적 결과를 표시하는 추적 결과 신호에 근거하여, 가장 컨벌루셔널 코드의 서열일 것 같은 서열인 가장 그럴법한 통로의 추적 결과를 추적 결과 저장 수단에 저장하는 단계,
    상기 추적 결과 저장 수단 내에 저장되어 지연되어 있는 가장 그럴법한 통로의 추적 결과를 표시하는 지연된 추적 결과 신호에 기초하여, 보다 그럴 것 같은 통로들이 컨벌루셔널 코드의 각 천이 시 선택될 때 양적 차(미터 차)로 생긴 양적 차 지연 신호로부터 가장 그럴법한 통로에 대한 양적 차를 선택하고 그것을 양적 차 저장 수단 내에 저장하는 단계,
    상기 지연된 추적 결과 신호 및 양적 차 저장 수단 내에 저장된 가장 그럴법한 통로에 대한 양적 차를 표시하는 지연된 가장 그럴법한 양적 차 신호에 기초하여, 가장 그럴법한 통로에 대한 양적 차(미터 차)의 최소치를 컨벌루셔널 코드의 각 천이 시 최소치 저장 수단 내에 저장하는 단계, 및
    상기 최소치에 기초하여 그럴 가능성 정보(진실일 가능성)를 획득하는 단계를 포함하는 컨벌루셔널 코드 해독 방법.
  2. 제 1 항에 있어서,
    상기 최소치 저장 수단은 다수의 천이를 위한 양적 차 갱신 수단을 포함하고,
    각 천이 시 가장 그럴법한 통로에 대한 양적 차의 최소치는 양적 차 갱신 수단 내에 저장되는 컨벌루셔널 코드 해독 방법.
  3. 제 2 항에 있어서,
    상기 양적 차 갱신 수단은 저장을 위해 가장 그럴법한 통로에 대한 양적 차를 선택 및 갱신하기 위한 갱신 제어 수단을 포함하고,
    상기 갱신 제어 수단은 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하는 상태일 때의 한 시점에서 가장 그럴법한 통로와 가장 그럴법한 통로로 병합하는 통로들 사이의 차를 제어하는 컨벌루셔널 코드 해독 방법.
  4. 제 3 항에 있어서, 갱신 제어 수단은,
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 양적 차 갱신 수단이 대응하는 천이 상태로부터 다음 시점에서 접하는 두 가능한 천이 상태로 이행하는 두 통로가 잔존해 있을 때에, 어느 것이나 더 작은 것이면, 지금까지 양적 차 갱신 수단 내에 저장된 상기 두 가능한 천이 상태에 있어 가장 그럴법한 통로에 대한 양적 차 중의 하나를 선택하는 기능,
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 두 가능한 천이 상태로 이행하는 두 통로 중의 하나는 생존하는 반면 잔존하지 못하는 다른 통로는 가장 그럴법한 통로가 통과하는 천이 상태로 이행할 때에, 어느 것이나 더 작은 것이면, 지금까지 양적 차 갱신 수단 내에 저장된, 상기 두 가능한 천이 상태에 있어 가장 그럴법한 통로에 대한 양적 차의 최소치들 중의 하나를 선택하는 기능,
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 두 가능한 천이 상태로 이행하는 두 통로 중의 하나는 생존하는 반면 잔존하지 못하는 다른 통로는 가장 그럴법한 통로가 통과하는 천이 상태로 이행하지 않을 때에, 어느 것이나 선택된 통로에 대응하는 것이면, 지금까지 양적 차 갱신 수단 내에 저장된, 상기 두 가능한 천이 상태에 있어 가장 그럴법한 통로에 대한 양적 차의 최소치들 중의 하나를 선택하는 기능, 및
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 두 가능한 천이 상태로 이행하는 두 통로 모두는 잔존하지 못하는 한편 두 가능한 천이 상태 중의 하나는 가장 그럴법한 통로가 통과하는 상태가 아닐 때에는, 가장 그럴법한 통로에 대한 양적 차에 사용된 비트의 수로 표현된 최대치를 선택하는 기능을 하는 컨벌루셔널 코드 해독 방법.
  5. 제 1 항에 있어서,
    상기 가장 그럴법한 통로에 대한 양적 차의 최소치에 기초하여 획득된 그럴 가능성 정보가 저장되고, 그럴 가능성 정보는 출력으로 마련하기 위해 LIFO 법에 의해 시간열 순서로 교정되고, 해독된 데이터는 그럴 가능성 정보가 출력되는 시간과 동기하여 출력되는 컨벌루셔널 코드 해독 방법.
  6. 제 1 항에 있어서,
    상기 컨벌루셔널 코드에 기초하여 분기 미터(분기량)를 계산하는 단계,
    상기 상태 미터(상태량)을 구하기 위해 분기 미터에 기초하여 보다 그럴법한 통로를 선택하는 단계,
    상기 상태 미터를 정상화하는 단계, 및
    상기 정상화된 상태 미터를 저장하는 단계를 더 포함하는 컨벌루셔널 코드 해독 방법.
  7. 제 1 항에 있어서,
    상기 통로 선택 정보 저장 수단은 8 개의 뱅크로 구성되어 있고,
    상기 입력된 통로 선택 정보가 시간열 순서로 제 1 뱅크에 기록되고,
    제 2 뱅크에 저장된 통로 선택 정보는 종료 길이를 위한 통로를 추적하기 위해 시간열 순서와는 반대 순서로 출력되며,
    제 3 뱅크에는 접근이 행해지지 않고,
    제 4 뱅크에 저장된 통로 선택 정보는 시간열 순서와 반대 순서로 출력되고, 가장 그럴법한 통로를 구하기 위해, 종료 길이를 위한 추적 결과에 기초하여, 추적 개시점에서 시작하여, 종료 길이를 위한 통로가 추적되고,
    제 5 뱅크에는 접근이 행해지지 않고,
    제 6 뱅크에 저장된 통로 선택 정보는 시간열 순서와 반대 순서로 출력되고,
    제 7 뱅크에는 접근이 행해지지 않고,
    제 8 뱅크에 저장된 통로 선택 정보는 시간열 순서와 반대 순서로 출력되는 컨벌루셔널 코드 해독 방법.
  8. 제 7 항에 있어서,
    상기 통로 선택 정보 저장 수단의 제 1 내지 제 8 뱅크의 기능들은 매 종료 길이마다 차례로 스위칭되는 방법.
  9. 해독된 데이터 및 그럴 가능성 정보를 제공하기 위해 소프트 출력 비터비 방식으로 입력 컨벌루셔널 코드를 해독하기 위한 디코더에 있어서,
    상기 컨벌루셔널 코드의 각 천이 시 선택된 가장 그럴법한 통로들을 표시하는 통로 선택 정보를 임의 접근 가능한 통로 선택 정보 저장 수단 내에 저장하기 위한 수단,
    상기 통로 선택 정보에 기초하여 종료 길이를 위해 행해진 추적 결과를 표시하는 추적 결과 신호에 근거하여, 가장 컨벌루셔널 코드의 서열일 것 같은 서열인 가장 그럴법한 통로의 추적 결과를 추적 결과 저장 수단에 저장하기 위한 수단,
    상기 추적 결과 저장 수단 내에 저장되어 지연되어 있는 가장 그럴법한 통로의 추적 결과를 표시하는 지연된 추적 결과 신호에 기초하여, 보다 그럴 것 같은 통로들이 컨벌루셔널 코드의 각 천이 시 선택될 때 양적 차(길이 차)의 지연으로 생긴 양적 차 지연 신호로부터 가장 그럴법한 통로에 대한 양적 차를 선택하고 그것을 양적 차 저장 수단 내에 저장하기 위한 수단,
    상기 지연된 추적 결과 신호 및 양적 차 저장 수단 내에 저장된 가장 그럴법한 통로에 대한 양적 차를 표시하는 지연된 가장 그럴법한 양적 차 신호에 기초하여, 가장 그럴법한 통로에 대한 양적 차의 최소치를 컨벌루셔널 코드의 각 천이 시 최소치 저장 수단 내에 저장하기 위한 수단, 및
    그럴 가능성 정보가 최소치에 기초하여 획득되는 컨벌루셔널 코드 해독 디코더.
  10. 제 9 항에 있어서,
    상기 최소치 저장 수단은, 각 천이 시 가장 그럴법한 통로에 대한 양적 차의 최소치를 저장하기 위해, 다수의 천이를 위해 제공된 양적 차 갱신 수단을 포함하는 컨벌루셔널 코드 해독 디코더.
  11. 제 10 항에 있어서,
    상기 양적 차 갱신 수단은, 저장하기 위해 가장 그럴법한 통로에 대한 양적 차를 선택 및 갱신하기 위한 갱신 제어 수단을 포함하고,
    상기 갱신 제어 수단은, 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하는 상태일 때의 한 시점에서 가장 그럴법한 통로와 가장 그럴법한 통로로 병합하는 통로들 사이의 차를 제어하는 컨벌루셔널 코드 해독 디코더.
  12. 제 11 항에 있어서, 갱신 제어 수단는,
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 양적 차 갱신 수단이 대응하는 천이 상태로부터 다음 시점에서 접하는 두 가능한 천이 상태로 이행하는 두 통로가 잔존해 있을 때에는, 어느 것이나 더 작은 것이면, 지금까지 양적 차 갱신 수단 내에 저장된 상기 두 가능한 천이 상태에 있어 가장 그럴법한 통로에 대한 양적 차 중의 하나를 선택하는 기능,
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 두 가능한 천이 상태로 이행하는 두 통로 중의 하나는 생존하는 반면 잔존하지 못하는 다른 통로는 가장 그럴법한 통로가 통과하는 천이 상태로 이행할 때에는, 어느 것이나 더 작은 것이면, 지금까지 양적 차 갱신 수단 내에 저장된, 상기 두 가능한 천이 상태에 있어 가장 그럴법한 통로에 대한 양적 차의 최소치들 중의 하나를 선택하는 기능,
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 두 가능한 천이 상태로 이행하는 두 통로 중의 하나는 생존하는 반면 잔존하지 못하는 다른 통로는 가장 그럴법한 통로가 통과하는 천이 상태로 이행하지 않을 때에는, 어느 것이나 선택된 통로에 대응하는 것이면, 지금까지 양적 차 갱신 수단 내에 저장된, 상기 두 가능한 천이 상태에 있어 가장 그럴법한 통로에 대한 양적 차의 최소치들 중의 하나를 선택하는 기능, 및
    상기 양적 차 갱신 수단이 대응하는 천이 상태가 가장 그럴법한 통로가 통과하여 대응하는 상태가 아니고, 두 가능한 천이 상태로 이행하는 두 통로 모두는 잔존하지 못하는 한편 두 가능한 천이 상태 중의 하나는 가장 그럴법한 통로가 통과하는 상태가 아닐 때에는, 가장 그럴법한 통로에 대한 양적 차에 사용된 비트의 수로 표현된 최대치를 선택하는 기능을 하는 컨벌루셔널 코드 해독 디코더.
  13. 제 9 항에 있어서,
    상기 추적 결과 신호를 출력하기 위해 통로 선택 정보 저장 수단으로부터 출력된 통로 선택 정보에 기초하여 통로들을 추적하는 수단을 더 포함하는 컨벌루셔널 코드 해독 디코더.
  14. 제 9 항에 있어서,
    해독된 데이터를 결정하고 저장하기 위한 수단, 및
    가장 그럴법한 통로에 대한 양적 차의 최소치에 기초하여 획득된 그럴 가능성 정보를 저장하고, 시간열 순서로 그럴 가능성 정보를 교정하고 제공하기 위한 LIFO 형 그럴 가능성 저장 수단을 더 포함하고,
    상기 해독된 데이터 저장 수단은, 그럴 가능성 정보가 그럴 가능성 정보 저장 수단으로부터 출력되는 시간과 동기적으로 해독된 데이터를 제공하는 컨벌루셔널 코드 해독 디코더.
  15. 제 9 항에 있어서,
    상기 컨벌루셔널 코드에 기초하여 분기 미터를 계산하는 수단,
    상기 상태 미터를 구하기 위해 분기 미터에 기초하여 보다 그럴법한 통로를 선택하는 수단,
    상기 상태 미터를 정상화하는 수단, 및
    상기 정상화된 상태 미터를 저장하는 수단을 더 포함하는 컨벌루셔널 코드 해독 디코더.
  16. 제 9 항에 있어서,
    상기 통로 선택 정보 저장 수단은 8 개의 뱅크로 구성되어 있고,
    제 1 뱅크는 입력된 통로 선택 정보를 그 안에 시간열 순서로 기록하고,
    제 2 뱅크는 종료 길이를 위한 통로를 추적하기 위해 시간열 순서와는 반대 순서로 저장된 통로 선택 정보를 출력하고,
    제 3 뱅크에는 접근이 행해지지 않고,
    제 4 뱅크는 시간열 순서와 반대 순서로 저장된 통로 선택 정보를 출력하고, 가장 그럴법한 통로를 구하기 위해, 종료 길이를 위한 추적 결과에 기초하여, 추적 개시점에서 시작하여, 종료 길이를 위한 통로를 추적하고,
    제 5 뱅크에는 접근이 행해지지 않고,
    제 6 뱅크는 시간열 순서와 반대 순서로 저장된 통로 선택 정보를 출력하고,
    제 7 뱅크에는 접근이 행해지지 않고,
    제 8 뱅크는 시간열 순서와 반대 순서로 저장된 통로 선택 정보를 출력하는 컨벌루셔널 코드 해독 디코더.
  17. 제 16 항에 있어서,
    상기 통로 선택 정보 저장 수단의 제 1 내지 제 8 뱅크의 기능들은 매 종료 길이마다 차례로 스위칭되는 디코더.
KR1020000028697A 1999-05-28 2000-05-26 해독 방법 및 장치 KR20010014975A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-150751 1999-05-28
JP11150751A JP2000341140A (ja) 1999-05-28 1999-05-28 復号方法及び復号装置

Publications (1)

Publication Number Publication Date
KR20010014975A true KR20010014975A (ko) 2001-02-26

Family

ID=15503631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000028697A KR20010014975A (ko) 1999-05-28 2000-05-26 해독 방법 및 장치

Country Status (4)

Country Link
US (1) US6668026B1 (ko)
EP (1) EP1056213A3 (ko)
JP (1) JP2000341140A (ko)
KR (1) KR20010014975A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190136B2 (ja) * 2000-06-27 2008-12-03 富士通株式会社 データ記録再生装置
KR100487183B1 (ko) * 2002-07-19 2005-05-03 삼성전자주식회사 터보 부호의 복호 장치 및 방법
GB2401290B (en) * 2003-04-29 2007-02-28 Ubinetics Ltd Decoders
JP4432781B2 (ja) * 2005-01-17 2010-03-17 株式会社日立製作所 誤り訂正復号器
US7395461B2 (en) 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7502982B2 (en) 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
KR20080012434A (ko) * 2006-08-03 2008-02-12 삼성전자주식회사 입력 메시지의 특성을 고려한 복호 장치 및 방법
US7716564B2 (en) * 2007-09-04 2010-05-11 Broadcom Corporation Register exchange network for radix-4 SOVA (Soft-Output Viterbi Algorithm)
RU2010149150A (ru) * 2010-12-02 2012-06-10 ЭлЭсАй Корпорейшн (US) Способ и устройство (варианты) для декодирования с упреждающим исправлением ошибок по алгоритму витерби radix-4
JP6155959B2 (ja) * 2013-08-19 2017-07-05 富士通株式会社 復号化装置、及び、復号化方法
US9588772B2 (en) 2015-02-20 2017-03-07 Kabushiki Kaisha Toshiba Memory controller and decoding method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675968B1 (fr) * 1991-04-23 1994-02-04 France Telecom Procede de decodage d'un code convolutif a maximum de vraisemblance et ponderation des decisions, et decodeur correspondant.
US5390198A (en) * 1993-05-26 1995-02-14 The Boeing Company Soft decision viterbi decoder for M-ary convolutional codes
JPH09232973A (ja) * 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
JP3322155B2 (ja) * 1997-03-05 2002-09-09 日本電気株式会社 データ再生装置

Also Published As

Publication number Publication date
JP2000341140A (ja) 2000-12-08
US6668026B1 (en) 2003-12-23
EP1056213A3 (en) 2004-07-07
EP1056213A2 (en) 2000-11-29

Similar Documents

Publication Publication Date Title
US7181670B2 (en) Pipeline architecture for maximum a posteriori (MAP) decoders
US6697443B1 (en) Component decoder and method thereof in mobile communication system
US20030108128A1 (en) Viterbi decoding apparatus and viterbi decoding method
JP3747604B2 (ja) ビタビ復号装置
KR20010014975A (ko) 해독 방법 및 장치
US6792570B2 (en) Viterbi decoder with high speed processing function
US6690737B1 (en) Device and method for determining maximum likelihood state in a decoding device
JP2000341137A (ja) 復号装置
RU2247471C2 (ru) Компонентный декодер и способ декодирования в системе мобильной связи
JPH10200419A (ja) ビタビ復号方法および装置
KR100217041B1 (ko) 비터비 디코더
CN112134574A (zh) 路径度量信息的存储方法、装置、电子设备及存储介质
KR100491016B1 (ko) 역방향 상태 천이의 연속적 제어에 의한 역추적 비터비복호기 및 그 방법
JP3231647B2 (ja) ビタビ復号器
JP3288328B2 (ja) ビタビ復号器のトレースバック処理の高速化装置およびその高速化方法
KR100259194B1 (ko) 비터비 디코더
KR100296788B1 (ko) 폴딩 비터비 검출기
KR20030024185A (ko) 즉시역추적 알고리즘을 이용한 비터비 복호기용 생존경로메모리 관리 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application