KR20010013561A - 패턴 형성방법 - Google Patents

패턴 형성방법 Download PDF

Info

Publication number
KR20010013561A
KR20010013561A KR1019997011568A KR19997011568A KR20010013561A KR 20010013561 A KR20010013561 A KR 20010013561A KR 1019997011568 A KR1019997011568 A KR 1019997011568A KR 19997011568 A KR19997011568 A KR 19997011568A KR 20010013561 A KR20010013561 A KR 20010013561A
Authority
KR
South Korea
Prior art keywords
film
photosensitive material
pattern
etched
etching
Prior art date
Application number
KR1019997011568A
Other languages
English (en)
Other versions
KR100632196B1 (ko
Inventor
시모무라고지
기노시타요시아키
후나토사토루
야마구치유코
Original Assignee
잔디해머,한스루돌프하우스
클라리언트 파이넌스 (비브이아이)리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 잔디해머,한스루돌프하우스, 클라리언트 파이넌스 (비브이아이)리미티드 filed Critical 잔디해머,한스루돌프하우스
Publication of KR20010013561A publication Critical patent/KR20010013561A/ko
Application granted granted Critical
Publication of KR100632196B1 publication Critical patent/KR100632196B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Structural Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 유기 반사 방지막과 감광성 재료막 사이의 경계면에서 반응 생성물의 형성을 억제하고 에칭 후에 에칭화 막의 잔사 수를 감소시킴으로써 고해상도 및 고정밀도의 에칭 패턴을 형성할 수 있는 패턴 형성방법에 관한 것이다. 폴리실리콘막으로 이루어진 에칭화 막(11), 유기 반사 방지막(12), 및 산 발생제로서 (a) 오늄염 화합물과 (b) 하나 이상의 설폰 화합물 및 설포네이트 화합물을 함유하는 화학 증폭형 내식막 재료로 이루어진 감광성 재료막(13)이 반도체 기판(10) 상에 설치되고, 마스크(14)를 통해 감광성 재료막(13)이 노출된 다음, 현상하여 패턴화된 감광성 재료막(13b)이 형성된다. 이 후에, 바람직하게는 반사 방지막을 SO2-O2혼합 가스로 드라이 에칭하고, 에칭화 막을 드라이 에칭하여 에칭화 막의 패턴을 형성한다.

Description

패턴 형성방법 {Pattern forming method}
복잡한 반도체 집적회로를 사용하는 시스템의 소형화에 따라 반도체 집적회로 패턴의 미세화가 보다 진전되고 있으며, 이에 수반하여 패턴화된 감광성 재료막을 마스크로서 사용하는 패턴 리소그래피법에서는 크기가 작은 칩 위에 복잡한 회로를 전사하는 것은 매우 곤란해지고 있다. 이러한 이유 중의 하나는 노출용으로 조사되는 에너지 빔이 단파장화되어 기판 또는 에칭화 막으로부터 에너지 빔의 반사율이 높아지고 감광성 재료막을 통과한 에너지 빔이 기판 또는 에칭화 막의 불균일한 단차이 형상의 영향을 받아 불균일한 방향으로 반사하여 감광성 재료막에서의 미노출 영역을 감광시키는 것을 들 수 있다. 이것은 리소그래피법에 의해 형성된 패턴에서 다수의 결함 및 치수 불균일을 발생시킨다. 이를 해결하기 위한 한가지 방법으로서 감광성 재료막 밑에 에너지 빔을 흡수하는 유기 반사 방지막을 설치하고 이러한 반사 방지막에 의해 감광성 재료막을 통과하는 에너지 빔을 흡수하여 에너지 빔이 감광성 재료막을 통과한 후에 불균일한 방향으로 반사하는 사태를 방지하는 방법이 제안되고 있다.
이러한 반사 방지막을 사용하는 종래의 패턴 형성방법을 도 3의 (a)와 (b)를 참조하면서 설명한다.
우선, 도 3(a)에 도시된 바와 같이 반도체 기판 1 상에 퇴적된 에칭화 막 2 상에 유기 재료로 이루어지고 에너지 빔을 흡수하는 반사 방지막 3을 형성하고 반사 방지막 3 상에 다시 감광성 재료막을 형성한다. 이어서, 감광성 재료막에 마스크를 개재시켜 에너지 빔을 조사한 후에 감광성 재료막의 조사부 또는 비조사부를 현상액에 의해 제거하여 감광성 재료막의 비조사부 또는 조사부로 이루어지는 패턴화된 감광성 재료막 4를 형성한다. 다음에 반사 방지막 3에 대해 패턴화된 감광성 재료막 4를 마스크로 하여 드라이 에칭을 실시하여 반사 방지막 3에서 패턴화된 감광성 재료막 4의 개구부와 대응하는 영역을 제거한다. 다시, 패턴화된 감광성 재료막 4를 마스크로 하여 에칭화 막 2를 드라이 에칭한 다음, 반사 방지막 3 및 감광성 재료막 4를 제거함으로써 도 3(b)에 도시된 바와 동일한 반도체 기판 1 상에 에칭화 막 2로 이루어지는 패턴 2A가 수득된다. 반사 방지막 3을 설치함으로써 감광성 재료막 4를 통과하는 에너지 빔은 반사 방지막 3에 흡수되며 이에 따라 반도체 기판 1 또는 에칭화 막 2에 단차이 형상이 존재해도 불균일한 반사가 없어지며 에너지 빔 비조사부가 감광되지 않으므로 치수 정밀도가 양호한 에칭화 막 패턴 2A가 형성된다.
그러나, 최근에 감광성 재료막으로서 화학 증폭형 내식막 재료가 사용되는 경우가 많아지고 있지만 감광성 재료막으로서 화학 증폭형 내식막 재료를 사용하는 동시에 화학 증폭형 내식막 재료를 반사 방지막 상에 설치하는 경우, 도 3(a)에 도시된 바와 같이 이러한 반사 방지막 3과 감광성 재료막 4의 경계면에 반응 생성물 5가 형성되는 것으로 판명됐다. 이러한 반응 생성물 5는 종래의 현상 처리조건 또는 에칭조건에 따라 감광성 재료막 4 및 반사 방지막 3을 처리하는 경우, 제거되지 않으며 에칭화 막 2에 잔류한다. 이러한 반응 생성물이 잔류한 채로 에칭화 막 2에 대해 드라이 에칭을 실시하면 에칭화 막 2에 잔류하는 반응 생성물 5가 에칭 마스크로서 작용하고 도 3(b)에 도시된 바와 같이 원래부터 에칭 제거되어야 하는 영역(스페이스 영역)에 에칭화 막 2로 이루어지는 잔사 6이 형성되거나 수직인 형상이 요구되는 에칭화 막 2의 패턴 측벽 2a가 불균일한 형상으로 되거나 하는 문제가 발생한다. 이러한 잔사 6은 감광성 재료막 4의 패턴 개구율의 영향은 받지 않으며 요컨대 패턴의 조밀에 관계없이 균일하게 발생한다. 따라서, 잔사 6은 패턴이 밀집하여 있는 영역에서 패턴끼리 사이의 공간 부분에도 발생한다.
이러한 반사 방지막 3과 감광성 재료막 4의 경계면에 생성되는 반응 생성물 5를 제거하는 방법으로서 반응 생성물을 제거할 수 있는 조건에서 드라이 에칭을 실시하여 반사 방지막 3과 함께 반응 생성물을 제거하는 것으로 생각되지만 반응 생성물 5를 반사 방지막 3에 대한 드라이 에칭에 의해 반사 방지막 3과 함께 제거하는 방법은 다음과 같은 이유에 따라 에칭화 막의 패턴 형성방법으로서 효과적인 수단이라고는 할수 없다. 즉, 반응 생성물 5를 제거하기 위해서는 반사 방지막 3을 제거하는 경우보다 강한 에칭조건이 필요하며 반응 생성물을 제거할 수 있는 에칭 조건을 선택하면 반사 방지막 3과 동일한 에칭 특성을 갖는 패턴화된 감광성 재료막 4도 동시에 에칭되며 치수 정밀도가 양호한 내식막 패턴이 잔존하지 않게 된다. 따라서 패턴화된 감광성 재료막 4가 마스크로서 기능을 다하지 않게 된다. 한편, 패턴화된 감광성 재료막 4가 드라이 에칭에 의해 가능한 한 제거되지 않는 에칭 조건을 사용하여 반사 방지막 3에 대해 드라이 에칭을 실시하면 에칭화 막 2에 반응 생성물 5 및 반사 방지막 3이 많이 잔류하게 된다. 또한, 반사 방지막 3에 대한 치수 제어성을 향상시키기 위해 반사 방지막 3의 측벽에 퇴적물이 형성되는 드라이 에칭 공정을 사용하면 반사 방지막 3의 측벽으로부터 박리되어 떨어진 퇴적물이 에칭화 막 2에 부착되기 쉬워지며 당해 퇴적물이 마스크로 되어 에칭화 막으로 이루어지는 잔사 6이 형성된다는 문제점도 발생한다.
반도체 기판 1에 에칭화 막 2로 이루어지는 잔사 6이 존재하거나 에칭화 막 2의 패턴 측벽 2a가 불균일한 형상으로 되거나 하는 경우의 문제점을 도 4를 참조하여 다시 설명한다.
도 4는 도 3(b)에서 일점 쇄선 영역의 확대도이다. 도 4에 도시된 바와 같이 반도체 기판 1에는 에칭화 막인 폴리실리콘막으로 이루어지는 게이트 전극 7이 형성되는 동시에 반도체 기판에서 게이트 전극 7끼리 사이의 영역, 요컨대 소스·드레인 영역에는 폴리실리콘막으로 이루어지는 잔사 6이 존재하고 있다. 또한, 게이트 전극 7의 측면에는 Si3N4, TEOS 또는 HTO 등의 절연성 재료로 이루어지는 측벽 8이 형성되는 동시에 집적회로 소자의 저저항화를 도모하기 위해 게이트 전극 7 및 소스·드레인 영역의 표면은 TiSi2등에 의해 실리사이드화되어 실리사이드층 9에 의해 피복된다. 그러나 게이트 전극 7의 측면 형상이 불균일하므로 게이트 전극 7이 측벽 8로부터 노출되며 게이트 전극 7에서 측벽 8로부터 노출되어 있는 영역에도 실리사이드층 9가 형성되는 동시에 폴리실리콘의 잔사 6의 표면에도 실리사이드층 9이 형성된다. 따라서 게이트 전극 7과 소스·드레인 영역은 게이트 전극 7의 표면의 실리사이드층 9 또는 잔사 6의 표면의 실리사이드층 9를 개재시켜 전기적으로 접속되며 게이트 전극 7과 소스·드레인 영역 사이에 이상한 리크 전류가 흐르게 된다.
이와 같이 에칭화 막 2가 예를 들면, 폴리실리콘 등의 전기전도성 재료로 이루어지는 경우에는 반도체 집적회로 장치에서 동일한 전기전도층에 형성되어 있는 배선 패턴끼리 전기전도성의 잔사 6을 개재시켜 전기적으로 접속되거나 또한 반도체 기판에 형성되어 있는 전기전도층과 당해 전기전도층 상에 층간 절연막을 개재시켜 형성되어 있는 배선 패턴이 전기전도성의 잔사 6을 개재시켜 전기적으로 접속되거나 하기 위해 배선 패턴끼리 사이 또는 전기전도층과 배선 패턴 사이에 리크 전류가 흘러 반도체 집적회로 장치의 특성이 약화되거나 수율이 저하되거나 하는 문제가 발생한다.
또한, 현재 화학 증폭형 내식막 조성물로서는 (a) 산에 의해 유리될 수 있는 치환기를 함유하는 유기물 및 (b) 오늄염 화합물로 이루어지는 방사선을 조사함으로써 산을 발생하는 화합물(산 발생제)을 함유하는 화학 증폭형 내식막 재료가 공지되어 있다. 오늄염 화합물은 내식막의 용해를 억지하는 효과가 강하며 따라서 감광성 재료의 미노출부의 현상액 용해성이 작아지고 또한 노출되면 비교적 강한 산을 발생하므로 치수 정밀도가 양호하며 고해상도의 내식막 화상이 수득되기 쉬운 반면, 내식막 패턴에 스탠딩 웨이브(정재파)를 발생시키기 쉬우며 또한 공정의 분위기에 따라서는 내식막 패턴이 오버행(overhang) 상태로 되는 이른바 T톱이라고 호칭되는 불용해층을 표면에 형성하기 쉽다는 결점을 가지고 있다. 따라서 오늄염 화합물을 함유하는 화학 증폭형 내식막를 사용하여 내식막 패턴 형성을 실시한 다음, 에칭화 막을 에칭하는 경우에 요구한 대로 선폭 및 형상을 갖는 패턴을 형성할 수 없는 경우도 있다.
본 발명은 상기와 동일한 결점이 없는 패턴의 형성방법을 제공하는 것을 목적으로 한다.
즉, 본 발명의 제1의 목적은 에칭화 막과 감광성 재료막 사이에 유기 재료로 이루어지는 반사 방지막이 존재함에도 불구하고 반사 방지막과 감광성 재료막의 계면에 반응 생성물이 생성되는 사태를 방지하고 이에 따라 에칭화 막으로 이루어지는 잔사의 수가 감소되는 패턴 형성방법을 제공하는 것이다.
또한 본 발명의 제2의 목적은 스탠딩 웨이브나 T톱의 형성이 없으며 치수 정밀도가 양호하고 고해상도의 내식막 화상을 형성하여 이에 따라 고품질의 에칭화 막 패턴을 형성하는 방법을 제공하는 것이다.
또한, 본 발명의 제3의 목적은 반사 방지막과 감광성 재료막 경계면에 반응 생성물이 생성되는 경우에도 패턴화된 감광성 재료막에 영향을 주지 않으며 반사 방지막의 에칭시에 반사 방지막과 함께 반응 생성물을 제거하여 이에 따라 에칭화 막으로 이루어지는 잔사의 수가 감소된 패턴 형성방법을 제공하는 것이다.
발명의 개시
본 발명자들은 상기한 문제점을 해결하려고 예의 검토하고 있는 과정에서 반사 방지막과 감광성 재료막의 경계면에서 반응 생성물이 다음과 같은 메커니즘으로 생성되는 것을 밝혀냈다.
즉, 반사 방지막 및 감광성 재료막은 모두 유기 재료로 이루어지므로 감광성 재료막에 대해 자외선, 원자외선 등의 광선, 전자선 또는 X선으로 이루어지는 에너지 빔을 조사하면 반사 방지막 및 감광성 재료막의 내부에서 라디칼이 발생하여 반사 방지막과 감광성 재료막의 경계면에서 라디칼끼리 반응하여 방향족 반응 생성물이 생성된다. 특히, 감광성 재료막중에 오늄염계의 산 발생제가 함유되어 있는 경우에는 에너지 빔이 조사될 때에 반사 방지막과 감광성 재료막의 경계면에서 방향족 반응 생성물이 보다 많이 생성되는 것으로 판명됐다.
또한, 이러한 반응 생성물의 생성이 적으며 또한 에칭화 막의 잔사의 수가 적은 패턴을 형성하는 방법 및 스탠딩 웨이브나 T톱의 형성이 없는 치수 정밀도가 양호하고 고해상도의 레지스트 화상을 형성하여 고품질의 에칭화 막 패턴을 형성하는 방법에 관해서 각종 검토를 한 바, 놀랍게도 감광성 재료막의 소재로서 오늄염 화합물을 함유하는 화학 증폭형 내식막 재료를 사용하여 여기에 다시 산 발생제인 설폰 화합물 또는 설포네이트 화합물을 첨가 함유시킴으로써 상기 문제점이 모두 개선되며 또한 반사 방지막의 드라이 에칭재로서 유황계의 에칭 가스를 사용함으로써 감광성 재료막에 영향을 주지 않고 반응 생성물을 제거할 수 있으며 잔사의 수가 적은 에칭화 막 패턴을 형성할 수 있는 것을 찾아내어 본 발명을 완성한 것이다.
즉, 본 제1의 발명에 따른 패턴 형성방법은 반도체 기판 상에 형성된 에칭화 막 상에 유기 재료로 이루어지고 에너지 빔을 흡수하는 반사 방지막을 형성하는 제1의 공정, 이러한 반사 방지막 상에 감광성 재료막을 형성하는 제2의 공정, 감광성 재료막에 에너지 빔을 조사한 다음, 감광성 재료막의 조사부 또는 비조사부를 선택적으로 제거하여 패턴화된 감광성 재료막을 형성하는 제3의 공정 및 패턴화된 감광성 재료막을 마스크로서 에칭화 막에 대해 드라이 에칭을 실시하여 에칭화 막으로 이루어지는 패턴을 형성하는 제4의 공정을 포함하는 패턴 형성방법에 있어서, 감광성 재료막이 (a) 산에 의해 유리될 수 있는 치환기를 함유하는 유기물 및 (b) 하나 이상의 오늄염 화합물과 설폰 화합물 및 설포네이트 화합물로부터 선택하는 1회 이상의 방사선 조사에 의해 산을 발생하는 화합물을 함유하는 화학 증폭형 내식막 재료로 이루어진다.
또한, 본 제2의 발명의 패턴 형성방법은 상기 제1의 발명에서 제4의 공정이 반사 방지막에 대해 패턴화된 감광성 재료막을 마스크로서 유황계의 에칭 가스에 의해 드라이 에칭을 실시하여 반사 방지막을 패턴화한 다음, 패턴화된 감광성 재료막 및 반사 방지막을 마스크로서 에칭화 막에 대해 드라이 에칭을 실시하여 에칭화 막으로 이루어지는 패턴을 형성하는 공정을 포함한다.
우선, 본 제1의 발명의 패턴 형성방법을 도 1를 참조하면서 구체적으로 설명하면 실리콘으로 이루어지는 반도체 기판 10에 에칭 스톱퍼로 되는 예를 들면, 실리콘 산화막을 개재시켜 예를 들면 폴리실리콘막으로 이루어지는 에칭화 막 11을 퇴적한 다음, 당해 에칭화 막 11에 유기 재료로 이루어지고 자외선, 원자외선 등의 광선, 전자선 또는 X선으로 이루어지는 에너지 빔을 흡수하는 반사 방지막 12를 도포 및 형성한다. 이어서, 이러한 반사 방지막 12에 화학 증폭형 내식막 재료를 도포하여 감광성 재료막 13을 형성한 다음, 마스크 14를 개재시켜 빛, 전자선 또는 X선으로 이루어지는 에너지 빔 15를 조사한다. 현상에 의해 감광성 재료막 13의 조사부 13a를 용해 제거한 다음, 이러한 패턴화된 감광성 재료막 13b를 마스크 반사 방지막 12에 대해 드라이 에칭을 실시하여 반사 방지막 12에 패턴을 전사하여 다시 패턴화된 감광성 재료막을 마스크 에칭화 막 1에 대해 드라이 에칭을 실시함으로써 에칭화 막 1에 패턴을 전사한다. 또한, 감광성 재료로서는 에너지 빔 조사부가 현상에 의해 용해 제거되는 소위 포지티브형을 대신하여 현상함으로써 에너지 빔 조사부가 용해 제거되는 소위 네가티브형의 감광성 재료를 사용할 수 있다. 반사 방지막의 에칭 후에 반도체 기판 10상의 패턴화된 감광성 재료막 및 반사 방지막을 제거하면 도 2에 도시된 바와 같이 반도체 기판 10에 에칭화 막의 패턴이 수득된다.
또한, 도 2에서는 에칭화 막 11인 폴리실리콘막으로 이루어지는 게이트 전극 16 표면 및 반도체 기판 10에서의 게이트 전극 16끼리 사이의 소스·드레인 영역의 표면은 TiSi2등에 의해 실리사이드화되어 실리사이드층 18에 의해 피복되어 있다. 또한, 게이트 전극 16의 측면에는 Si3N4, TEOS 또는 HTO 등의 절연성 재료로 이루어지는 측벽 17이 형성되어 있다. 그리고 소스·드레인 영역 상에는 잔사가 존재하지 않는 동시에 게이트 전극 16의 측면 형상이 균일하므로 게이트 전극 16이 측벽 17로부터 노출되지 않으므로 게이트 전극 16의 측면에는 실리사이드층 18이 형성되어 있지 않다. 따라서, 게이트 전극 16과 소스·드레인 영역이 게이트 전극 16의 표면 실리사이드층 또는 잔사 표면의 실리사이드층을 개재시켜 전기적으로 접속되지 않으므로 게이트 전극 16과 소스·드레인 영역 사이에 이상한 리크 전류가 흐르지 않으므로 소자 특성의 약화를 방지할 수 있다.
한편 본 제1의 발명에서는 감광성 재료막은 (a) 산에 의해 유리될 수 있는 치환기를 함유하는 유기물 및 (b) 하나 이상의 오늄염 화합물과 설폰 화합물 및 설포네이트 화합물로부터 선택하는 1회 이상의 방사선 조사에 의해 산을 발생하는 화합물을 함유하는 화학 증폭형 내식막 재료로 이루어지고 이러한 화학 증폭형 내식막 재료에는 다시 필요에 따라 용해 억제제, 염기성 화합물, 기타 종래부터 공지된 첨가제가 함유된다. 또한, 이들 내식막 재료를 균일한 용액으로 하기 위해서 용제가 사용된다. 하기에 이들 내식막 재료의 구성 성분에 관해서 구체적으로 설명한다.
산에 의해 유리할 수 있는 치환기를 함유하는 유기물
산에 의해 유리할 수 있는 치환기를 함유하는 유기물로서는 페놀성 수산기, 카복실기 등으로 대표되는 알칼리 현상액과 친화성을 나타내는 작용기를 갖는 알칼리 가용성 중합체에 산의 존재하에 유리되는 치환기(이하, 「산 분해성기」라고 한다)를 부가함으로써 알칼리 불용성 또는 알칼리 난용성의 성질을 갖게 하는 수지(이하, 「산 분해성기 함유 수지」라고 한다)가 바람직하다. 산 분해성기 함유 수지를 구성하는 알칼리 가용성 중합체의 예로서는 하기 화학식 1 또는 화학식 2의 반복 단위를 갖는 비닐중합체, 노볼락 수지로 대표되는 페놀 수지 등을 들 수 있다. 하기 화학식 1의 반복 단위를 함유하는 중합체의 예로서는 폴리하이드록시스티렌, 폴리하이드록시텔-α-메틸스티렌, 폴리하이드록시메틸스티렌 등, 하기 화학식 2의 단위를 함유하는 중합체의 예로서는 아크릴산 또는 메타크릴산의 단독 또는 공중합체를 들 수 있다. 부가시키는 산 분해성기의 예로서는 비닐에테르 화합물, 디알킬카보네이트를 들 수 있다. 비닐에테르 화합물의 구체적인 예로서는 하기 화학식 3의 화합물을 예시할 수 있으며 보다 상세하게는 이소프로페닐메틸에테르, 3,4-디하이드로-2H-피란, 부탄디올-1,4-디비닐에테르, 에틸렌 글리콜디비닐에테르 또는 트리에틸렌글리콜디비닐에테르 등이 바람직하다. 또한, 디알킬카보네이트의 구체적인 예로서는 디-3급-부틸카보네이트 등을 들 수 있다. 알칼리 가용성 중합체, 산 분해성기에 관해서는 단독 또는 둘 이상 조합할 수 있다.
상기식에서,
R1은 수소원자 또는 알킬기이고,
R2는 알킬기이고,
R3은 수소원자 또는 알킬기이고,
R4, R5및 R6은 각각 독립적으로 수소원자 또는 탄소수 1 내지 6의 직쇄상, 측쇄상, 환상 또는 헤테로 원자를 함유하는 환상의 알킬기이고,
R7은 할로겐 원자, 알콕시기, 아르알킬옥시카보닐기, 알킬카보닐아미노기로 치환될 수 있는 탄소수 1 내지 10의 직쇄상, 측쇄상, 환상 또는 헤테로 원자를 함유하는 환상의 알킬기 또는 아르알킬기이고,
m은 0 또는 1 내지 4의 정수이다.
산 발생제
(오늄염 화합물)
본 발명에서 산 발생제로서 사용되는 오늄염 화합물은 방사선 조사에 의해 산을 발생하는 것으로서 공지된 것이면 어떤 것도 사용할 수 있으며 예를 들면, 트리페닐설포늄메탄 등의 설포늄염 화합물, 디페닐요오도늄트리플루오로메탄설포네이트 등의 요오도늄염 화합물, 포스포늄염 화합물, 디아조늄염 화합물, 피리디늄염 화합물 등을 들 수 있다. 이들 오늄염 화합물 중에서는 설포늄염 화합물 및 요오도늄염 화합물이 바람직하며 설포늄염 화합물이 특히 바람직하다. 본 발명에서 사용할 수 있는 설포늄염 화합물 및 요오도늄염 화합물로서 특히 바람직한 것은 트리페닐설포늄트리플레이트, 트리페닐설포늄프로피오네이트, 트리페닐설포늄헥사플레이트, 디페닐요오도늄트리플레이트이다.
(설폰 화합물)
설폰 화합물로서는 예를 들면, β-케토설폰, β-설포닐설폰 및 이들의 α-디아조 화합물 등을 들 수 있다. 또한, 디설폰 화합물도 포함한다. 이들 설폰 화합물을 구체적으로 예시하면
(가) 메틸설포닐-p-톨루엔설포닐메탄, 비스(페닐설포닐)메탄, 비스(4-메틸페닐설포닐)메탄, 비스(3-메틸페닐설포닐)메탄, 비스(4-에틸페닐설포닐)메탄, 비스(2,4-디메틸페닐설포닐)메탄, 비스(4-t-부틸페닐설포닐)메탄, 비스(4-메톡시페닐설포닐)메탄, 비스(4-플루오로페닐설포닐)메탄, 비스(4-클로로페닐설포닐)메탄, 비스(4-브로모페닐설포닐)메탄, 비스사이클로헥실설포닐메탄과 같은 비스설포닐메탄류;
(나) 비스(이소프로필설포닐)디아조메탄, 비스(t-부틸설포닐)디아조메탄, 비스(2급-부틸설포닐)디아조메탄, 비스(사이클로펜틸설포닐)디아조메탄, 비스(사이클로헥실설포닐)디아조메탄, 사이클로헥실설포닐에틸설포닐디아조메탄, 사이클로헥실설포닐-t-부틸설포닐디아조메탄, 메틸설포닐-p-톨루엔설포닐디아조메탄, 비스(페닐설포닐)디아조메탄, 비스(4-메틸페닐설포닐)디아조메탄, 비스(3-메틸페닐설포닐)디아조메탄, 비스(4-에틸페닐설포닐)디아조메탄, 비스(2,4-디메틸페닐설포닐)디아조메탄, 비스(4-t-부틸페닐설포닐)디아조메탄, 비스(4-메톡시페닐설포닐)디아조메탄, 비스(4-플루오로페닐설포닐)디아조메탄, 비스(4-클로로페닐설포닐)디아조메탄, 비스(4-브로모페닐설포닐)디아조메탄과 같은 비스설포닐디아조메탄류;
(다) 사이클로헥실설포닐사이클로헥실카보닐디아조메탄, 1-디아조-1-사이클로헥실설포닐-3,3-디메틸-2-부타논, 1-디아조-1-(1,1-디메틸에틸설포닐)-3,3-디메틸부타논, 1-아세틸-1-(1-메틸에틸설포닐)디아조메탄, 1-디아조-1-메틸설포닐-4-페닐-2-부타논, p-톨루엔설포닐사이클로헥실카보닐디아조메탄, 1-디아조-1-(4-메틸페닐설포닐)-3,3-디메틸-2-부타논, 페닐설포닐페닐카보닐디아조메탄, 1-디아조-1-페닐설포닐-3,3-디메틸-2-부타논, 1-디아조-(4-메틸페닐설포닐)-3-메틸-2-부타논, 2-디아조-2-(4-메틸페닐설포닐)사이클로헥실아세테이트, 2-디아조-2-페닐설포닐t-부틸아세테이트, 2-디아조-2-메틸설포닐이소프로필아세테이트, 2-디아조-2-페닐설포닐t-부틸아세테이트, 2-디아조-2-(4-메틸페닐설포닐)-t-부틸아세테이트와 동일한 설포닐카보닐디아조메탄류;
(라) 2-메틸-2-(4-메틸페닐설포닐)프로피오페논, 2-사이클로헥실카보닐-2-(4-메틸페닐설포닐)프로판, 2-메탄설포닐-2-메틸-4-메틸티오프로피오페논, 2,4-디메틸-2-(4-메틸페닐설포닐)펜탄-3-온과 같은 설포닐카보닐알칸류 등이다.
이들 예시된 화합물 중에서 특히 바람직한 것은 비스사이클로헥실설포닐디아조메탄, 비스페닐설포닐디아조메탄, 비스(4-클로로페닐설포닐)디아조메탄, 비스사이클로헥실설포닐메탄, 비스페닐설포닐메탄, 비스(4-메틸페닐설포닐)메탄 등이다.
(설포네이트 화합물)
설포네이트 화합물로서는 알킬설폰산 에스테르, 할로알킬설폰산 에스테르, 아릴설폰산 에스테르, 이미노설포네이트 등을 들 수 있다. 설포네이트 화합물을 예시하면 예를 들면,
(가) 2-니트로벤질-p-톨루엔설포네이트, 2,4-디니트로벤질-p-톨루엔설포네이트, 2,6-디니트로벤질-p-톨루엔설포네이트, 2,6-디니트로벤질-p-트리플루오로메틸페닐설포네이트와 동일한 니트로벤질설포네이트류;
(나) 피로갈롤트리스메탄설포네이트, 피로갈롤트리스트리플루오로메탄설포네이트, 피로갈롤트리스페닐설포네이트, 피로갈롤트리스-4-메틸페닐설포네이트, 피로갈롤트리스-4-메톡시페닐설포네이트, 피로갈롤트리스-2,4,6-트리메틸페닐설포네이트, 피로갈롤트리스벤질설포네이트 및 피로갈롤산 에스테르류, 카테콜, 레조르시놀또는 하이드로퀴논으로부터 유도되는 동일한 화합물의 알킬 및 아릴설포네이트류;
(다) 벤조인토실레이트, 벤조인메실레이트와 동일한 벤조인설포네이트류;
(라) 2,2,2-트리플루오로-1-트리플루오로메틸-1-(3-비닐페닐)-에틸-4-클로로벤젠설포네이트, 2,2,2-트리플루오로-1-p-톨릴-1-트리플루오로메틸에틸-4-클로로벤젠설포네이트, 2,2,2-트리플루오로-1-p-톨릴-1-트리플루오로메틸에틸-4-(2-페녹시에톡시)-벤젠설포네이트, 2,2,2-트리플루오로-1-트리플루오로메틸-1-(4-비닐페닐)-에틸나프타렌-2-설포네이트, 2,2,2-트리플루오로-1-페닐--트리플루오로메틸에틸프로판설포네이트, 2,2,2-트리플루오로-1-트리플루오로메틸-1-(3-비닐페닐)-에틸-4-부톡시벤센설포네이트, 2,2,2-트리플루오로-1-1-p-톨릴-1-트리플루오로메틸에틸-3,5-디클로로벤젠설포네이트, 1,3-비스-(2,2,2-트리플루오로-1-메탄설포닐옥시-1-트리플루오로메틸에틸)벤젠, 1,4-비스-(2,2,2-트리플루오로-1-메탄설포닐옥시-1-트리플루오로메틸에틸)벤젠과 같은 설폰산 에스테르류 등이다.
이들 예시된 화합물 중에서 특히 바람직한 것은 피로갈롤트리스메탄설포네이트, 피로갈롤트리스트리플레이트, 벤조인토실레이트 등이다.
상기 오늄염 화합물, 설폰 화합물 및 설포네이트 화합물의 화학 증폭형 내식막 재료 중에서의 함유량은 본 발명의 목적을 달성할 수 있는 범위의 양이면 모두 양호하다. 일반적으로는 화학 증폭형 내식막 재료 중의 산에 의해 유리할 수 있는 치환기를 함유하는 유기물 100중량부에 대해 오늄염 화합물은 0.5 내지 10중량부, 설폰 화합물은 1 내지 10중량부, 설포네이트 화합물은 1 내지 10중량부로 사용한다. 오늄염 화합물과 설폰 화합물, 설포네이트 화합물의 혼합비는 산에 의해 유리할 수 있는 치환기를 함유하는 유기물 100중량부에 대해 오늄염 화합물 0.1 내지 5중량부, 보다 바람직하게는 0.5 내지 2중량부 및 설폰 화합물 및 설포네이트 화합물은 양쪽의 합계 총량으로서 0.5 내지 10중량부인 것이 바람직하다. 또한, 예를 들면, 설폰 화합물의 1종류의 화합물만을 사용할 때에는 양쪽의 합계 총량은 당해 1종류의 화합물의 양으로 된다. 상기 함유량에서 오늄염 화합물의 함유량이 0.1중량부보다 적은 경우에는 고립 패턴과 밀집 패턴의 선폭의 치수 차이가 커지는 등의 오늄 화합물과 설폰 화합물 및/또는 설포네이트 화합물의 병용에 의한 효과가 별로 보이지 않으며 또한 오늄염 화합물의 양이 5중량부를 넘는 경우에는 형성된 패턴의 단면이 T톱 형상을 나타내며 테이퍼상으로 되는 등의 병용 효과가 거의 보이지 않거나 병용의 효과가 보인다고 해도 현상시에 스컴이 발생하는 등의 다른 결점이 나오게 된다. 또한, 설폰 화합물 및 설포네이트 화합물에 관해서는 이의 양이 0.5중량부보다 적은 경우에는 반사 방지막과 감광성 재료막과의 경계면에서 반응 생성물의 형성을 억제하는 효과를 충분하게 기대할 수 없는 경우가 있는 동시에 현저한 스탠딩 웨이브가 형성되는 등의 오늄염 화합물과의 병용에 따른 효과가 거의 보이지 않으며 또한 10중량부를 초과하는 경우에는 고립 패턴과 밀집 패턴의 선폭의 치수 차이가 커지거나 패턴의 단면 형상이 테이퍼상을 나타내는 등의 결점이 나오거나 또한 오늄 화합물과 설폰 화합물 및/또는 설포네이트 화합물과의 병용 효과가 보인다고 해도 현상시에 스컴이 발생하는 등의 다른 결점이 나오게 된다. 또한, 설폰 화합물 및 설포네이트 화합물을 혼합하여 사용하는 경우에는 이의 혼합 비(중량)는 1:0.5 내지 1:10이 바람직하다. 또한, 산 발생제 전량으로서는 산에 의해 유리할 수 있는 치환기를 함유하는 유기물 100중량부에 대해 1 내지 10중량부로 사용하는 것이 바람직하다.
본 발명에서 오늄염 화합물과 함께 설폰 화합물 또는 설포네이트 화합물을 사용함으로써 반사 방지막과 감광성 재료막의 경계면에서 반응 생성물의 생성을 억제할 수 있으며 또한 오늄염 화합물과 설폰 화합물 및/또는 설포네이트 화합물과의 혼합량을 최적화함으로써 미노출부에서는 현상 억지효과가 강하며 노출부에서는 현상제에 대한 용해성이 높은 패턴 화상이 형성되며 고해상도의 현상 패턴을 형성할 수 있다.
용해 억제제
용해 억제제는 자신도 산 분해성의 보호기를 함유하여 산 분해성기 함유 수지의 알칼리 현상액에 대한 용해성을 제어하며 산의 존재하에 분해된 다음에는 함께 분해되어 알칼리 가용성으로 변화하는 산 분해성기 함유 수지의 용해성을 촉진시키는 효과를 갖는 물질이며 예를 들면, 디부톡시카보닐비스페놀A, 디부톡시카보닐비스페놀F, 4-t-부톡시카보닐페닐, t-부틸콜레이트, t-부틸데옥시콜레이트, 디페놀산제3급부틸에스테르 유도체, 또는 트리하이드록시페닐)메탄 유도체 등의 화합물을 들 수 있다. 대표적인 것으로서는 비스(4-t-부톡시카보닐메틸옥시-2,5-디메틸페닐)메틸-4-t-부톡시카보닐메틸옥시벤젠 등을 들 수 있다.
염기성 화합물
염기성 화합물로서는 방사선 조사에 의해 분해되는 방사선 감응성 염기성 화합물, 방사선 비감응성의 염기성 화합물 중의 하나를 사용할 수 있다. 염기성 화합물을 첨가함으로써 패턴을 형성할 때에 여러가지 지연시간 간격으로 처리공정을 실시하더라도 패턴 특성의 악화를 억제할 수 있으며 또한 노출부에서 생성되는 산이 미노출부로 확산하는 것에 따른 콘트라스트의 저하를 방지할 수 있으므로 이의 첨가가 바람직하다. 염기성 화합물은 산에 의해 유리할 수 있는 치환기를 함유하는 유기물 100중량부에 대해 0.05 내지 10중량부 첨가하는 것이 바람직하다. 그리고 방사선 감응성 염기성 화합물로서는 설포늄 화합물, 요오도늄 화합물 등이 바람직하게 사용된다.
기타 첨가제
기타 첨가제로서는 예를 들면, 계면활성제, 증감제, 광흡수제, 염료, 안료, 유기카복실산, 균전제, 안정화제, 저분자량 화합물, 가소제 등을 들 수 있다.
용제
용제는 화학 증폭형 내식막 재료중의 각 성분을 용해하여 균일한 감광성 재료막을 형성할 수 있는 것이면 모두 사용할 수 있으며 예를 들면, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노메틸에테르와 동일한 글리콜에테르류, 에틸렌글리콜모노에틸에테르아세테이트 프로필렌글리콜모노메틸에테르아세테이트(PGMEA)와 동일한 글리콜에테르아세테이트류, 에틸락테이트와 동일한 에스테르류, 아세톤, 메틸에틸케톤, 사이클로펜타논, 사이클로헥사논 또는 사이클로헵타논과 같은 케톤류를 일반적으로 들 수 있다. 또한, 톨루엔 및 크실렌과 같은 방향족탄화수소류, 아세토니트릴, 디메틸포름아미드, 디옥산 등도 필요에 따라 사용할 수 있다.
또한, 반사 방지막을 드라이 에칭할 때에 사용되는 에칭 가스로서는 종래부터 유기막의 제거에 사용되는 것이면 어떠한 것도 사용할 수 있다. 에칭 가스로서는 염소 가스(Cl2)와 산소 가스(02)의 혼합 가스(이하, 「염소계의 에칭 가스」라고 한다), 질소 가스(N2)와 산소 가스(02)의 혼합 가스(이하, 「질소계의 에칭 가스」라고 한다), 이산화황 가스(SO2)와 산소 가스(02)의 혼합 가스(이하, 「유황계의 에칭 가스」라고 한다) 등이 일반적으로 사용된다. 이들 각 에칭 가스의 에칭 특성을 하기에 설명하며 유황계의 에칭 가스는 폴리실리콘으로 이루어지는 에칭화 막2이 에칭된다고 하는 문제, 에칭화 막 패턴의 치수 변동 및 치수 불균일이 커진다는 문제가 없으므로 에칭 가스로서 바람직하다.
(염소계의 에칭 가스)
염소계의 에칭 가스는 유황계의 에칭 가스와 비교하여 이온성, 요컨대 스퍼터링성이 강하므로 반사 방지막 12에 대한 드라이 에칭 공정에서 에칭 가스에 의해 생성되는 퇴적물이 반사 방지막 12의 측벽에 부착된 후에 박리되어 반사 방지막 12의 상면에 부착되는 정도가 낮은 동시에 반사 방지막과 감광성 재료막의 경계면에 발생하는 반응 생성물을 에칭에 의해 제거하는 작용이 크므로 퇴적물 또는 반응 생성물이 마스크로 되어 발생하는 에칭화 막으로 이루어지는 잔사의 수는 적다. 예를 들면, 산소 가스 등의 유량비를 하기 실시예 1과 동일한 조건으로 설정한 염소계의 에칭 가스를 사용하여 반사 방지막 12에 대해 패턴화된 감광성 재료막13b를 마스크로서 드라이 에칭을 실시한 다음, 실시예 1과 동일하게 하여 잔사의 수를 측정한 바, 약 5000개/웨이퍼이고 실시예 1보다 적다.
그러나 염소계의 에칭 가스는 반사 방지막 12에 대한 드라이 에칭에 계속해서 폴리실리콘으로 이루어지는 에칭화 막 11도 에칭하여 버리는 현상을 볼 수 있다. 이러한 점은 에칭화 막 11의 폴리실리콘 중의 실리콘(Si)과 염소(Cl2)가 반응하여 SiCl4가 생성되는 반응성의 드라이 에칭이 진행하기 때문이다. 따라서 에칭화 막 11에 대해 드라이 에칭을 실시하는 공정에서 에칭화 막 11에서 염소계 가스에 의한 드라이 에칭이 실시되는 부위에 오버에칭이 발생하며 원래 에칭을 실시해서는 안 되는 반도체 기판 10까지도 에칭된다. 따라서 염소계의 에칭 가스는 유황계의 에칭 가스와 비교하여 잔사의 수를 감소시킬 수 있지만 반도체 기판 10이 에칭되므로 반도체 집적회로 장치의 제품 비율이 저하된다는 문제가 있다.
(질소계의 에칭 가스)
질소계의 에칭 가스도 유황계의 에칭 가스와 비교하여 이온성, 요컨대 스퍼터링성이 강하므로 반사 방지막 12에 대한 드라이 에칭공정에서 에칭되는 반사 방지막으로 이루어지는 퇴적물이 반사 방지막의 측벽에 부착하는 정도가 낮은 동시에 반사 방지막과 감광성 재료막의 경계면에서 발생하는 반응 생성물을 에칭에 의해 제거하는 작용이 크므로 퇴적물 또는 반응 생성물이 마스크로 되어 발생하는 잔사의 수는 적다. 예를 들면, 산소 가스 등의 유량비를 하기 실시예 1과 동일한 조건으로 설정하는 질소계의 에칭 가스를 사용하여 반사 방지막 12에 대해 패턴화된 감광성 재료막 13b를 마스크로서 드라이 에칭을 한 다음, 실시예 1과 동일하게 하여 잔사의 수를 측정한 바, 약 5000개/웨이퍼이고 실시예 1보다도 적다. 또한, 염소계의 에칭 가스의 경우에 보이는 폴리실리콘으로 이루어지는 에칭화 막 11이 에칭된다는 현상도 나타나지 않는다.
그러나, 반사 방지막 12에 대한 드라이 에칭공정에서 패턴화된 감광성 재료막 13b도 크게 깎여 버리므로 패턴화된 반사 방지막의 치수 변동 및 치수 변동이 커진다는 문제가 생긴다. 이것은 에칭 가스에 의해 생성되는 퇴적물이 감광성 재료막 13b 및 반사 방지막의 측벽에 부착하는 정도가 염소계의 에칭 가스의 경우와 비교하여 적기 때문이다. 따라서 0.25μm의 디자인 룰을 갖는 라인 패턴을 형성하는 에칭 공정에서 유황계의 에칭 가스로는 패턴 폭이 0.23μm이고 디자인 룰에 대해 0.02μm 정도 세밀한 정도인 동시에 패턴이 소인 영역 및 밀한 영역에서 치수 변동이 동등한 데 대해 질소계의 에칭 가스를 사용하면 고립 패턴에서는 패턴폭이 0.18μm이고 라인 폭: 스페이스 폭이 1:1인 영역에서는 패턴 폭이 0.20μm이고 디자인 룰에 대한 치수 변동이 큰 동시에 패턴이 소인 영역 및 밀한 영역에서 치수 변동도 크다.
따라서, 질소계의 에칭 가스는 유황계의 에칭 가스와 비교하여 잔사의 수를 감소시킬 수 있지만 에칭화 막 11로 이루어지는 패턴의 치수 변동 및 치수 불균일이 크기 때문에 반도체 집적회로 장치의 제품 수율이 저하한다는 문제가 있다.
(유황계의 에칭 가스)
유황계의 에칭 가스를 사용하면 염소계 또는 질소계의 에칭 가스를 사용하는 경우와 비교하여 반응 생성물이 마스크로 되어 발생하는 에칭화 막 11로 이루어지는 잔사가 반도체 기판 10에 많이 존재한다는 문제는 있지만 염소계의 에칭 가스와 같이 반도체 기판 10이 에칭된다는 문제 및 질소계의 에칭 가스와 같이 에칭화 막 패턴의 치수 변동 및 치수 불균일이 커진다는 문제는 발생하지 않는다.
또한, 감광성 재료에 설폰 화합물 또는 설포네이트 화합물을 함유하고 있으면 상기한 바와 같이 반사 방지막 12와 감광성 재료막 13의 경계면에서 방향족 반응 생성물의 생성을 방지할 수 있으므로 에칭화 막 11으로 이루어지는 패턴을 형성할 때에 반도체 기판 10에 형성되는 에칭화 막으로 이루어지는 잔사의 수를 감소시킬 수 있다.
따라서, 설폰 화합물 또는 설포네이트 화합물을 함유하는 패턴화된 감광성 재료막 13b를 마스크로 하고 또한 유황계의 에칭 가스를 사용하여 에칭화 막 11에 대해 드라이 에칭을 실시하면 에칭화 막 11에 대한 선택성을 향상시킬 수 있는 동시에 에칭화 막 패턴의 치수 변동 및 치수 불균일을 감소시킬 수 있는 바, 반도체 기판 10에 형성되는 에칭화 막의 잔사의 수를 감소시킬 수 있다.
본 발명은 패턴 형성방법, 특히, 반도체 기판상의 에칭화 막에 대해 당해 에칭화 막 상에 유기 재료로 이루어진 반사 방지막을 개재시켜 형성된 패턴화된 감광성 재료막을 마스크로 하여 드라이 에칭을 실시하여 에칭화 막으로 이루어진 패턴을 형성하는 방법에 관한 것이다.
도 1은 본 발명에 있어서 감광성 재료막이 설치된 반도체 기판의 노출 상태를 도시하는 단면도이다.
도 2는 본 발명의 제1의 실시형태에 따른 패턴 형성방법의 효과를 설명하는 확대 단면도이다.
도 3은 종래의 패턴 형성방법에서의 문제점을 도시하는 단면도이다.
도 4는 종래의 패턴 형성방법으로 형성된 패턴화된 에칭화 막의 단면도이다.
발명을 실시하기 위한 최량의 형태
하기에 본 발명을 실시예 및 비교예에 의해 보다 구체적으로 설명하나, 본 발명이 이들 실시예에 기재된 것으로 한정되지 않는다.
실시예 1
실리콘으로 이루어진 200mm의 반도체 기판 10 상에 에칭 스톱퍼로서 실리콘 산화막을 개재시켜 폴리실리콘으로 이루어진 에칭화 막 11을 퇴적시킨 다음, 용매로서 폴리설폰 공중합체를 사이클로헥사논에 용해시킨 유기 재료를 에칭화 막 11 상에 도포시켜 막 두께가 150nm인 반사 방지막 12를 형성한다.
이어서, 폴리[p-(1-에톡시에톡시)스티렌-p-하이드록시스티렌] 100g에 대해 트리페닐설포늄트리플레이트 0.567g, 비스사이클로헥실설포닐디아조메탄 3.0g, 0.1 mmol/g의 트리페닐설포늄아세테이트(TPSA)의 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 용액 7.9g 및 메가팍(다이닛폰잉크가가쿠고교사제의 계면활성제:내식막 도포시의 형성막, 기판과의 친화성 개량제) 0.06g을 PGMEA에 의해 고형분의 비가 15.5중량%로 되도록 조정하여 제조된 내식막 용액을 반사 방지막 상에 도포한 다음, 90℃에서 60초간 직접 가열판에서 베이킹하여 막 두께가 0.690μm인 감광성 재료막을 형성한다. 이러한 감광성 재료막을 248.4nm KrF 엑시머 레이저광에 의해 마스크를 개재시켜 선택적으로 노출하여 110℃에서 90초간 직접 가열판에서 후노출 베이킹(PEB)한 다음, 알칼리 현상액[테트라메틸암모늄하이드록사이드(TMAH) 수용액 2.38중량%]으로 60초간 패들 현상함으로써 포지티브형의 라인·앤드·스페이스 패턴을 수득한다. 수득된 포지티브형 패턴을 주사형 전자현미경에 의해 이의 선 폭과 단면 형상을 관측한 바, 36.0mJ/cm2의 노출량에서 0.18μm 이하의 장방형성이 좋은 패턴이다.
이어서, 반사 방지막 12에 대해 패턴화된 감광성 재료막 13b를 마스크로서 이산화황 가스(SO2)와 산소 가스(02)의 혼합 가스로 이루어진 에칭 가스에 의해 드라이 에칭을 실시하여 패턴화된 반사 방지막을 형성한다. 다시 폴리실리콘으로 이루어진 에칭화 막 11에 대해 이들 패턴화된 감광성 재료막 13b 및 반사 방지막을 마스크로 하여 브롬화수소 가스(HBr)와 산소 가스(O2)의 혼합 가스로 이루어진 에칭 가스에 의해 드라이 에칭을 실시하여 에칭화 막 11로 이루어진 패턴을 형성한다. 이 경우, 패턴으로서는 0.25μm의 디자인 룰을 갖는 배선 패턴이 조밀을 변화시켜 형성되고 패턴 점유율은 약 5%이다. 크기가 약 50nm 이상인 잔사의 수를 측정한 바, 약 6000개/웨이퍼이다.
비교예 1
반도체 기판 상에 퇴적된 폴리실리콘으로 이루어지는 에칭화 막 상에 실시예 1과 동일한 반사 방지막을 형성하여 당해 반사 방지막 상에 비스사이클로헥실설포닐디아조메탄을 함유하지 않는 또 다른 실시예 1과 동일한 감광성 재료막을 형성하여 실시예 1과 동일한 조건하에 에칭화 막으로 이루어진 패턴을 형성한 바, 잔사의 수는 약 10000개/웨이퍼이다.
실시예 1과 비교예 1을 비교하여 알 수 있는 바와 같이, 실시예 1에 따르면 잔사의 수를 약 40% 감소시킬 수 있다. 이 결과, 반도체 집적회로 장치에서 배선 패턴 사이 또는 전기전도층과 배선 패턴 사이의 리크 전류의 발생을 약 40% 감소시킬 수 있다.
비교예 2
반도체 기판 상에 퇴적된 폴리실리콘으로 이루어지는 에칭화 막 상에 반사 방지막을 형성하지 않고 실시예 1과 동일한 감광성 재료막을 형성하여 실시예 1과 동일한 조건하에 에칭화 막으로 이루어진 패턴을 형성한 바, 잔사의 수는 약 500개/웨이퍼이다.
또한, 비교예 1에서 반사 방지막을 형성하기 위한 유기 재료로서 DUV-18, CD9, CD11(전부, 블류와·사이언스사제), AR2(시플레이사제), SWK-EX2(도쿄오카고교사제), KrF-2A(클라리언트산제) 등의 재료를 사용하여 실시예 1과 동일한 평가시험을 하는 경우에도 잔사의 수는 비교예 2와 비교하여 상당히 많다. 이러한 점으로는 에칭화 막과 감광성 재료막 사이에 반사 방지막을 개재시키는 경우를 반사 방지막을 개재시키지 않는 경우와 비교하여 잔사 수의 증가를 피할 수 없는지 알 수 없다.
실시예 2
실시예 1과 동일하게 에칭 패턴을 형성하되, 비스사이클로헥실설포닐디아조메탄 대신에 비스사이클로헥실설포닐메탄을 사용한다. 잔사의 수는 약 8400개/웨이퍼이고, 잔사의 수를 비교예 1과 비교하여 약 16% 감소시킬 수 있다.
실시예 3
실시예 1과 동일하게 에칭 패턴을 형성하되, 비스사이클로헥실설포닐디아조메탄 대신에 비스(3-메틸페닐설포닐)메탄를 사용한다. 잔사의 수는 약 6000개/웨이퍼이고, 잔사의 수를 비교예 1과 비교하여 약 40% 감소시킬 수 있다.
실시예 4
실시예 1과 동일하게 에칭 패턴을 형성하되, 비스사이클로헥실설포닐디아조메탄 대신에 비스(3-메틸페닐설포닐)디아조메탄 1.0g를 사용한다. 잔사의 수는 약 4600개/웨이퍼이고, 잔사의 수를 비교예 1과 비교하여 약 64% 감소시킬 수 있다.
실시예 5
실시예 1과 동일하게 에칭 패턴을 형성하되, 비스사이클로헥실설포닐디아조메탄 대신에 하기 화학식의 화합물 1.0g을 사용한다. 잔사의 수는 약 6000개/웨이퍼이고, 잔사의 수를 비교예 1과 비교하여 약 40% 감소시킬 수 있다.
실시예 6
실시예 1과 동일하게 에칭 패턴을 형성하되, 비스사이클로헥실설포닐디아조메탄 대신에 피로갈롤트리스메탄설포네이트 1.0g을 사용한다. 잔사의 수는 약 4500개/웨이퍼이고, 잔사의 수를 비교예 1과 비교하여 약 55% 감소시킬 수 있다.
또한, 상기 발명의 실시 형태 및 실시예에서 반사 방지막 12를 드라이 에칭하는 모든 경우에 반사 방지막 12만을 드라이 에칭하고 하층인 에칭화 막 11을 동시에 드라이 에칭하지 않는다. 당해 방법에서, 가령 반사 방지막 12의 드라이 에칭 공정의 트러블에 따른 치수의 변동 또는 잔류물이나 이물질의 증가 등이 확인되는 경우, 감광성 재료 13과 반사 방지막 12를 제거하여 다시 반사 방지막의 도포 공정으로부터 새롭게 고쳐서 할 수 있다. 따라서, 공정간에 웨이퍼 특성의 상황을 확인하면서 패턴 형성을 실시하면 특성이 불량한 웨이퍼의 발생을 미연에 방지할 수 있는 이점이 있다. 그러나, 본 발명에서 드라이 에칭 공정은 상기 반사 방지막만을 드라이 에칭하는 방법에 한정되지 않으며, 예를 들면, 반사 방지막 12와 에칭화 막 11을 동일한 드라이 에칭으로 실시하는 방법을 포함한다. 반사 방지막 12와 에칭화 막 11을 동일한 드라이 에칭으로 실시하는 방법에서는 공정을 단축시킬 수 있다는 큰 이점이 있으며, 당해 방법도 본 발명의 패턴 형성방법의 유용한 방법 중의 하나이다.
발명의 효과
본 발명의 패턴 형성방법에 따르면 감광성 재료막은 설폰 화합물 및/또는 설포네이트 화합물을 함유하고 있으므로, 감광성 재료막에 에너지 빔이 조사될 때 이들 화합물로부터 발생하는 아릴계의 산으로 인해 반사 방지막과 감광성 재료막 사이의 경계면에서 라디칼 반응이 억제되어 반사 방지막과 감광성 재료막 사이의 경계면에서 방향족 반응 생성물의 형성을 방지할 수 있다. 따라서, 패턴화된 감광성 재료막 및 반사 방지막을 마스크로 하여 에칭막에 대해 드라이 에칭을 실시하여 에칭화 막으로 이루어진 패턴을 형성할 경우에 반도체 기판 상에 형성되는 에칭화 막으로 이루어지는 잔사의 수를 감소시킬 수 있다.
따라서, 본 발명의 패턴 형성방법에 따르면 에칭화 막이 전기전도성막인 경우에는 반도체 집적회로 장치에서 동일한 전기전도층에 형성되어 있는 배선 패턴끼리 가 전기전도성의 잔사를 개재시켜 전기적으로 접속되거나 반도체 기판에 형성되어 있는 전기전도층과 배선 패턴이 전기전도성의 잔사를 개재시켜 전기적으로 접속되거나 하여 배선 패턴끼리 사이 또는 전기전도층과 배선 패턴 사이에 리크 전류가 흐르고 반도체 집적회로 장치의 특성이 약화되는 사태를 확실하게 방지할 수 있다.
또한, 감광성 재료에 산 발생제로서 오늄염 화합물과 설폰 화합물 및/또는 설포네이트 화합물이 함유되어 있으므로, 고해상도이며 스탠딩 웨이브, T톱의 형성, 고립 패턴과 밀집 패턴의 선 폭의 차이가 없는 고해상도의 내식막 패턴을 형성할 수 있으며 나아가서는 선폭이 설계대로인 고해상도의 에칭 패턴을 형성할 수 있다.
또한, 본 발명의 패턴 형성방법에서 제4의 공정이 반사 방지막에 대해 패턴화된 감광성 재료막을 마스크로서 유황계의 에칭 가스에 의해 드라이 에칭을 실시하여 반사 방지막을 패턴화하는 공정을 포함하면 에칭화 막에 대한 선택성을 향상시킬 수 있는 동시에 에칭화 막으로 이루어지는 패턴의 치수 변동 및 치수 불균일을 감소시킬 수 있는 바, 반도체 기판 상에 형성되는 에칭화 막으로 이루어지는 잔사의 수를 감소시킬 수 있다.
상기와 같이, 본 발명의 패턴 형성방법은 반도체 집적회로 장치 등의 제조시 미세 패턴 형성법으로서 유용하다.

Claims (2)

  1. 반도체 기판 상에 형성되는 에칭화 막 상에 유기 재료로 이루어지고 에너지 빔을 흡수하는 반사 방지막을 형성하는 제1의 공정, 이러한 반사 방지막 상에 감광성 재료막을 형성하는 제2의 공정, 감광성 재료막에 에너지 빔을 선택적으로 조사한 다음, 감광성 재료막의 조사부 또는 비조사부를 제거하여 패턴화된 감광성 재료막을 형성하는 제3의 공정, 및 패턴화된 감광성 재료막을 마스크로서 에칭화 막에 대해 드라이 에칭을 실시하여 에칭화 막으로 이루어진 패턴을 형성하는 제4의 공정을 포함하는 패턴 형성방법에 있어서,
    감광성 재료막이 (a) 산에 의해 유리될 수 있는 치환기를 함유하는 유기물 및 (b) 하나 이상의 오늄염 화합물과 설폰 화합물 및 설포네이트 화합물로부터 선택되는 1회 이상의 방사선 조사에 의해 산을 발생하는 화합물을 함유하는 화학 증폭형 내식막 재료로 이루어짐을 특징으로 하는 패턴 형성방법.
  2. 제1항에 있어서, 제4의 공정이 반사 방지막에 대해 패턴화된 감광성 재료막을 마스크로서 유황계의 에칭 가스에 의해 드라이 에칭을 실시하여 반사 방지막을 패턴화한 다음, 패턴화된 감광성 재료막 및 반사 방지막을 마스크로서 에칭화 막에 대해 드라이 에칭을 실시하여 에칭화 막으로 이루어진 패턴을 형성하는 공정을 포함함을 특징으로 하는 패턴 형성방법.
KR1019997011568A 1998-04-08 1999-04-05 패턴 형성방법 KR100632196B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-95681 1998-04-08
JP09568198A JP3955385B2 (ja) 1998-04-08 1998-04-08 パターン形成方法
PCT/JP1999/001792 WO1999053378A1 (en) 1998-04-08 1999-04-05 Pattern forming method

Publications (2)

Publication Number Publication Date
KR20010013561A true KR20010013561A (ko) 2001-02-26
KR100632196B1 KR100632196B1 (ko) 2006-10-11

Family

ID=14144250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997011568A KR100632196B1 (ko) 1998-04-08 1999-04-05 패턴 형성방법

Country Status (8)

Country Link
US (1) US6527966B1 (ko)
EP (1) EP0989460B1 (ko)
JP (1) JP3955385B2 (ko)
KR (1) KR100632196B1 (ko)
CN (2) CN100476594C (ko)
DE (1) DE69942409D1 (ko)
TW (1) TWI227812B (ko)
WO (1) WO1999053378A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955384B2 (ja) * 1998-04-08 2007-08-08 Ａｚエレクトロニックマテリアルズ株式会社 化学増幅型レジスト組成物
JP4272805B2 (ja) * 1999-12-27 2009-06-03 富士フイルム株式会社 ポジ型感放射線性組成物
JP4562240B2 (ja) * 2000-05-10 2010-10-13 富士フイルム株式会社 ポジ型感放射線性組成物及びそれを用いたパターン形成方法
EP1179750B1 (en) * 2000-08-08 2012-07-25 FUJIFILM Corporation Positive photosensitive composition and method for producing a precision integrated circuit element using the same
US6605394B2 (en) 2001-05-03 2003-08-12 Applied Materials, Inc. Organic bottom antireflective coating for high performance mask making using optical imaging
US6703169B2 (en) 2001-07-23 2004-03-09 Applied Materials, Inc. Method of preparing optically imaged high performance photomasks
US6760153B2 (en) * 2001-11-26 2004-07-06 Nortel Networks Limited Optical component with signal amplification
JP4080784B2 (ja) * 2002-04-26 2008-04-23 東京応化工業株式会社 レジスト用現像液及びそれを用いたレジストパターン形成方法、並びにレジスト用現像原液
US7270931B2 (en) * 2003-10-06 2007-09-18 International Business Machines Corporation Silicon-containing compositions for spin-on ARC/hardmask materials
US7144820B2 (en) * 2004-01-02 2006-12-05 Infineon Technologies Ag Method of manufacturing a layer sequence and a method of manufacturing an integrated circuit
JP4524199B2 (ja) * 2004-02-16 2010-08-11 富士フイルム株式会社 液浸プロセス用化学増幅型レジスト組成物及びそれを用いたパターン形成方法
CN100361275C (zh) * 2004-10-12 2008-01-09 联华电子股份有限公司 蚀刻工艺以及图案化工艺
WO2006101458A1 (en) * 2005-03-22 2006-09-28 National University Of Singapore Method for patterning ferrelectric/piezoelectric films
FR2899502B1 (fr) * 2006-04-06 2009-04-10 Macdermid Printing Solutions E Dispositif de gaufrage, tel qu'un cylindre ou manchon
US8367303B2 (en) 2006-07-14 2013-02-05 Micron Technology, Inc. Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control
JP5176902B2 (ja) * 2008-11-21 2013-04-03 富士通セミコンダクター株式会社 電子デバイスの製造方法及び設定装置
JP5561192B2 (ja) * 2010-02-26 2014-07-30 信越化学工業株式会社 高分子化合物及びこれを用いた化学増幅ポジ型レジスト組成物並びにパターン形成方法
US9105587B2 (en) 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
CN112162469B (zh) * 2020-10-22 2021-06-08 南京晶驱集成电路有限公司 一种光刻图形的仿真方法及仿真系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919142B2 (ja) * 1990-12-27 1999-07-12 株式会社東芝 感光性組成物およびそれを用いたパターン形成方法
JPH06333817A (ja) * 1993-05-24 1994-12-02 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JPH07226396A (ja) * 1994-02-10 1995-08-22 Sony Corp パターン形成方法
US5663035A (en) * 1994-04-13 1997-09-02 Hoechst Japan Limited Radiation-sensitive mixture comprising a basic iodonium compound
US5736296A (en) * 1994-04-25 1998-04-07 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition comprising a mixture of two polyhydroxystyrenes having different acid cleavable groups and an acid generating compound
JP2964874B2 (ja) 1994-06-10 1999-10-18 信越化学工業株式会社 化学増幅ポジ型レジスト材料
US5558971A (en) 1994-09-02 1996-09-24 Wako Pure Chemical Industries, Ltd. Resist material
JP2942167B2 (ja) 1994-09-02 1999-08-30 和光純薬工業株式会社 レジスト材料及びこれを用いたパターン形成方法
US5879856A (en) * 1995-12-05 1999-03-09 Shipley Company, L.L.C. Chemically amplified positive photoresists
EP0780732B1 (en) 1995-12-21 2003-07-09 Wako Pure Chemical Industries Ltd Polymer composition and resist material
JP3125678B2 (ja) * 1996-04-08 2001-01-22 信越化学工業株式会社 化学増幅ポジ型レジスト材料
JP3482069B2 (ja) 1996-04-30 2003-12-22 松下電器産業株式会社 有機膜のエッチング方法
JP3679206B2 (ja) * 1996-09-20 2005-08-03 東京応化工業株式会社 ポジ型レジスト組成物、それを用いた多層レジスト材料及びレジストパターン形成方法
US6187504B1 (en) * 1996-12-19 2001-02-13 Jsr Corporation Radiation sensitive resin composition
EP0903777A4 (en) * 1997-01-21 2005-09-14 Matsushita Electric Ind Co Ltd CONFIGURATION FORMATION METHOD
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6103447A (en) * 1998-02-25 2000-08-15 International Business Machines Corp. Approach to formulating irradiation sensitive positive resists
US6001538A (en) * 1998-04-06 1999-12-14 Taiwan Semiconductor Manufacturing Company Ltd. Damage free passivation layer etching process

Also Published As

Publication number Publication date
DE69942409D1 (ko) 2010-07-08
EP0989460A4 (en) 2001-10-24
KR100632196B1 (ko) 2006-10-11
US6527966B1 (en) 2003-03-04
CN1811600A (zh) 2006-08-02
CN100476594C (zh) 2009-04-08
CN1273865C (zh) 2006-09-06
EP0989460A1 (en) 2000-03-29
JPH11295888A (ja) 1999-10-29
TWI227812B (en) 2005-02-11
CN1263611A (zh) 2000-08-16
WO1999053378A1 (en) 1999-10-21
JP3955385B2 (ja) 2007-08-08
EP0989460B1 (en) 2010-05-26

Similar Documents

Publication Publication Date Title
KR100632714B1 (ko) 화학증폭형 레지스트 조성물
KR100632196B1 (ko) 패턴 형성방법
KR100268292B1 (ko) 혼성포토레지스트조성물과그제조방법상기조성물을이용한집적회로칩의제조방법및이방법에의해제조된집적회로칩
US6492075B1 (en) Chemical trim process
JPH1172925A (ja) 下層膜用組成物およびこれを用いたパターン形成方法
US6107009A (en) Photoresist developer and method
JP2006507518A (ja) 半導体基板スタックからの画像形成層の除去方法
US6806021B2 (en) Method for forming a pattern and method of manufacturing semiconductor device
US7300741B2 (en) Advanced chemically amplified resist for sub 30 nm dense feature resolution
US7387969B2 (en) Top patterned hardmask and method for patterning
US6340557B1 (en) Pattern formation method
JP2960661B2 (ja) ポジ型レジスト組成物
JP2971443B1 (ja) パターン形成方法
US6183938B1 (en) Conformal organic coatings for sidewall patterning of sublithographic structures
JP2000171979A (ja) パタ―ン形成方法
JP2000171978A (ja) パタ―ン形成方法
KR0171665B1 (ko) 기판상에 패턴화된 레지스트층 형성방법
TW202126706A (zh) 製造半導體元件的方法
JP2000206704A (ja) パタ―ン形成方法
Bakshi et al. Patterning with 193nm Resists
KR20070106213A (ko) 하드마스크막과 포토레지스트막 계면의 혼합 방지용 조성물및 이를 이용한 반도체 소자의 제조 방법
KR20060127935A (ko) 크롬 또는 감응성 기판 상의 패턴화된 레지스트 프로파일을향상시키기 위한 혼합 염기의 용도

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13

EXPY Expiration of term