KR20010008848A - 비동기 전송망의 송신용 에이에이엘2 변환장치 - Google Patents

비동기 전송망의 송신용 에이에이엘2 변환장치 Download PDF

Info

Publication number
KR20010008848A
KR20010008848A KR1019990026879A KR19990026879A KR20010008848A KR 20010008848 A KR20010008848 A KR 20010008848A KR 1019990026879 A KR1019990026879 A KR 1019990026879A KR 19990026879 A KR19990026879 A KR 19990026879A KR 20010008848 A KR20010008848 A KR 20010008848A
Authority
KR
South Korea
Prior art keywords
aal2
cell
unit
atm
extracting
Prior art date
Application number
KR1019990026879A
Other languages
English (en)
Inventor
정헌주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990026879A priority Critical patent/KR20010008848A/ko
Publication of KR20010008848A publication Critical patent/KR20010008848A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM을 기반으로 하는 IMT-2000 제어국 설계시 새로운 AAL2' 셀을 AAL2셀로 복원하는 과정을 로직으로 구현함으로써 AAL2 셀의 처리문제를 해결함과 함께 4개의 E1 라인의 처리가 가능하도록 한 비동기전송망의 송신용 AAL2 변환 장치에 관한 것이다.
본 발명은 ATM 스위치로부터 53바이트 ATM 셀 데이터를 수신하는 큐빗과,상기 큐빗에서 받은 ATM셀을 4개의 TC_Tx로 나누는 4:1먹스와, AAL2′ ATM셀 형태를 AAL2 ATM셀 형태로 변환시키는 TC_TX부와, LIU부와 상기 TC_TX부와의 인터페이스를 유토피아 규격에 맞추기 위한 UT부와, E1라인과 인터페이스를 위한 기능을 담당하여 4개의 E1라인을 통해 기지국으로 송신되게 하는 LIU부로 이루어진다.

Description

비동기전송망의 송신용 에이에이엘2 변환 장치 {AAL2 converter for transmission of ATM}
본 발명은 ATM을 기반으로 하는 IMT-2000 시스템에서 기지국을 제어하는 제어기에 관한 것으로, 특히 ATM을 기반으로 하는 IMT-2000 제어국 설계시 새로운 AAL2' 셀을 AAL2셀로 복원하는 과정을 로직으로 구현함으로써 AAL2 셀의 처리문제를 해결함과 함께 4개의 E1라인의 처리가 가능하도록 한 비동기전송망의 송신용 AAL2 변환 장치에 관한 것이다.
일반적으로 ATM망에서는 모든 정보를 셀단위로 전송하기 때문에 셀의 전송에 관계되는 부분에서는 음성, 데이터, 영상 등의 전송매체나 서비스를 의식하여 별도로 처리하지 않는다.
그러나, 각 서비스에 요구되는 서비스 품질(지연시간, 오류율등)은 각기 다르며, 각 서비스의 원정보를 ATM셀화 하는 것에 대하여, 그 품질조건의 차이를 흡수할 필요가 있으며, 이 기능을 처리하는 것이 ATM 적응 계층(AAL:ATM Adptation Layer)이다.
이러한 AAL적응 계층에는 AAL1,AAL2,AAL5가 있는데 먼저 AAL1의 경우, 데이터는 실시간이 요구되고 항상 같은 비트율로 처리되는 영상신호 및 음성신호를 위한 서비스를 말한다.
또한, AAL2의 경우, 데이터는 실시간이 요구되고 변화하는 비트율(가변)로 처리되는 영상신호 및 음성 신호를 위한 서비스를 말한다.
그리고 AAL5의 경우, 데이터는 비실시간이고, 데이트는 가변으로 처리되는 서비스를 말한다.
종래에는 ATM을 기반으로 하는 IMT-2000 제어국을 설계할 경우 또는 음성 및 데이터를 처리하기 위해 AAL1이나 AAL5가 아닌 여러가입자를 수용할 수 있는 AAL2를 이용하고자 할 때 AAL2 셀을 새로운 AAL2' 셀로 변환하여 전송하였다.
도 1은 기존의 AAL2라는 ATM셀 형태가 여러가입자를 동시에 실어 이동하기 때문에 채널효과를 증대할 수 있음을 나타낸 도면이다.
즉, 도 1은 종래의 AAL2 셀 타입으로 5바이트의 셀 헤더와 48바이트의 페이로드로 구성되어 있고 페이로드 안에 여러가입자가 실려 있음을 나타낸다.
그러나 이러한 AAL2 형태는 라인을 통하여 외부와 인터페이스 할 때는 여러 가입자가 실려 있기 때문에 채널 효율을 극대화할 수 있으나 시스템내에서 AAL2 형태로는 각 가입자의 음성신호를 보코딩하기 위한 스위칭이 불가능하다.
따라서, 하나의 ATM셀에 하나의 가입자만을 수용한 새로운 AAL2'셀로 변환시킨 후 보코딩하기 위한 보드로 전송할 수가 있다.
도 2는 AAL2' 형태로서 하나의 ATM셀에 하나의 가입자만을 실어준 형태이다. 또한 하나의 가입자에 대한 주소를 헤더에 주고 제어국의 스위치를 통해 원하는 보드에 송신할 수 있다.
즉, 상기 도 1의 AAL2는 여러 가입자가 실려 있고, 도 2의 AAL2´는 하나의 가입자만 실려있는 형태이다.
그런데, AAL2 ATM셀 형태로 이동하다가 가입자의 데이터를 보코딩하기 위해서는 각각의 가입자를 분리할 필요가 있어 하나의 가입자만을 실은 이 AAL2´ ATM셀이 필요하게 된다.
도 3은 종래의 FPGA의 블록도로, 이에 도시된 바와같이, ATM 스위치로부터 53바이트 ATM 셀 데이터를 수신하는 큐빗(Cubit:ATM Cell Routing Chip)(1)과, 상기 큐빗(1)에서 받은 ATM셀을 4개의 TC_Tx(Type Conversion Tx)로 나뉘주는 4:1먹스(2)와, AAL2′ ATM셀 형태를 AAL2 ATM셀 형태로 변환시키는 TC_TX부(3)와, LIU부(5)와 상기 TC_TX부(3)와의 인터페이스를 유토피아(Utopia) 규격에 맞추기 위한 UT(UTOPIA)부(4)와, E1라인과 인터페이스를 위한 기능을 담당하여 E1라인을 통해 기지국으로 송신하는 LIU(Line Interface Unit)부(5)로 구성되었다.
그러나 이와같은 종래 기술에 있어서는, 스위치로부터 받은 AAL2′셀 데이터를 AAL2형태로 복원하여 여러 E1라인을 통해 기지국으로 전송하기 어려운 결점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 본 발명의 목적은, 스위치로부터 받은 AAL2' 셀 데이터를 AAL2 형태로 복원하여 여러 E1라인을 통해 기지국으로 전송하도록 하는 비동기전송망의 송신용 AAL2 변환 장치를 제공하는데 있다.
도 1은 종래 AAL2 ATM셀 형태를 나타낸 도면
도 2는 AAL2' ATM셀 형태를 나타낸 도면
도 3은 종래의 FPGA의 블록도
도 4는 본 발명에서 4개의 E1 라인을 갖는 블록도
도 5는 도 4의 TC_Tx부의 블록도
도 6은 도 5의 AAL 처리기의 상세구성도
〈도면의 주요 부분에 대한 부호의 설명〉
1:큐빗 2,24:4:1먹스
3:TC_Tx부 4:UT부
5:LIU부 11:셀 처리부
12:VCI식별부 15:AAL2처리부
16:먹스25 20:Tx_FIFO
21:1:4먹스 25:AAL2/5 처리기
23:피지컬 인터페이스부
이와같은 목적을 달성하기 위한 본 발명은 AAL2'를 AAL2 형태로 변환하는 방법으로 53바이트의 버퍼를 두고, AAL2'의 헤더 5바이트를 제거하며, 내부 CPS 패킷 헤더 3바이트 가운데 CPS 패킷 페이로드의 길이정보를 추출하여 그 길이만큼 버퍼에 쌓아서 하나의 AAL2 형태가 이루어지면 기지국으로 전송하도록 구성함을 특징으로 한다.
본 발명은 하나의 LIU에 4개의 E1라인을 지원하기 위해 1:4 디먹스를 통해 셀 헤더 값을 이용하여 각 E1라인에 해당하는 셀을 분리하고 그 라인에 해당하는 셀을 모아 AAL2셀을 형성한 후 LIU로 전송하도록 구성함을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
도 4는 본 발명의 4개의 E1 라인을 갖는 상위 블록도로, ATM 스위치로부터 53바이트 ATM 셀 데이터를 수신하는 큐빗(1)과, 상기 큐빗(1)에서 받은 ATM셀을 4개의 TC_Tx로 나누는 4:1먹스(2)와, AAL2′ ATM셀 형태를 AAL2 ATM셀 형태로 변환시키는 TC_TX부(3)와, LIU부(5)와 상기 TC_TX부(3)와의 인터페이스를 유토피아 규격에 맞추기 위한 UT(UTOPIA)부(4)와, E1라인과 인터페이스를 위한 기능을 담당하여 각 LIU의 4개의 E1라인을 통해 기지국으로 송신하는 LIU부(5)로 구성된 것이다.
도 5는 도 4의 TC_Tx부(3)의 상세 구성도로, 큐빗블록과 유토피아 레벨 1 규격으로 인터페이스하며 4개의 ATM 셀을 저장할 수 FIFO구조로 된 Tx_FIFO(20)와, 상기 Tx_FIFO(20)의 출력을 1:4로 디먹싱하여 AAL2'인 경우 AAL2로 원래대로 복원하는 1:4디먹스(21)와, 상기 1:4 디먹스(21)의 출력에 따라 AAL2셀 데이터 또는 AAL5셀 데이터를 처리하는 AAL2/5처리부(22)와, E1 라인 처리부분과 유토피아 규격으로 인터페이스하며 2개의 셀을 저장할 수 있는 FIFO로 구성된 피지컬 인터페이스부(23)와, 상기 피지컬 인터페이스부(23)의 출력을 4:1로 먹싱하여 도 4의 UT부(4)로 보내는 4:1 먹스(24)로 구성된 것이다.
도 6은 상기 도 5의 AAL처리부(22)의 각 AAL2/5처리기의 상세 구성도로, 상기 큐빗(1)과 유토피아 레벨 1규격으로 인터페이스하며, 4개의 ATM셀을 저장할 수 있는 FIFO구조로 된 큐빗 인터페이스부(10)와, 상기 큐빗 인터페이스부(10)로부터 입력받은 ATM셀로부터 AAL5와 AAL2'의 데이터를 추출하는 셀 처리부(11)와, 입력된 셀 헤더의 VC값을 해석하여 입력셀이 AAL2인지, AAL5인지를 식별하는 VCI식별부(12)와, 상기 셀 처리부(11)와 VCI식별부(12)로부터 신호를 입력받아 AAL2를 처리하는 AAL2처리부(15)와, AAL2와 AAL5 ATM셀을 다시 모아서 물리층 인터페이스부로 전달하는 먹스 25(16)와, 상기 VCI식별부(12)와 AAL2처리부(15)에 VCI값을 출력하는 CPU인터페이스부(18)로 구성된 것이다.
또한, 상기 셀 처리부(11)는 큐빗 인터페이스부(10)의 신호로부터 ATM셀을 추출하기 위한 ATM셀 추출부(11A), 셀 페이로드를 추출하기 위한 셀 페이로드 추출부(11B), 셀 헤더를 추출하기 위한 셀 헤더 추출부(11C)의 3개의 서브블록으로 이루어진다.
그리고, 상기 AAL2처리부(15)는 셀의 페이로드에 있는 CPS 패킷 데이터를 추출하는 CPS_P 추출부(15B) 및 LI 인터프리터부(15C)로 된 CPS_PDU 처리부(15A)와, VCI식별부(12)로부터 AAL2 셀임을 판정받을 경우, AAL2 처리를 위한 인에이블 신호 및 제어신호를 생성하는 AAL2 콘트롤러(15D)와, 47바이트의 CPS버퍼(15F)와 STF(START FIELD) 제너레이터(GENERATOR)(15G)로 구성되어 CPS버퍼(15F)에 47바이트의 CPS 데이터가 채워지면 더 이상의 입력을 중지하고, 새로운 VCI와 STF값을 할당받아 TX FIFO로 출력하는 AAL2 셀 메이커(15E)로 구성된다.
이와같이 구성된 본 발명의 작용을 설명하면 다음과 같다.
먼저, AAL2는 AAL1보다 채널효율을 향상시키기 위해 제안된 것으로 AAL1은 셀안에 하나의 가입자만을 실을 수 있다.
만일, 그 가입자의 채널에 트래픽이 없을 경우 채널만 할당된 상태이므로 이 채널을 다음 사용자는 사용할 수 없어 채널의 비효율성을 가지게 된다.
그러나 AAL2는 이 채널에 여러 가입자가 실리기 때문에 트래픽이 없는 가입자가 있는 경우 다른 가입자가 들어올 수 있어 채널의 효율성이 극대화된다.
따라서, AAL2는 한 채널에 여러가입자가 존재할 수 있기 때문에 ATM셀이 ATM스위치를 건너 보코딩되는 과정을 처리할 수 없어 이를 극복하기 위해 AAL2를 AAL2′칩으로 변환하여야 한다.
특히, AAL2와 같은 경우 하나의 ATM 셀안에 하나의 가입자만이 속하는 새로운 ATM셀 형태를 만들어 처리해야 되는데, 이 새로운 ATM 셀 형태를 AAL2'라 한다.
본 발명은 AAL2'셀 형태를 AAL2셀 형태로 복원하는 과정과 AAL5를 바이패스하는 FPGA칩에 관한 것이며 이 FPGA칩을 AAL2 TC_TX라 한다.
AAL2'의 형태는 하나의 가입자를 하나의 ATM셀에 실어 줌으로써 각각의 가입자는 각각 보코딩될 수 있다.
도 4는 본 발명의 상위 블록도로서 ATM 스위치로부터의 AAL2' ATM셀을 큐빗(1)을 통해 입력받는다.
이 데이터는 4개의 LIU에 해당하는 셀을 헤더값에 의해 분리되어 송신용 TC_Tx부(3)로 입력되는데 이때, AAL2' 셀이 AAL2 셀로 복원되고 AAL5셀은 그냥 통과한다.
그리고 TC_Tx부(3)의 출력은 UT부(4)와 LIU부(5)를 거쳐 각각의 LIU당 4개의 E1라인을 통해 데이터 전송된다.
도 5는 상기 도 4에서의 TC_Tx부(3)의 상세 블록도로, TX_FIFO부(20)는 큐빗 블록과 유토피아 레벨 1 규격으로 인터페이스하는 블록으로서 4개의 ATM셀을 저장할 수 있는 FIFO구조로 이루어져 있다.
TX_FIFO부(20)는 비동기적으로 전달되는 셀 버스로부터의 셀을 E1라인에 사상하는데 요구되는 시간적 버퍼링 기능을 수행하며, 그의 인터페이스는 유토피아 레벨 1을 따른다.
TX_FIFO부(20)는 셀 버스로부터 바이트단위 데이터(txdata(7:0))와 이에 동기된 클럭을 공급받아 4개의 ATM셀 크기를 갖는 FIFO에 쓰고, 이를 E1라인측으로부터 셀 요청 신호에 따라서 피지컬 인터페이스부(23)를 통해 페이로드에 동기된 상태로 읽히도록 구성된다.
이때, 쓰기상태는 4개의 ATM 셀 버퍼 가운데 최소한 1셀 이상의 쓰기 여유가 있을 때 쓰기 가용 상태를 선언하고, 읽기 비가용 상태일 경우 셀 요청이 있을시에는 데이터를 송신하지 않는다.
그리고 피지컬 인터페이스부(23)는 E1 라인 처리부분인 pm7344mph와 유토피아 규격으로 인터페이스하는 블록으로 2개의 셀을 저장할수 있는 FIFO로 구성되어 있다.
상기 피지컬 인터페이스부(23)는 피지컬 또는 외부 프레이머와 인터페이스를 하기 위한 블록으로 외부 핀으로부터 셀 요청신호에 의거하여 HECSI ASIC 칩에서 8비트 병렬로 데이터를 보내며, 외부 핀으로부터 데이터를 입력시에는 셀 시작 신호와 데이터 유효신호와 8비트 병렬 데이터를 받는다.
TX_FIFO(20)와 피지컬 인터페이스부(23)사이에서는 데이터가 셀 단위로 처리되며 이러한 처리를 위한 인에이블(enable)신호는 피지컬 인터페이스부(23)에서 발생시킨다.
그리고 연속적인 데이터 요청에도 처리가 가능하도록 2개의 셀을 저장할수 있는 메모리를 두고, CPU 인터페이스부의 컨트롤 신호에 의해서 외부 인터페이스는 셀 단위나 옥텟 단위로도 가능하게 구현한다.
여기서, 옥텟 단위의 인터페이스 경우에는 셀 시작(start of cell) 정보는 모두 무시된다.
피지컬 인터페이스부(23)의 메모리에 보낼 데이터가 있을 경우 준비(ready)신호를 어서트(assert)시켜서 외부 핀으로 알린다.
도 6은 도 5의 AAL2/5처리부(22)의 각 ALL처리기의 상세구성을 나타낸 것으로, 큐빗 인터페이스부(10)는 큐빗(1)과 유토피아 레벨 1규격으로 인터페이스하며, 4개의 ATM셀을 저장할 수 FIFO구조로 되어 있다.
상기 큐빗 인터페이스부(10)로부터 입력되는 신호는 셀 처리부(11)로 입력되어 셀 처리가 이루어진다.
이러한 셀 처리부(11)는 ATM셀 추출부(11A), 셀 페이로드 추출부(11B), 셀 헤더 추출부(11C)의 3개의 서브블록으로 이루어진다.
먼저, ATM 셀 추출부(11A)는 입력된 데이터(txdata(7:0)로부터 AAL5 셀 데이터를 추출하며, 셀의 시작점에서부터 5바이트 헤더 및 48 바이트의 셀 페이로드를 추출한다.
그리고 셀 페이로드 추출부(11B)는 입력된 데이터(txdata(7:0)로부터 AAL2'의 셀 데이터에서 헤더를 제외한 48바이트의 페이로드만을 추출한다.
또한, 셀 헤더 추출부(11C)는 입력된 데이터(txdata(7:0)로부터 셀의 형태(Type)를 결정하기 위해 5바이트의 헤더데이터를 추출한다.
따라서, 상기 셀 처리부(11)에 의해 ATM셀, 셀 헤더, 셀 페이로드가 각각 추출되는데, 셀 헤더 추출부(11C)에서 추출된 5바이트 헤더가 VCI 식별부(12)로 출력된다.
그러면 VCI 식별부(12)에서는 입력된 셀 헤더의 VC값을 해석하여 입력셀이 AAL2'인지, AAL5인지를 식별한다.
만일, 입력셀이 VCI 식별부(12)에 의해 AAL5로 판정되면 ATM셀 전체가 출력되고, AAL2'로 판정되면 48바이트 페이로드만 추출되어 2:1먹스를 통해 출력된다.
여기서, 입력셀이 AAL2인 경우, VCI 값은 33∼256 사이에 존재하고, AAL5 셀은 257∼512에 존재하기 때문에 VCI값이 256보다 클 경우 AAL5셀로 판명된다. 또한, AAL2'로 판명되면 AAL2 처리를 제어하는 AAL2처리부(15)로 입력되어 AAL2 콘트롤러(15D)의 동작을 실행시킨다.
따라서, AAL2 콘트롤러(15D)는 VCI 식별부(12)로부터 AAL2' 셀임을 판정받을 경우, AAL2 처리를 위한 인에이블 신호 및 제어신호를 생성한다.
한편, 상기 AAL2콘트롤러(15D)로부터 AAL2 처리를 위한 인에이블 신호 및 제어신호를 입력받은 CPS_PDU 처리부(15A)는, CPS_P 추출부(15B), LI 해석부(15C)로 이루어져 셀의 페이로드에 있는 CPS 패킷 데이터를 추출하는데, LI 해석부(15C)에서는 CPS 패킷 헤더 3바이트 가운데 LI(Length Indicator)를 해석하여 CPS 패킷의 길이를 알아내고 이 정보를 CPS_P 추출부(15B)에 전달함으로써 CPS 패킷 데이터를 추출하게 한다.
이렇게 추출된 47 바이트의 CPS 패킷데이터가 ALL2셀 메이커(154E)의 CPS 버퍼(15F)에 채워지면 더 이상의 입력을 중지하고, 새로운 VCI와 STF값을 할당받아 TX_FIFO로 출력한다.
상기 큐빗 인터페이스부(10)와 물리층 인터페이스부(17) 사이에서는 데이터가 셀 단위로 처리되며 이러한 처리를 위한 인에이블 신호는 물리층 인터페이스부(17)에서 발생시킨다.
그리고 연속적인 데이터 요청에도 처리가 가능하도록 2개의 셀을 저장할 수 있는 메모리를 두었다.
한편, 먹스 25(16)에서는 AAL2와 AAL5 ATM셀을 다시 모아서 물리층 인터페이스부로 전달한다.
이상에서 설명한 바와같은 본 발명은 ATM을 기반으로 하는 IMT-2000 시스템에 있어서, AAL2´ ATM셀을 AAL2 ATM셀로 복원할 수 있다.
즉, 여러가입자가 실린 AAL2셀을 하나의 가입자만 실린 AAL2´셀로 바꿔줌으로써 각각의 가입자의 데이터를 보코딩할 수 있는 효과가 있는 것이다.

Claims (5)

  1. ATM 스위치로부터 53바이트 ATM 셀 데이터를 수신하는 큐빗과,
    상기 큐빗에서 받은 ATM셀을 4개의 TC_Tx로 나뉘주는 4:1먹스와,
    AAL2′ ATM셀 형태를 AAL2 ATM셀 형태로 변환시키는 TC_TX부와,
    LIU와 상기 TC_TX부와의 인터페이스를 유토피아 규격에 맞추기 위한 UT부와,
    E1라인과 인터페이스를 위한 기능을 담당하여 4개의 E1라인을 통해 기지국으로 송신되게 하는 LIU부를 포함하여 구성된 것을 특징으로 하는 비동기전송망의 송신용 에이에이엘2 변환 장치.
  2. 제 1항에 있어서, 상기 TC_Tx부가,
    큐빗블록과 유토피아 레벨 1 규격으로 인터페이스하며 4개의 ATM 셀을 저장할 수 FIFO구조로 된 Tx_FIFO와,
    상기 Tx_FIFO의 출력을 1:4로 디먹싱하여 AAL2'인 경우 AAL2로 원래대로 복원하는 1:4디먹스와,
    상기 1:4 디먹스의 출력에 따라 AAL2셀 데이터 또는 AAL5셀 데이터를 처리하는 AAL2/5처리부와,
    E1 라인 처리부분과 유토피아 규격으로 인터페이스하며 2개의 셀을 저장할 수 있는 FIFO로 구성된 피지컬 인터페이스부와,
    상기 피지컬 인터페이스부의 출력을 4:1로 먹싱하는 4:1 먹스를 포함하여 구성된 것을 특징으로 하는 비동기전송망의 송신용 에이에이엘2 변환 장치.
  3. 제 2항에 있어서, 상기 AAL처리부가,
    상기 큐빗과 유토피아 레벨 1규격으로 인터페이스하며, 4개의 ATM셀을 저장할 수 FIFO구조로 된 큐빗 인터페이스부와,
    상기 큐빗 인터페이스부로부터 입력받은 ATM셀로부터 AAL5와 AAL2'의 데이터를 추출하는 셀 처리부와,
    입력된 셀 헤더의 VC값을 해석하여 입력셀이 AAL2인지, AAL5인지를 식별하는 VCI식별부와,
    상기 셀 처리부와 VCI식별부로부터 신호를 입력받아 AAL2를 처리하는 AAL2처리부와,
    AAL2와 AAL5 ATM셀을 모아 물리층 인터페이스부로 전달하는 먹스 25를 포함하여 구성된 것을 특징으로 하는 비동기전송망의 송신용 에이에이엘2 변환 장치.
  4. 제 3항에 있어서, 상기 셀 처리부가,
    큐빗 인터페이스부를 통하여 입력되는 ATM셀을 추출하기 위한 ATM셀 추출부, 셀 헤더를 추출하기 위한 셀 헤더 추출부, 셀 페이로드를 추출하기 위한 셀 페이로드 추출부를 포함하여 구성된 것을 특징으로 하는 비동기전송망의 송신용 에이에이엘2 변환 장치.
  5. 제 3항에 있어서, 상기 AAL2처리부가,
    셀의 페이로드에 있는 CPS 패킷 데이터를 추출하는 CPS_P 추출부 및 LI 인터프리터부로 된 CPS_PDU 처리부와,
    VCI식별부로부터 AAL2 셀임을 판정받을 경우, AAL2 처리를 위한 인에이블 신호 및 제어신호를 생성하는 AAL2 콘트롤러와,
    47바이트의 CPS버퍼와 STF제너레이터로 구성되어 CPS버퍼에 47바이트의 CPS 데이터가 채워지면 더 이상의 입력을 중지하고, 새로운 VCI와 STF값을 할당받아 TX FIFO로 출력하는 AAL2 셀 메이커를 포함하여 구성된 것을 특징으로 하는 비동기전송망의 송신용 에이에이엘2 변환 장치.
KR1019990026879A 1999-07-05 1999-07-05 비동기 전송망의 송신용 에이에이엘2 변환장치 KR20010008848A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990026879A KR20010008848A (ko) 1999-07-05 1999-07-05 비동기 전송망의 송신용 에이에이엘2 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026879A KR20010008848A (ko) 1999-07-05 1999-07-05 비동기 전송망의 송신용 에이에이엘2 변환장치

Publications (1)

Publication Number Publication Date
KR20010008848A true KR20010008848A (ko) 2001-02-05

Family

ID=19599390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026879A KR20010008848A (ko) 1999-07-05 1999-07-05 비동기 전송망의 송신용 에이에이엘2 변환장치

Country Status (1)

Country Link
KR (1) KR20010008848A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030072447A (ko) * 2002-03-04 2003-09-15 (주) 윌텍정보통신 비동기 기지국 시스템의 비동기 전송 모드 셀 처리 장치
KR100810372B1 (ko) * 2002-02-22 2008-03-07 삼성전자주식회사 통신 시스템의 디지털신호처리부에서 셀 처리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075798A (en) * 1984-10-22 1991-12-24 Seiko Epson Corporation Projection-type display device
KR19990061593A (ko) * 1997-12-31 1999-07-26 전주범 Aal２ 프로토콜에 따른 데이터 전송장치
KR20000075311A (ko) * 1999-05-31 2000-12-15 서평원 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법
US6538992B1 (en) * 1998-02-24 2003-03-25 Nokia Telecommunications Oy Adaptive scheduling method and apparatus to service multilevel QoS in AAL2

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075798A (en) * 1984-10-22 1991-12-24 Seiko Epson Corporation Projection-type display device
KR19990061593A (ko) * 1997-12-31 1999-07-26 전주범 Aal２ 프로토콜에 따른 데이터 전송장치
US6538992B1 (en) * 1998-02-24 2003-03-25 Nokia Telecommunications Oy Adaptive scheduling method and apparatus to service multilevel QoS in AAL2
KR20000075311A (ko) * 1999-05-31 2000-12-15 서평원 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810372B1 (ko) * 2002-02-22 2008-03-07 삼성전자주식회사 통신 시스템의 디지털신호처리부에서 셀 처리 장치
KR20030072447A (ko) * 2002-03-04 2003-09-15 (주) 윌텍정보통신 비동기 기지국 시스템의 비동기 전송 모드 셀 처리 장치

Similar Documents

Publication Publication Date Title
JP3719936B2 (ja) Ａｔｍ網のａａｌ２処理装置及び方法
JP2000022707A (ja) データ伝送方法、およびデータ伝送システム
US6370138B1 (en) ATM switch interface apparatus for frame relay network interworking
JP3881102B2 (ja) 混在網における変換回路
US6430197B1 (en) Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus
US6526057B1 (en) Terminal adapter for broadband integrated services digital network
KR100285323B1 (ko) 비동기 전송망의 송신용 에이에이엘2 변환장치
KR20010008848A (ko) 비동기 전송망의 송신용 에이에이엘2 변환장치
US20030026266A1 (en) Cell switching method and system
KR100337648B1 (ko) 이동통신 기지국에서 에이티엠 적응층 트래픽 스위칭 방법
KR100372519B1 (ko) 복합 비동기 전송 모드 가입자 정합 장치
KR100252502B1 (ko) 비동기전달모드통신에서 유토피아 레벨1을 유토피아레벨2로변환하는 장치
KR100359914B1 (ko) Ａａｌ5 ａｔｍ 셀을 ａａｌ2 ａｔｍ 셀로 변환시키는 장치
KR100237467B1 (ko) 비동기전달모드통신방식에서 유토피아 레벨2를 유토피아 레벨1으로 변환하는 장치
KR100352855B1 (ko) 통신 시스템의 에이에이엘2를 이용한 에이티엠 셀송신장치
KR100354163B1 (ko) 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법
KR970008680B1 (ko) 비동기식 전송모드용 단말장치
KR0129179B1 (ko) Sscop부계층에서 pdu 해석회로
KR0185860B1 (ko) 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치 및 그처리방법
CN1159876C (zh) 用fpga实现atm适配层中拆分和重组子层的方法
KR100306287B1 (ko) 에이티엠을 기반으로 하는 접속 구조를 가지는 이동통신시스템
KR100221332B1 (ko) 에이에이엘 계층의 분할 및 재결합 부계층에서의 잔여 대역폭의 효율적 이용방법
KR100221329B1 (ko) 비동기 전송모드 통신방식 네트워크 인터페이스 카드에서의 실시간 동영상 데이터 처리장치
KR970002816B1 (ko) Oam 셀 처리기능을 갖는 aal 5 송신처리장치
KR100414656B1 (ko) 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee