KR20010007505A - 저 응력 및 열저항을 갖는 지지금속 드레인 단자 - Google Patents

저 응력 및 열저항을 갖는 지지금속 드레인 단자 Download PDF

Info

Publication number
KR20010007505A
KR20010007505A KR1020000034786A KR20000034786A KR20010007505A KR 20010007505 A KR20010007505 A KR 20010007505A KR 1020000034786 A KR1020000034786 A KR 1020000034786A KR 20000034786 A KR20000034786 A KR 20000034786A KR 20010007505 A KR20010007505 A KR 20010007505A
Authority
KR
South Korea
Prior art keywords
layer
substrate
drain terminal
drain
region
Prior art date
Application number
KR1020000034786A
Other languages
English (en)
Inventor
그렙스토마스
리들리시니어로드니
스핀들러제프리
컴보조셉
로퍼제프리
Original Assignee
인터실 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터실 코포레이션 filed Critical 인터실 코포레이션
Publication of KR20010007505A publication Critical patent/KR20010007505A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L29/7802
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4827Materials
    • H01L29/456
    • H01L29/7813
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 소자는 실리콘 기판의 상 표면에 배열된 소스 영역 및 게이트를 포함하고, 그 소자에 대한 드레인 영역을 포함한다. 그 기판의 하 표면상에는 제 1 탄탈 층 및 가장 바깥쪽 제 2 구리 층을 포함하는 스택을 포함하는 지지금속 (backmetal) 드레인 단자가 배열된다.

Description

저 응력 및 열저항을 갖는 지지금속 드레인 단자{Backmetal Drain Terminal With Low Stress And Thermal Resistance}
본 발명은 반도체 소자에 관한 것이며, 특히 얇은 실리콘 웨이퍼상의 소자에 대한 지지금속 드레인 단자에 관한 것이다.
반도체 전력 소자의 제조는 드레인 단자를 형성하기 위해 통상적으로 실리콘 웨이퍼의 지지면의 금속피막을 수반한다. 소자 성능을 최대화시키기 위해서는, 그런 지지금속 필름이나 필름 스택이 저오옴 접촉 저항 및 고열 전도율을 가져야 한다. 기판이 전반적인 작동 저항에 끼치는 영향을 줄이고 개선된 일괄처리 필요조건에 맞추기 위해서는, 전력 소자용 웨이퍼는 통상적으로 뒤쪽이 종종 14밀 이하로 얇게 하고, 이런 얇은 웨이퍼상의 지지금속 필름은 또한 저 장력 또는 압축력을 가질 필요가 있다. 게다가, 소자 일괄처리를 고려함에 있어서는 형판과 지지금속 필름 스택의 전체 조합 두께가 감소되어야 하며, 납틀상에 형판의 땜납 설치를 허용하기 위해 그 지지금속이 납땜가능 해야 할 필요가 있다.
본 기술분야에서 알려진 납땜가능한 지지금속 스택은 통상적으로 은, 알루미늄, 금, 크롬, 니켈 또는 티타늄 필름의 조합을 포함하는 것이며, 모두가 다양한 응력과 두께를 갖고 있다. 비패턴 금속 필름의 부가적 응력 특성은 웨이퍼상에 유도된 전반적인 응력에 중요한 영향을 주며, 웨이퍼의 상당한 오목 기형 또는 왜곡 및 다음 공정 작업에서 결과적인 웨이퍼 파손을 일으킨다. 지지금속 응력의 웨이퍼 휨에 대한 효과가 직경을 증가시키고 웨이퍼의 두께를 감소시키면서 심하게 증가하며, 전력 소자 제조에 있어서 그런 경향이 진행중이다.
저 저항, 고 열 전도성, 저 장력 또는 압축력, 및 임의의 틀에 대해 손쉬운 납땜성을 갖는 지지금속 드레인 터미널이 필요하다.
본 발명은 드레인 영역을 포함하는 실리콘 기판을 포함하는 것으로서, 상기 기판은 상 표면에 소스 영역 및 게이트 그리고 하 표면상에 지지금속 드레인 단자를 배열하고, 상기 드레인 단자는 제 1 탄탈 층 및 가장 바깥쪽 제 2 구리 층을 포함하는 스택을 포함하는 반도체 소자를 포함한다.
반도체 소자는 실리콘 기판의 상 표면에 배열된 소스 영역 및 게이트를 포함하며, 그 소자에 대한 드레인 영역을 포함한다. 기판의 하 표면에 제 1 탄탈 층 및 가장 바깥쪽 제 2 구리 층을 포함하는 스택을 포함하는 지지금속 드레인 단자가 배열된다.
본 발명은 이제 다음에 수반하는 도면을 참조로 하여 예를 들어 설명될 것이다.
도 1은 지지금속 드레인 단자가 제공된 이중-확산 모스(DMOS) 반도체 소자를 도시한다.
도 2는 지지금속 드레인 단자가 제공된 U자형 트랜치 모스(UMOS)반도체 소자를 도시한다.
도 3은 지지금속 드레인 단자의 개략적인 횡단면도이다.
(도면의 주요부문에 대한 부호의 설명)
100:이중-확산 모스 반도체 소자 101:실리콘 기판
102:웰 영역 103:소스 영역
104:게이트 105:드레인 영역
106:드레인 단자 107:채널 영역
108:소스 금속 단자 200:U자형 트랜치 모스 반도체 소자
201:실리콘 기판 202:베이스 영역
203:소스 영역 204:게이트
205:드레인 영역 207:드레인 단자
208:소스 금속 단자 301:제 1 탄탈 층
302:제 2 구리 층 303:제 3 선택 층
도 1에는 기판의 상 표면에 웰 영역(102), 소스 영역(103), 및 게이트 (104)를 포함하는 실리콘 기판(101)을 포함하는 이중-확산 모스(DMOS) 반도체 소자(100)가 도시된다. 기판(101)의 하부에는 드레인 영역(105)를 제공한다. 도 1은 또한 지지금속 드레인 단자(106)에서 기판 채널 영역(107) 및 소스 영역(103)을 통과하여 소스 금속 단자(108)로 가는 전류 흐름을 보여준다.
도 2는 기판의 상 표면에 베이스 영역(202), 소스 영역(203), 및 게이트(204)를 포함하는 실리콘 기판(201)을 포함하는 U자형 트랜치 모스 (UMOS) 반도체 소자(200)를 개략적으로 도시한다. 기판(201)의 하부에는 드레인 영역(205)을 제공한다. 도 2는 또한 지지금속 드레인 단자(206)에서 기판 채널 영역(207) 및 소스 영역(203)을 통과하여 소스 금속 단자(208)로 가는 전류 흐름을 보여준다.
기판(101) 및 기판(201)은 P 또는 N 전도 타입이고 약 3-18 밀(75-450㎛)의 두께, 바람직하게는 약 14밀(350㎛)의 두께를 갖는다.
도 3은 기판(101, 201)의 드레인 영역(105, 205)에 인접한 지지금속 드레인 단자(106, 206)를 보다 세부적으로 도시한다. 드레인 단자(106, 206)는 제 1 탄탈 층(301), 가장 바깥쪽 제 2 구리 층(302), 및 드레인 영역(105, 205)과 접촉하는 제 3 선택 층(303)을 포함한다.
제 1 탄탈 층과 제 3 선택 층은 티타늄, 규화 티타늄, 또는 알루미늄으로 형성되며, 각각은 약 500-3000Å의 두께를 보다 바람직하게는 약 800- 1200Å의 두께를 갖는다. 가장 바깥쪽 제 2 구리 층은 리드 프레임(도시되지 않음)에 납땜이 가능하며, 각각은 약 5000-15000Å의 두께를, 보다 바람직하게는, 약 8000-12000Å의 두께를 갖는다. 제 1 층(301) 및 선택 층(303)은 땜납하는 동안 제 2 층(302)에서 기판(101, 201)으로 구리가 확산되는 것을 막으며, 통상적으로 약 350-400℃의 온도에서 수행된다. N 전도 타입의 기판일 때, 제 3 층(303)에 대해서는 티타늄 또는 규화 티타늄이 바람직하다. 만약 기판이 P 전도 타입이라면, 제 3 층(303)에 대해서는 알루미늄이 바람직하다.
드레인 단자(106, 206)를 포함하는 금속 층 (301), (302), 및 (303)은 물리적인 증기 침식(PVD)에 의해, 또는 1986년 캘리포니아 선셋 비치에 있는 래티스가 출판하고 울프와 토퍼(Wolf & Tauber)가 쓴 VLSI시대의 실리콘 공정(Silicon Processing for the VLSI Era)의 제 1권 10장에 개시된 스퍼터링에 의해 기판(101, 201)상에 형성된다.
표 1에는 지지금속 드레인 단자로 이용된 스택에 포함된 다양한 금속에 대한 열 및 전기 전도율, 저항율, 그리고 장벽 높이 값들이 리스트되어 있다. 일반적으로, 고 전도율 값과 저 저항율 값이 본 목적에 대해 바람직하다. 실리콘 기판과 접촉하는 층은 접촉 저항을 결정한다. 저 도통저항 전력 소자에 대해, 장벽 높이가 접촉 저항에 비례하는 저 장벽 높이를 갖기 위해 실리콘 기판에 금속 접촉이 필요하다. 장벽 높이의 비교는 가장 낮은 이론적인 접촉 저항 Rcontact을 달성하는데 있어서 티타늄이 최적의 금속이며, 탄탈이 그 다음이라는 것을 보여주고 있다. 비록 티타늄대신에 탄탈의 이용이 Rcontact을 증가시킬 것이라고 예측되지만, 그것은 전체 지지면 저항 Rtotal을 크게 변화시키지는 않는다. 게다가, 임의의 다양한 금속 필름 Rmetal로 인한 저항은 전체 지지면 저항에 최소의 영향을 준다. 대부분의 경우에 있어서 Rtotal은 기판 저항 Rsilicon에 의해 지배를 받기 때문에, 기판을 얇게 하는 데는 가능한 많은 실리콘을 제거할 필요가 있다. 그러나, 웨이퍼가 얇아지면 그것들은 휨, 응력, 및 왜곡에 민감하고, 특히 블랭킷 지지면 금속피막인 경우는 더 민감하다.
표 1
원 소 열 전도율(cal-sK-㎠)@20℃ 전기 전도율(106/ohm-㎝)@20℃ 저항율(10-6ohm-㎝)@20℃ 장벽 높이(eV)
은알루미늄금구리니켈탄탈티타늄 1.0000.5700.7000.940n/a0.130n/a 0.6250.3720.4300.5990.1460.0810.024 1.6002.6882.3261.6696.8412.34641.667 0.7800.7200.8000.5800.610.5800.500
표 2는, 본 발명의 드레인 단자뿐만 아니라 다양한 비교 지지금속 드레인 단자에 대해, 다양한 금속에 대한 저항율률을 각 층의 두께와 곱하여 계산된 접촉 저항(Rcontact), 금속 저항(Rmetal), 및 실리콘 저항(Rsilicon)에 대한 값을 리스트한다. 전체 저항(Rtotal) 값은 가능한 낮은 것이 바람직하며, Rcontact, Rmetal, 및 Rsilicon의 합이다. 표 2 의 기재사항에서 보는 바와 같이, 10-밀 두께의 실리콘 웨이퍼상에 형성된 각각의 비교 지지금속 스택과 본 발명의 스택에 대한 Rtotal값은 비슷하다.
표 2
지지금속필름 스택 Rcontact(ohm-㎠) Rmetal(ohm-㎠) Rsilicon(ohm-㎠) Rtotal=Rc+Rm+Rsi
비교
Al-Ti-Ni(5-3-10)** 6.00×10-4 2.07×10-9 7.62×10-5 6.76×10-4
Al-Ti-Ni-Au(30-3-10-1)** 6.00×10-4 2.76×10-5 7.62×10-5 6.76×10-4
Al-Ti-Ni-Ag(5-3-3.5-18)** 6.00×10-4 1.91×10-9 7.62×10-5 6.76×10-4
Ti-Ni-Ag(3-3.5-18)** 1.00×10-5 2.22×10-9 7.62×10-5 8.62×10-5
본 발명
Ta-Cu(0.5-5)** 6.00×10-5 7.01×10-4 7.62×10-5 1.36×10-4
TiSi2-Ta-Cu(1-0.5-5)** 1.00×10-5 1.46×10-4 7.62×10-5 8.62×10-4
Ti-Ta-Cu(1-0.5-5)** 1.00×10-5 3.27×10-4 7.62×10-5 8.62×10-4
*실리콘 저항율 = 0.003ohm-㎝(2×10원자/㎤) @ 10밀 두께에 근거함
**×1000 Å = 층 두께
실리콘 웨이퍼 휨은 지지금속 필름 조합의 응력 작용이고 텐코 FLX- 2320 박막 응력 측정도구(캘리포니아 밀리피타스에 있는 텐코 회사로 부터 입수가능함)에 의해 측정되며, 이것은 곡률반경 측정기술을 이용한 것이다. 휨의 측정은 지지금속 스택에서 응력의 양에 곧바로 비례하다고 추정된다. 지지금속 형성전 웨이퍼는 압축력을 받아 포지티브 휨을 나타낸다. 지지금속 필름은 장력을 일으켜 네거티브 휨을 나타낸다. 그러므로, 이어서 웨이퍼 휨은 지지금속 응력에 비례한다. 이 비례의 증거는 지지금속 형성후 웨이퍼 휨에 대한 순 효과이다:그것은 더욱 포지티브하게 된다. 포지티브 휨은 웨이퍼의 배열과 관계가 있는데, 그것은 휨을 측정하는 동안 정면 또는 소자 측면과 늘 함께 있다.
상기 표 2에 기술된 비교 Ti-Ni-Ag 드레인 단자 및 본 발명의 Ta-Cu 단자에 대한 휨 측정이 행해졌고, 각각은 14밀(350㎛)의 두께와 200㎜의 직경을 갖는 실리콘 웨이퍼상에 형성된다.
드레인 단자 휨(㎛)
Ti-Ni-Ag(비교) 325㎛
Ta-Cu(본 발명) 80㎛
상기 데이터에 나타난 바와 같이, Ta-Cu 드레인 단자에 대한 측정된 휨 80㎛은 비교 Ti-Ni-Ag 구조에 대해 측정된 휨 300㎛보다 훨씬 덜 하다. 일반적으로, 공정처리 동안 증가된 웨이퍼 파손의 위험에 관하여, 상기 300㎛ 값은 받아들일 수 없는 것으로 고려된다. 본 측정은 14밀 두께의 웨이퍼에 대해 이루어 진 것이였으며; 본 발명의 Ta-Cu 드레인 단자의 증명된 이점은 심지어 더 얇은 웨이퍼에 대해서도 굉장히 클 것이라고 기대된다.
응력에 있어서 분명히 유익한 감소외에도, 본 발명의 지지금속 드레인 단자는 재료 비용과 처리량에 관련된 제조 이점을 준다. 이전에 주의한 바와 같이, 통상의 지지금속 스택은 3개 또는 그 이상의 층을 구성한다. 이런 층중에 하나는 보통 약 18000-20000Å의 두께를 갖는 실버 층이다. 바람직하게는 약 5000-15000Å의 두께를 갖는 구리 층이 있는 본 발명의 드레인 단자는 표준 실행의 것보다 더 얇고, 통상적으로 전체 지지금속 조합에 관련하여 하나 부족한 금속 필름이 필요하다. 따라서, 실버를 훨씬 덜 비싼 구리로 바꾸는 이점외에도, 본 발명은 기준 스퍼터 형성 도구로 부터 처리량을 증가시킬 수 있다.

Claims (8)

  1. 드레인 영역을 포함하는 실리콘 기판을 포함하는 것으로서, 상기 기판은 상 표면에 소스 영역 및 게이트 그리고 하 표면상에 지지금속 드레인 단자를 배열하고, 상기 드레인 단자는 제 1 탄탈 층 및 가장 바깥쪽 제 2 구리 층을 포함하는 스택을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서, 상기 스택은 상기 기판 저 표면 및 상기 탄탈 층사이에 놓인 제 3 층을 포함하는 것을 특징으로 하며, 바람직하게는 상기 제 3 층은 티타늄, 규화 티타늄, 및 알루미늄을 구성하는 그룹에서 선택된 물질을 구성하는 것을 특징으로 하는 소자.
  3. 제 2 항에 있어서, 상기 탄탈 층이 약 500Å에서 약 3000Å의 두께를 갖는 것을 특징으로 하는 소자.
  4. 제 3 항에 있어서, 상기 탄탈 층이 약 800Å에서 약 1200Å의 두께를 갖는 것을 특징으로 하는 소자.
  5. 제 1 항에 있어서, 상기 구리 층이 약 5000Å에서 약 15000Å의 두께를 갖고, 바람직하게는 상기 구리 층이 약 8000Å에서 약 12000Å의 두께를 갖는 것을 특징으로 하는 소자.
  6. 제 2 항에 있어서, 상기 제 3 층이 약 500Å에서 약 3000Å의 두께를 갖고, 바람직하게는 제 3 층이 약 800Å에서 약 1200Å의 두께를 갖는 것을 특징으로 하는 소자.
  7. 제 1 항에 있어서, 상기 기판이 약 3밀(75㎛)에서 약 18밀(450㎛)의 두께를 갖고, 바람직하게는 상기 기판이 약 14밀(350㎛)미만의 두께를 갖는 것을 특징으로 하는 소자.
  8. 제 1 항에 있어서, 상기 기판은 N 전도 타입, 또는 상기 기판은 P 전도 타입인 것을 특징으로 하는 소자.
KR1020000034786A 1999-06-24 2000-06-23 저 응력 및 열저항을 갖는 지지금속 드레인 단자 KR20010007505A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/339,356 1999-06-24
US09/339,356 US6211550B1 (en) 1999-06-24 1999-06-24 Backmetal drain terminal with low stress and thermal resistance

Publications (1)

Publication Number Publication Date
KR20010007505A true KR20010007505A (ko) 2001-01-26

Family

ID=23328642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034786A KR20010007505A (ko) 1999-06-24 2000-06-23 저 응력 및 열저항을 갖는 지지금속 드레인 단자

Country Status (4)

Country Link
US (1) US6211550B1 (ko)
EP (1) EP1063701A3 (ko)
JP (1) JP2001036084A (ko)
KR (1) KR20010007505A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
US7754554B2 (en) * 2007-01-31 2010-07-13 Globalfoundries Inc. Methods for fabricating low contact resistance CMOS circuits
US20110031596A1 (en) * 2009-08-05 2011-02-10 Gruenhagen Mike D Nickel-titanum soldering layers in semiconductor devices
US20110049532A1 (en) * 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor
US8314473B2 (en) 2010-05-04 2012-11-20 Fairchild Semiconductor Corporation Die backside standoff structures for semiconductor devices
US8519410B1 (en) 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084095B2 (ja) * 1985-03-26 1996-01-17 日本電気株式会社 半導体装置の製造方法
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance

Also Published As

Publication number Publication date
US6211550B1 (en) 2001-04-03
JP2001036084A (ja) 2001-02-09
EP1063701A2 (en) 2000-12-27
EP1063701A3 (en) 2004-03-10

Similar Documents

Publication Publication Date Title
JP2537413B2 (ja) 半導体装置およびその製造方法
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
US5036382A (en) Semiconductor device having a multi-level wiring structure
JPH08274336A (ja) 多結晶半導体薄膜トランジスタ及びその製造方法
KR20090015915A (ko) 반도체 기판을 금속 기판에 본딩하는 방법
KR0175030B1 (ko) 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
US6686661B1 (en) Thin film transistor having a copper alloy wire
KR20010007505A (ko) 저 응력 및 열저항을 갖는 지지금속 드레인 단자
JP6690985B2 (ja) オーミック電極
JP3021996B2 (ja) アルミニウム配線およびその形成方法
US20050087815A1 (en) Semiconductor resistance element and fabrication method thereof
US7800226B2 (en) Integrated circuit with metal silicide regions
US6921698B2 (en) Thin film transistor and fabricating method thereof
JPS6358943A (ja) 電極・配線膜の構造
JPS6015970A (ja) 半導体装置
US5888899A (en) Method for copper doping of aluminum films
KR900001247B1 (ko) 반도체 장치
JP2012109465A (ja) 表示装置用金属配線膜
JPH11186263A (ja) 半導体装置およびその製造方法
JPH05347299A (ja) 半導体装置
JPH03262125A (ja) 半導体装置
US6110768A (en) Method of manufacturing aluminum gate electrode
JP2004289008A (ja) 半導体集積回路装置およびその製造方法
JP2559829B2 (ja) 半導体装置および半導体装置の製造方法
US20080194100A1 (en) Method for forming metal silicide layer

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid