KR20010004262A - 플래쉬 이이피롬 셀의 제조 방법 - Google Patents
플래쉬 이이피롬 셀의 제조 방법 Download PDFInfo
- Publication number
- KR20010004262A KR20010004262A KR1019990024885A KR19990024885A KR20010004262A KR 20010004262 A KR20010004262 A KR 20010004262A KR 1019990024885 A KR1019990024885 A KR 1019990024885A KR 19990024885 A KR19990024885 A KR 19990024885A KR 20010004262 A KR20010004262 A KR 20010004262A
- Authority
- KR
- South Korea
- Prior art keywords
- doped poly
- situ
- phosphorus doped
- grain size
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 42
- 238000011065 in-situ storage Methods 0.000 claims abstract description 36
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 35
- 239000011574 phosphorus Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 3
- 230000006866 deterioration Effects 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims 1
- 230000006698 induction Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 14
- 238000009826 distribution Methods 0.000 abstract description 10
- 230000008569 process Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Abstract
본 발명은 공정 단순화를 위해 인-시튜 포스포러스 도프드 폴리를 사용하되 증착(As deposition) 공정시 인-시튜 도프드 폴리가 거의 결정질이 되게 함으로써, 비정질이 결정화 되면서 인가되는 기계적 스트레스에 의한 터널 옥사이드의 열화를 방지하고, 포스포러스 도펀드(Phosphorous dopant) 농도 감소와 도핑 온도 감소를 통한 인 인듀스드 옥사이드(P induced oxide) 열화를 감소시켜 챠지 손실을 억제하며, 산화 속도 감소에 의해 ONO-스마일링(ONO-smiling) 정도를 감소시켜 ONO 커플링 비를 증가하거나 균일하게 하며, 적당한 그레인 사이즈 확보를 통한 소거 분포(Erase distribution)를 균일하게 함으로써, 워하는 소거 속도를 얻을 수 있는 플래쉬 이이피롬 셀의 제조 방법에 관한 것이다.
Description
본 발명은 플래쉬 이이피롬 셀의 제조 방법에 관한 것으로, 특히 공정 단순화를 위해 인-시튜 포스포러스 도프드 폴리를 사용하되 증착(As deposition) 공정시 인-시튜 포스포러스 도프드 폴리가 거의 결정질이 되게 함으로써, 비정질이 결정화 되면서 인가되는 기계적 스트레스에 의한 터널 옥사이드의 열화를 방지하고, 포스포러스 도펀드(Phosphorous dopant) 농도 감소와 도핑 온도 감소를 통한 인 인듀스드 옥사이드(P induced oxide) 열화를 감소시켜 챠지 손실을 억제하며, 산화 속도 감소에 의해 ONO-스마일링(ONO-smiling) 정도를 감소시켜 ONO 커플링 비를 증가하거나 균일하게 하며, 적당한 그레인 사이즈 확보를 통한 소거 분포(Erase distribution)를 균일하게 함으로써, 워하는 소거 속도를 얻을 수 있는 플래쉬 이이피롬 셀의 제조 방법에 관한 것이다.
일반적으로 플래쉬 메모리 소자에서 플로팅 게이트 폴리는 노말(Normal) 폴리를 증착한 후 POCl3도핑 공정을 수행하여 사용한다. 인-시튜 도프드 폴리 증착 기술을 사용하면 폴리 증착과 도핑 공정이 동시에 진행되므로 공정이 단순화 되고, 특별히 도핑 공정이 고온이기 때문에 POCl3도핑 공정을 생략함으로써 고온 공정이 생략되고 포스포러스 도펀트(Phosphorous dopant) 영향을 줄일 수 있어 신뢰성을 향상시킬 수 있다.
또한, 포스포러스 농도 감소시 기존의 POCl3도핑 공정은 저농도로 갈수록 균일한 조정(Uniformity control)이 어렵지만 인-시튜 도프드 폴리는 저농도에서도 균일한 조절이 쉽다.
이러한 여러가지 장점에도 불구하고 사용하지 못한 이유는 DRAM 디바이스와는 다르게 터널 옥사이드에 고전압이 인가되어 프우러-노르데임 터널링(Fowler nordheim tunneling)이 일어나기 때문이다. 이로 인해 터널 옥사이드가 쉽게 열화되어 가능한 플로팅 게이트가 터널 옥사이드에 영향을 미치지 않게 해야하기 때문에 상변화가 있는 인-시튜 도프드 폴리를 사용하지 않고 POCl3도프드 폴리를 사용해 왔다.
그러나 현 시점에서도 상기 언급한 인-시튜 도프드 폴리(D-poly)가 어떤 점에서 터널 옥사이드를 열화시키는가에 대한 연구가 부족하고, 이를 개선하기 위해 어떤 팩터(Factor)를 콘트롤 해야 하는지 정확한 가이드 라인(Guide line)이 없는 실정이다.
이러한 이유로 대부분의 플래쉬 디바이스 마커(Flash device maker)에서는 플로팅 게이트에 노말 폴리(Normal poly)을 증착하고 POCl3도핑 공정을 하여 사용하고 있다.
도 1(a) 및 1(b)는 열처리(Thermal treatment)를 하면서 살펴본 결정화에 따른 열응력 히스테리시스(Hysterisis)와 이러한 응력이 터널 옥사이드에 미치는 열화 특성을 보여주고 있다.
이때, CCST는 터널 옥사이드를 통해서 전자가 입/출력 해야하는 상황(Erase)을 암시하고 있으며 그에 따른 챠지 트랩(Charge trap) 특성을 보여주고 있다.
물론 두 경우에서 포스포러스 농도는 550℃ 일때가 585℃ 일때보다 더 적다.
이 결과는 550℃ 일때의 인-시튜 도프드 폴리가 585℃ 일때의 인-시튜 도프드 폴리에 비해 결정화에 의한 응력변화가 심하고 이러한 응력 변화에 따른 터널 옥사이드 열화(Charge trap 이 더 심함)가 더 큼을 알 수 있다.
도 2(a) 내지 2(c)는 응력 변화가 클수록 증착(As deposition) 상태의 미세 조직으로서 결정화 될 부위가 많은 것을 보여주고 있다.
인-시튜 도프드 폴리는 대체적으로 결정립이 크면서 크기 분포가 넓다. 이것은 소거 영역(Erase region)에 걸치는 그레인 바운더리(Grain boundary)의 개수를 균일하지 않게 하여 그레인 바운더리를 따른 포스포러스 인듀스드 터널 옥사이드(Phosphorous induced tunnel oxide) 열화가 불균일하게 된다.
이로 인해 셀에서 셀로 소거 영역의 터널 옥사이드 열화정도가 달라지고 셀의 소거 속도가 차이나게 됨으로써, 과소거 셀(Overerase cell)이 발생하고 이 셀로 인한 읽기 에러(Read error)를 유발시키게 되는 단점이 있다.
도 3은 소거부위(A)에서 그레인 바운더리 갯수 변화에 따라 소스와 인접한 터널 옥사이드의 열화가 달라질 수 있음을 보여주고 있다.
따라서, 본 발명은 공정 단순화를 위해 인-시튜 포스포러스 도프드 폴리를 사용하되 증착(As deposition) 공정시 인-시튜 포스포러스 도프드 폴리가 거의 결정질이 되게 함으로써, 상기한 단점을 해결할 수 있는 플래쉬 이이피롬 셀의 제조 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 이이피롬 셀의 제조 방법은 실리콘 기판 전체 상부에 터널 산화막, 제 1 폴리실리콘층, ONO막, 제 2 폴리실리콘층 및 TEOS 또는 Arc층을 형성하여 게이트를 형성하되, 상기 제 1 및 제 2 폴리실리콘층으로 인-시튜 포스포러스 도프드 폴리를 사용하는 것을 특징으로 한다.
도 1(a) 및 1(b)는 열처리를 하면서 살펴본 결정화에 따른 열응력 히스테리시스와 이러한 응력이 터널 옥사이드에 미치는 열화 특성도.
도 2(a) 내지 2(c)는 응력 변화를 나타낸 사진 및 특성도.
도 3은 소거부위에서 그레인 바운더리 개수 변화에 따라 소스와 인접한 터널 옥사이드의 열화를 나타낸 도면.
도 4는 본 발명의 플래쉬 이이피롬 셀의 제조 방법을 설명하기 위해 도시한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1: 실리콘 기판 2: 터널 옥사이드
3: 제 1 폴리실리콘층 4: ONO막
5: 제 2 폴리실리콘층 6: 절연막
이하, 첨부된 도면을 참고하여 본 발명을 상세 설명하기로 한다.
도 4는 본 발명을 설명하기 위해 도시한 플래쉬 이이피롬 셀의 단면도이다. 실리콘 기판(1) 상부에 필드 산화막(2)을 형성한다. 필드 산화막(2) 상부에는 제 1 폴리 실리콘(플로팅 게이트)층(3)을 형성한 후, 제 1 폴리 실리콘층(3) 상부에 ONO막(4)을 형성한다. 이후, 제 2 폴리 실리콘(콘트롤 게이트)층(5) 및 절연막(6)을 순차적으로 형성한다. 절연막(6)으로는 WSix 및 ARC 옥시나이트라이드(Oxynitride)를 사용한다.
본 발명은 상기의 플래쉬 이이피롬 셀에서 플로팅 게이트와 콘트롤 게이트에 인-시튜 도프드 폴리 실리콘 게이트를 적용한 기술이다.
인-시튜 포스포러스 도프드 폴리(D-poly)의 상황 변화에 의한 매카니칼 스트레스(Mechanical stress)가 터널 옥사이드에 인가되면서 열화되는 점을 방지하기 위해 증착시 거의 결정립(80% 이상)을 만든다. 이를 위해 압력과 온도 그리고 가스 플로우 비율(Gas flow rate)을 조절한다.
현재 셋-업(Set-up)되어 있는 안정적인 임계조건은 증착온도 560 내지 600℃, 압력 0.4 내지 0.6Torr, SiH4/PH3(1% He Dilution) 플로우 비율은 1300sccm/120sccm으로서, 증착 온도가 높을수록, 압력이 낮을수록, SiH4/PH3비율이 낮을수록 증착시 미세 조직은 결정립이 많아지기 때문에 안정적인 임계조건에서 상기 3가지 변수를 조절하여 증착시 거의 결정립 구조를 얻는다.
인-시튜 포스포러스 도프드 폴리 내의 결정립 크기 및 분포는 POCl3도프드 폴리와는 다르게 대체적으로 결정립 크기 분포가 있다. 대략 50% 이하이나 증착조건에 따라서 70% 까지의 결정립 크기 차이가 있을 수 있다.
이런 경우, 소거(Erase) 부위에 걸치는 그레인(Grain) 개수가 작으면 그레인 사이즈 차이(Grain size difference) 때문에 소거 부위에서 결정립계를 따른 포스포러스 인듀스드 터널 옥사이드 열화차이가 생긴다. 이로 인한 소거 속도 차이 때문에 소거 문턱전압(Erase Vt)이 달라지기 때문에 그레인 사이즈를 작게 가져가야 한다. 그러나 결정립 크기가 작으면 결정립계를 따른 포스포러스 확산이 잘 되어 터널 옥사이드 특성이 열화될 수 있기 때문에 적당한 크기의 결정립 크기가 필요하다. 즉, 결정립 크기는 소거 문턱전압 분포가 만족할 만한 임계 결정립 크기보다 약간 작아야 한다. 이러한 임계 크기는 인-시튜 도프드 폴리 게이트(D-poly) 내의 결정립 크기 차이 정도와 포스포러스 농도에 따라 변하는데 결정립 크기 차이가 클수록, 포스포러스 농도가 클수록 임계 결정립 크기는 작아져야 한다.
크기 분포가 50% 이하이고 인-시튜 포스포러스 도프드 폴리(D-poly) 내의 포스포러스 농도가 8 ~ 9E19/㎤ 일때 소거 부위에 있는 결정립계 개수가 20개 정도 이상이 되는 결정립 크기이면 문제가 없는것으로 보이기 때문에 이 경우에 소거 부위에 걸리는 결정립 크기가 20개에 해당되는 결정립 크기가 임계 결정립 크기인 것으로 판단된다.
앞서 언급한 바와 같이 인-시튜 포스포러스 도프드 폴리(D-poly)의 결정립 크기 차이 정도가 50% 보다 크거나 포스포러스 농도가 8 ~ 9E19/㎤ 보다 크다면, 임계 결정립 크기는 소거 부위에 걸리는 결정립 갯수가 20개 이상 되는 크기로 하여야 한다.
인-시튜 포스포러스 도프드 폴리(D-poly)의 증착 조건은 증착 온도 560 내지 600℃, 압력 0.4 내지 0.6Torr, SiH4플로우 비율은 1200sccm 으로 하고, PH3플로우 비율은 86sccm 으로 한다.
이상적으로 인-시튜 포스포러스 도프드 폴리(D-poly)의 결정립 크기분포가 일정하다면 소거 부위에 걸리는 결정립 갯수가 일정할 것이기 때문에 소거문턱전압 분포 조절을 위한 결정립 크기 제한 요소는 없을 것이다.
인-시튜 포스포러스 도프드 폴리(D-poly) 내의 포스포러스는 향후 진행되는 열공정 동안에 플로팅 게이트 폴리와 터널 옥사이드 계면, 특히 그레인 바운더리에 석출(Segregation)되고 이들은 폴리와 인접한 터널 옥사이드 특성을 열화시키기 때문에 인-시튜 포스포러스 도프드 폴리 내의 포스포러스 농도를 감소시켜 그레인 바운더리에 분리된 포스포러스 농도를 줄여야 한다.
그러나, 너무 낮게 하면 디플레이션(Depletion)이 발생하여 전압 드롭(Voltage drop)이 생기기 때문에 디플레이션이 일어나지 않는 농도로 하여야 한다. 즉, 농도 값은 5E18/㎤ 이상으로 한다.
플래쉬 메모리 셀에서 ONO-스마일링(ONO-Smiling)은 프로그램/소거/읽기를 위해 콘트롤 게이트에 일정한 전압을 인가시 실리콘 기판 표면 채널, 플로팅 게이트가 느끼는 전압을 감소시킴으로써 문턱전압을 변화시키고, 소거 속도를 감소시킨다.
즉, ONO 커플링 비를 낮춤으로써 소거 속도가 감소된다.
이러한 스마일링 정도는 플로팅 게이트 및 P2 콘트롤 게이트 산화 속도 정도를 의미하고 있다. 즉 스마일링의 감소는 산화 속도 감소에 의해 얻어질 수 있고 이를 위해서는 포스포러스 도펀드 농도 감소와 그레인 바운더리 감소 즉, 그레인 사이즈 증가에 의해 얻어질 수 있으며, 저농도에서 공정 조절이 용이하고 결정립 크기가 크기 때문에 인-시튜 포스포러스 도프드 폴리는 이러한 요건을 만족하고 있다.
상술한 바와 같이 본 발명은 폴리를 증착하면서 도핑하는 인-시튜 도핑 방법을 사용하는 인-시튜 포스포러스 도프드 폴리 게이트의 적용시 POCL3도핑 공정 생략으로 공정 단순화를 이룰 수 있고, POCL3도핑 공정 생략으로 서멀 버지트(Thermal budget)이 감소하여 포스포러스 인듀스드 터널 옥사이드의 열화를 줄일 수 있다. 또한, POCL3도핑에 비해서 낮은 포스포러스 농도에서 균일성 조절, 결정립 크기 조절 및 분포조절이 안정적으로 가능함으로써, ONO 스마일링 감소에 따른 ONO 커플링 비가 커져 소거 속도가 빨라지게 된다.
Claims (10)
- 실리콘 기판 전체 상부에 터널 산화막, 제 1 폴리실리콘층, ONO막, 제 2 폴리실리콘층 및 TEOS 또는 Arc층을 형성하여 게이트를 형성하는 플래쉬 이이피롬 셀의 제조 방법에 있어서,상기 제 1 및 제 2 폴리실리콘층에 인-시튜 포스포러스 도프드 폴리를 사용하는 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리 증착시 미세조직은 비정질이 없는 완전 결정립으로만 이루어지도록 하며, 상기 결정립이 차지하는 백분율은 80%이상인 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리 증착 온도는 560 내지 600℃ 인 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리 증착 압력은 0.4 내지 0.6Torr 인 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리의 SiH4/PH3개스 플로우 비율은 1200/120sccm 인 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리의 결정립 크기는 균일하게 하되 크기 차이가 70% 이하로 하며 결정립 크기는 임계크기 이하로 하되 임계 직하의 값으로 하는 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리의 결정립 크기 차이가 50% 미만이고 농도가 8~9E19/㎤ 미만일 때 임계 결정립 크기는 소거 부위에 걸리는 결정립 갯수가 20개 이상이 되는 결정립 크기로 하는 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 7 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리의 SiH4/PH3개스 플로우 비율은 1200/86sccm 인 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리 내의 포스포러스 도펀드 농도는 포스포러스 인듀스트 저하를 억제하기 위해 가능한 낮추되 게이트 디플레이션이 일어나지 않도록 하는 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 포스포러스 도프드 폴리 내의 포스포러스 도펀드 농도는 5E18/㎤ 이상인 것을 특징으로 하는 플래쉬 이이피롬 셀의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024885A KR20010004262A (ko) | 1999-06-28 | 1999-06-28 | 플래쉬 이이피롬 셀의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024885A KR20010004262A (ko) | 1999-06-28 | 1999-06-28 | 플래쉬 이이피롬 셀의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010004262A true KR20010004262A (ko) | 2001-01-15 |
Family
ID=19596278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024885A KR20010004262A (ko) | 1999-06-28 | 1999-06-28 | 플래쉬 이이피롬 셀의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010004262A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460028B1 (ko) * | 2002-08-19 | 2004-12-03 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 형성방법 |
| KR100796915B1 (ko) * | 2002-03-19 | 2008-01-22 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
-
1999
- 1999-06-28 KR KR1019990024885A patent/KR20010004262A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796915B1 (ko) * | 2002-03-19 | 2008-01-22 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| KR100460028B1 (ko) * | 2002-08-19 | 2004-12-03 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 형성방법 |
| US7008844B2 (en) | 2002-08-19 | 2006-03-07 | Samsung Electronics Co., Ltd. | Method of forming a gate of a non-volatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127227A (en) | Thin ONO thickness control and gradual gate oxidation suppression by b. N.su2 treatment in flash memory | |
| US6455372B1 (en) | Nucleation for improved flash erase characteristics | |
| JP4907815B2 (ja) | ２ビットｅｅｐｒｏｍデバイスにおけるｏｎｏ浮遊ゲート電極の製造方法 | |
| US5744834A (en) | Flash memory cell with tunnel oxide layer protected from thermal cycling | |
| US6355527B1 (en) | Method to increase coupling ratio of source to floating gate in split-gate flash | |
| US6465841B1 (en) | Split gate flash memory device having nitride spacer to prevent inter-poly oxide damage | |
| US6893920B2 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| US6461984B1 (en) | Semiconductor device using N2O plasma oxide and a method of fabricating the same | |
| US20020001897A1 (en) | Methods of forming gated semiconductor assemblies | |
| US20140209995A1 (en) | Non-Volatile Memory Cells Having Carbon Impurities and Related Manufacturing Methods | |
| KR20010004262A (ko) | 플래쉬 이이피롬 셀의 제조 방법 | |
| US20070221983A1 (en) | Dual gate memory with fast erase | |
| JPH1154640A (ja) | 半導体デバイスおよびその製造方法 | |
| CN100552921C (zh) | 半导体装置及其制造方法 | |
| US7341910B2 (en) | Method for forming a flash memory by using a microcrystalline polysilicon layer as a floating gate | |
| WO2009041781A2 (en) | Polysilicon film and method of forming the same, flash memory device and manufacturing method using the same | |
| KR20090017040A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100323380B1 (ko) | 플래쉬 메모리 셀의 플로팅 게이트 형성 방법 | |
| US20080277665A1 (en) | Semiconductor device, nonvolatile memory device and method for fabricating the same | |
| KR100274352B1 (ko) | 플래쉬메모리셀제조방법 | |
| KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 | |
| KR20070067446A (ko) | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 | |
| US6919247B1 (en) | Method of fabricating a floating gate | |
| JP2000216275A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100678295B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |