KR20010003950A - 절연막 침식 최소화방법 - Google Patents

절연막 침식 최소화방법 Download PDF

Info

Publication number
KR20010003950A
KR20010003950A KR1019990024504A KR19990024504A KR20010003950A KR 20010003950 A KR20010003950 A KR 20010003950A KR 1019990024504 A KR1019990024504 A KR 1019990024504A KR 19990024504 A KR19990024504 A KR 19990024504A KR 20010003950 A KR20010003950 A KR 20010003950A
Authority
KR
South Korea
Prior art keywords
pad
erosion
insulating layer
metal layer
deformation
Prior art date
Application number
KR1019990024504A
Other languages
English (en)
Inventor
탁수영
김경현
하상록
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990024504A priority Critical patent/KR20010003950A/ko
Publication of KR20010003950A publication Critical patent/KR20010003950A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D33/00Details of, or accessories for, sacks or bags
    • B65D33/06Handles

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

개시된 절연막 침식 최소화방법은, 폴리싱동안 발생되는 열에 의해 화학적 기계적 폴리싱용 패드가 변형되어 절연막이 침식되는 것을 감소시키고자 패드에 냉공기 또는 냉 질소를 공급하여 패드의 열변형을 최소화 하는 것을 특징으로 한다.

Description

절연막 침식 최소화방법{METHOD OF MINIMIZING EROSION OF INSULATING LAYER}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 금속층의 평탄화시에 발생되는 절연막의 침식을 감소 또는 최소화하기 위한 방법에 관한 것이다.
통상적으로, 트렌치나 콘택 개구에 형성된 산화막등의 으로 형성된 층간 절연막상에 증착되는 배리어 및 또는 배선용 금속층은 증착된 후 금속배선으로서 기능하기 위해 평탄화된다. 반도체 소자를 제조하기 위해 상기한 금속층을 대상으로 평탄화 공정, 예컨대 화학적 기계적 폴리싱(CMP:Chemical Mechanical Polishing)공정을 수행할 경우에 금속층의 하부에 위치하는 층간 절연막인 산화막이 함께 연마되어 침식되는 경우가 있다. 여기서, 침식이란 평탄화를 행하기 전의 절연막의 두께와 평탄화를 행한 후의 절연막의 두께간의 편차가 있을 경우에 금속층의 하부에 위치된 절연막이 연마된 것이 분명하므로 이 경우를 말한다.
반도체 디바이스의 집적도가 높아지고 동작 스피드의 문제가 대두되면서 알루미늄 외에 전도성이 우수한 구리등의 금속층이 배선재료로 등장되고 있다. 소자의 신뢰성을 높이려면 균일한 두께의 금속배선을 얻어야 하므로 그러한 재질의 금속층은 화학적 기계적 폴리싱공정을 통해 상당한 두께가 연마되어 평탄화된다. 이에 따라, 콘택주위에 오목하게 들어간 부분에 위치된 금속층보다 볼록하게 솟아 있는 금속층은 평탄화시 대부분 연마되어 하부의 층간 절연막이 더 침식된다. 또한, 금속밀도가 높은 부분에서 침식이 많이 발생된다. 이러한 침식은 오버 폴리싱의 정도가 심할 수록 많이 일어난다. 산화막 침식의 발생정도는 패턴 표면 모폴로지, 금속 밀도 등에 의존한다. 웨이퍼 표면을 기준으로 높이가 높은 부분은 다른 부분에 비해 폴리싱 패드로부터 힘을 많이 받아 연마율이 높아 침식량이 그만큼 많게 되며, 금속 밀도가 큰 부분도 침식량이 상대적으로 많다.
본 분야에서, 금속층의 평탄화시에 절연막 침식을 줄이기 위해서는 화학적 기계적 폴리싱 공정을 저압 고속도에서 하는 것이 상대적으로 더 좋은 것으로 알려져 있다. 또한, 소모성 부품인 폴리싱 패드에 있어서는 소프트 패드보다 하드 패드가, 연마 재질인 슬러리에 있어서는 저선택비보다는 고선택비의 슬러리가 침식을 줄이는데 우수한 것으로 알려져 있다. 그러나, 폴리싱 공정의 진행시에 웨이퍼상의 돌출된 부분과 패드간에 발생되는 마찰열 및 반응열에 의해 패드의 변형이 있게 되면 절연막의 침식은 가중된다.
상기한 바와 같이 산화막 침식이 발생할 경우에 금속배선의 두께가 얇아지므로 종래에는 배선이 절단되거나 저항이 증가되는 문제를 야기할 수 있다. 또한, 평탄도의 악화로 인하여 후속의 다층배선 공정에 악영향을 줄 수 있다.
따라서, 금속층의 평탄화시에 발생되는 절연막 침식을 최소화 하는 기술이 요망된다.
따라서, 본 발명의 목적은 상기한 종래의 문제들을 해결할 수 있는 방법을 제공함에 있다.
본 발명의 다른 목적은 금속층의 평탄화시에 발생되는 절연막 침식을 최소화 하는 절연막 침식 최소화방법을 제공함에 있다.
상기한 목적들의 일부를 달성하기 위하여 본 발명에 따라 절연막 침식 최소화방법은, 폴리싱동안 발생되는 열에 의해 화학적 기계적 폴리싱용 패드가 변형되어 절연막이 침식되는 것을 감소시키고자 패드에 냉공기 또는 냉 질소를 공급하여 패드의 열변형을 최소화 하는 것을 특징으로 한다.
본 발명의 타의 목적 및 이점은 첨부도면과 함께 설명되는 하기 설명에 의해 보다 명확하게 나타날 것이다.
도 1은 본 발명에 적용되는 폴리서에 패드 냉각용 가스라인을 설치한 것을 보여주는 개략도
도 2는 산화막 침식현상을 설명하기 위해 제시된 도면
도 3은 폴리싱 열에 의한 패드 변형을 보여주는 도면
도 4는 통상적인 폴리머 재료의 일반적 크리입 곡선도
도 5는 본 발명에 사용되는 패드 온도에 따른 산화막 침식의 변화를 도면
이하에서, 절연막 침식 최소화방법에 대한 본 발명의 바람직한 실시예가 상세히 설명된다.
이미 전술한 바와 같이, 본 분야에서, 금속층의 평탄화시에 절연막 침식을 최소화하기 위해서는 화학적 기계적 폴리싱 공정을 저압 고속도에서 하는 것이 상대적으로 더 좋은 것으로 알려져 있다. 또한, 소모성 부품인 폴리싱 패드에 있어서는 소프트 패드보다 하드 패드가, 연마 재질인 슬러리에 있어서는 저선택비보다는 고선택비의 슬러리가 침식을 줄이는데 우수한 것으로 알려져 있다. 본 발명에서는 이에 더하여 도 1에 도시된 구조와 같이 폴리싱 공정의 진행시에 웨이퍼상의 돌출된 부분과 패드간에 발생되는 마찰열 및 반응열을 줄여서 절연막의 침식을 최소화한다. 이를 위해, 공기나 냉질소를 노즐(30)을 통해 패드(11)에 고루 분사하여 패드의 온도를 낮추어 패드변형을 줄인다. 도 1은 본 발명에 적용되는 폴리서에 패드 냉각용 가스라인 즉 노즐(30)을 설치한 것을 보여주는 개략도로서, 참조부호 10a는 평면도이고, 참조부호 10b는 그의 단면도이다. 도면에서, 폴리싱 테이블 12이 회전하면 그 상부에 위치되는 폴리싱 패드(11)도 회전을 하고, 그 패드(11)에는 연마제인 슬러리가 공급된다. 회전하는 상기 패드(11)상의 슬러리는 폴리서 아암(13)에 의해 지지되는 웨이퍼(20)와 접촉되어 그 접촉부분을 폴리싱한다. 도 2는 산화막 침식현상을 설명하기 위해 제시된 도면으로 그래프 A1으로 침식의 상태를 알 수 있다.
도 3은 폴리싱 열에 의한 패드 변형을 보여주는 도면으로서, 본 발명이 도출된 배경을 잘 나타내고 있다. 도면에서 부호 30a는 패턴(5)에 대하여 고온에서의 패드 (11)변형을 나타내고, 부호 30b는 패턴(5)에 대하여 저온에서의 패드(11)변형을 나타낸다. 두 경우의 비교에서 패드 변형 인자 P는 p보다 큼을 알 수 있으므로, 고온에서 패드의 변형이 심함을 가리킨다.
도 4는 통상적인 폴리머 재료의 일반적 크리입 곡선도로서, 가로축을 시간으로 세로축을 신장도롤 한 경우에 그래프 40,41,42가 각기 나타나 있다. 또한, 도 5에는 본 발명에 사용되는 패드 온도에 따른 산화막 침식의 변화를 도면으로서 보이고 있다. 도면에서 가로축은 패턴밀도이고 세로축은 산화막 침식깊이를 가리킨다. 그래프에서 ■ 는 69℃의 경우를 ● 는 30℃의 경우를 나타내고 있다.
이와 같이, 도 3을 통해서는 폴리싱 패드가 일반적인 재료로 된 경우에 온도를 증가시키면 동일한 스트레스가 작용하였을 때 이에 따라 변형이 증가됨을 알 수 있게 된다. 변형된 패드는 층간 절연막의 표면보다 낮은 지역의 금속에도 동일한 스트레스를 작용시켜 계속적으로 절연막의 침식을 유발시킨다. 따라서, 도 1과 같이 본 발명의 실시예에서 공기 또는 질소 가스의 온도는 -10℃ 내지 25℃범위에서 사용하며 그 설치방법은 냉질소 라인 또는 공기 라인을 설치하고 분사노즐 (30)을 도 1과 같이 직접 패드(11)위에 설치하여 폴리싱동안 계속 패드에 공급하여 패드를 냉각시켜주게 된다. 여기서, 상기 노즐(30)의 분사 면은 미세한 구멍을 많이 갖도록 하여 냉각의 효율을 극대화 하는 것이 좋다.
전술한 바와 같이, 본 발명의 실시예들은 도면을 참조하여 예를들어 설명되었지만, 사안이 허용하는 범위에서 다양한 변화와 변경이 가능함은 물론이다.
상기한 본 발명의 방법에 따르면, 폴리싱 패드를 냉각시켜 금속층의 평탄화시에 발생되는 절연막 침식을 최소화하므로, 배선이 절단되거나 저항이 증가되는 문제를 해결하는 효과가 있다. 또한, 글로발 평탄도를 개선하여 후속의 다층배선 공정에 부담을 경감시키는 이점이 있다.

Claims (3)

  1. 평탄화 공정에서 금속층의 하부에 위치하는 절연막 침식을 줄이기 위한 방법에 있어서:
    평탄화 공정동안 발생되는 열에 의해 패드가 변형되어 절연막이 침식되는 것을 감소시키고자 상기 패드에 냉공기를 공급하여 패드의 열변형을 최소화 하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 패드는 상대적으로 하드패드이며 연마제인 슬러리는 고선택비를 가짐을 특징으로 하는 방법.
  3. 화학적 기계적 폴리싱 공정에서 금속층의 하부에 위치하는 산화막 침식을 줄이기 위한 방법에 있어서:
    상기 공정동안에 발생되는 열에 의해 화학적 기계적 폴리싱용 패드가 변형되어 산화막이 침식되는 것을 감소시키고자 상기 패드에 냉질소를 공급하여 패드의 변형을 최소화 하여 침식을 줄이는 것을 특징으로 하는 방법.
KR1019990024504A 1999-06-26 1999-06-26 절연막 침식 최소화방법 KR20010003950A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024504A KR20010003950A (ko) 1999-06-26 1999-06-26 절연막 침식 최소화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024504A KR20010003950A (ko) 1999-06-26 1999-06-26 절연막 침식 최소화방법

Publications (1)

Publication Number Publication Date
KR20010003950A true KR20010003950A (ko) 2001-01-15

Family

ID=19595677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024504A KR20010003950A (ko) 1999-06-26 1999-06-26 절연막 침식 최소화방법

Country Status (1)

Country Link
KR (1) KR20010003950A (ko)

Similar Documents

Publication Publication Date Title
KR0180018B1 (ko) 반도체 기판에 형성된 절연체를 평탄화시키는 방법 및 장치
US11552041B2 (en) Chemical mechanical polishing for hybrid bonding
US5127196A (en) Apparatus for planarizing a dielectric formed over a semiconductor substrate
US9533395B2 (en) Method and apparatus for conditioning a polishing pad
US7527722B2 (en) Electrochemical mechanical planarization
US6423640B1 (en) Headless CMP process for oxide planarization
US6960521B2 (en) Method and apparatus for polishing metal and dielectric substrates
US6435942B1 (en) Chemical mechanical polishing processes and components
USRE39413E1 (en) Low friction polish-stop stratum for endpointing chemical-mechanical planarization processing of semiconductor wafers
US20130045596A1 (en) Semiconductor device manufacturing method and polishing apparatus
JP2000301454A5 (ko)
JPH0513389A (ja) 研磨装置
KR101180706B1 (ko) 화학적 기계적 연마방법
EP0808231B1 (en) Chemical-mechanical polishing using curved carriers
KR100413493B1 (ko) 화학적 기계적 연마 장치의 연마 플래튼 및 그를 이용한평탄화방법
KR20010003950A (ko) 절연막 침식 최소화방법
WO2003092944A1 (fr) Procede et systeme de polissage, et procede de fabrication d'un dispositif a semi-conducteur
US20220388117A1 (en) Polishing pad surface cooling by compressed gas
US11986921B2 (en) Chemical mechanical polishing apparatus, chemical mechanical polishing method and method for fabricating semiconductor device
JP2008227413A (ja) Cmp方法
KR100417644B1 (ko) 화학적 기계적 연마 장비 보존 방법
JP2007194480A (ja) 半導体装置の製造方法
KR20050002307A (ko) 화학적 기계적 연마 장치 및 이를 이용한 연마 방법
KR19990059172A (ko) 반도체장치의 산화막 평탄화방법
JP2000042903A (ja) ラップ加工方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination