KR20010003464A - method of forming capacitor of semiconductor device - Google Patents

method of forming capacitor of semiconductor device Download PDF

Info

Publication number
KR20010003464A
KR20010003464A KR1019990023761A KR19990023761A KR20010003464A KR 20010003464 A KR20010003464 A KR 20010003464A KR 1019990023761 A KR1019990023761 A KR 1019990023761A KR 19990023761 A KR19990023761 A KR 19990023761A KR 20010003464 A KR20010003464 A KR 20010003464A
Authority
KR
South Korea
Prior art keywords
polysilicon
photoresist
layer
contact hole
film
Prior art date
Application number
KR1019990023761A
Other languages
Korean (ko)
Other versions
KR100557921B1 (en
Inventor
서재욱
박영수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023761A priority Critical patent/KR100557921B1/en
Publication of KR20010003464A publication Critical patent/KR20010003464A/en
Application granted granted Critical
Publication of KR100557921B1 publication Critical patent/KR100557921B1/en

Links

Classifications

    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C3/00—Brassieres
    • A41C3/12—Component parts
    • A41C3/14—Stiffening or bust-forming inserts
    • A41C3/144—Pads
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B2400/00—Functions or special features of shirts, underwear, baby linen or handkerchiefs not provided for in other groups of this subclass
    • A41B2400/38—Shaping the contour of the body or adjusting the figure

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to prevent the collapsed second polysilicon layer from being short-circuited with the other adjacent second polysilicon layer, by reducing an inner space of a cylindrical structure by the third polysilicon layer of a cylindrical shape. CONSTITUTION: After an interlayer dielectric(1) is evaporated on a semiconductor substrate, the interlayer dielectric is etched to form a contact hole. The contact hole is filled with the first polysilicon layer(2). After a core oxidation layer(3) is deposited on the interlayer dielectric, a cylindrical type core oxidation layer is formed by an etching process using a photoresist pattern. The second polysilicon layer(5) and a metastable polysilicon(MPS) layer(6) are sequentially evaporated on an inner wall of the cylindrical type core oxidation layer. An inside of the cylindrical structure is filled with photoresist, and the photoresist is etched to form a contact hole located in the center of the cylindrical structure. The contact hole is filled with the third photosilicon layer. A predetermined thickness of the surface of the resultant structure is eliminated by a chemical mechanical polishing(CMP) method to expose the surfaces of the second and third polysilicon layers and MPS layer. The photoresist in the cylindrical structure is eliminated.

Description

반도체 소자의 캐패시터 형성 방법{method of forming capacitor of semiconductor device}Method of forming capacitor of semiconductor device

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로서, 보다 구체적으로는 실린더 구조의 붕괴가 억제되는 캐패시터를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor in which collapse of a cylinder structure is suppressed.

최근 반도체 제조 기술의 발달과 더불어 메모리 소자의 수요가 급증함에 따라 좁은 면적에 높은 캐패시턴스를 요구하게 되었다.Recently, with the development of semiconductor manufacturing technology, the demand for memory devices has increased so that high capacitance is required in a small area.

캐패시터의 정전용량(capacitance)은 유전체의 유전율과 면적에 비례하고, 두께에 반비례한다. 그런데, 소자가 고집적화되어 감에 따라, 캐패시터 용량을 극대화하기 위한 방법으로는, 전극간의 유전체를 고유전율을 갖는 절연체를 이용하거나, 전극의 면적을 확대시키는 방법 또는 유전체의 두께를 줄이는 방법 등이 제안되었다. 이에 반도체 메모리 소자의 고집적화에 대한 고용량을 제공하기 위하여, 기존에는 유전체로서 SiO2/Si3N4또는 Ta2O5등이 이용되고, 전극 면적을 확장시키는 방법으로는 스토리지 전극을 실린더 구조로 형성하였다.The capacitance of the capacitor is proportional to the dielectric constant and area of the dielectric and inversely proportional to the thickness. However, as the device becomes more integrated, a method for maximizing the capacitor capacity is proposed by using an insulator having a high dielectric constant for the dielectric between the electrodes, a method of enlarging the electrode area, or reducing the thickness of the dielectric. It became. In order to provide high capacity for high integration of semiconductor memory devices, conventionally, SiO 2 / Si 3 N 4 or Ta 2 O 5 is used as a dielectric, and the storage electrode is formed in a cylindrical structure as a method of expanding the electrode area. It was.

종래의 실린더형 캐패시터를 제조하는 방법을 도 1 내지 도 7을 참조로 하여 설명한다. 먼저, 도 1을 참조로, 반도체 기판 전면에 층간 절연막(1)을 형성하고, 층간 절연막(1)을 식각하여 캐패시터용 콘택홀을 형성한다. 그런 다음, 층간절연막 상에 제 1 폴리실리콘막(2)을 증착하여 콘택홀을 제 1 폴리실리콘(2)으로 매립한다. 이어서, 코어 산화막(3)을 제 1 폴리실리콘(2)상에 증착한다.A method of manufacturing a conventional cylindrical capacitor will be described with reference to FIGS. 1 to 7. First, referring to FIG. 1, an interlayer insulating film 1 is formed on an entire surface of a semiconductor substrate, and the interlayer insulating film 1 is etched to form a contact hole for a capacitor. Then, the first polysilicon film 2 is deposited on the interlayer insulating film to fill the contact hole with the first polysilicon 2. Subsequently, a core oxide film 3 is deposited on the first polysilicon 2.

그런 다음, 도 2와 같이, 환상 구조의 포토레지스트 패턴(4)을 식각 마스크로 하여 코어 산화막(3)을 식각하므로써, 실린더 구조의 코어 산화막(3)을 형성한다. 그리고 나서, 도 3에 도시된 바와 같이, 코어 산화막(3)의 내벽에 제 2 폴리실리콘막(5)을 증착한다. 캐패시터의 표면적을 증가시키기 위해, 도 4와 같이, 울퉁불퉁한 구조를 갖는 준안정성 폴리실리콘(6:Metastable Poly Silicon, 이하 MPS라 영문표기함)을 제 2 폴리실리콘막(5)의 내벽에 증착한다.Then, as shown in FIG. 2, the core oxide film 3 is etched by using the ring-shaped photoresist pattern 4 as an etching mask, thereby forming the core oxide film 3 having a cylindrical structure. Then, as shown in FIG. 3, the second polysilicon film 5 is deposited on the inner wall of the core oxide film 3. In order to increase the surface area of the capacitor, as shown in FIG. 4, a metastable polysilicon (hereinafter referred to as MPS) having an uneven structure is deposited on the inner wall of the second polysilicon film 5. .

이어서, 도 5에 도시된 바와 같이, 전체 결과물상에 포토레지스트(7)을 도포하여, 실린더 구조 내부를 포토레지스트(7)로 매립한다. 그런 다음, 도 6에 도시된 점선을 따라 화학기계적 연마법으로 전체 결과물을 연마하면, 포토레지스트(7)의 일정 두께가 제거됨과 동시에 코어 산화막(3)도 일정 두께가 제거되므로써, 제 2 폴리실리콘(5)과 MPS(6) 상단이 노출된다. 마지막으로, 도 7과 같이, 실린더 구조 내부에 있는 포토레지스트(7)를 제거하면, 실린더 구조이면서 울퉁불퉁한 표면을 갖는 캐패시터가 완성된다.Subsequently, as shown in FIG. 5, the photoresist 7 is applied on the entire resultant, and the inside of the cylinder structure is embedded with the photoresist 7. Then, when the entire result is polished by chemical mechanical polishing along the dotted line shown in FIG. 6, the thickness of the photoresist 7 is removed and the core oxide film 3 is also removed. 5 and the top of the MPS 6 are exposed. Finally, as shown in Fig. 7, the photoresist 7 inside the cylinder structure is removed, thereby completing a capacitor having a cylindrical structure and an uneven surface.

그런데, 종래에는 캐패시터의 표면적을 증가시키기 위해 제 2 폴리실리콘막(5)의 높이와 직경을 증가시켰는데, 이 높이와 직경이 너무 높고 길어서, 도 8와 같이 제 2 폴리실리콘막(5)이 붕괴된다. 붕괴된 제 2 폴리실리콘막(5)은 인접배치된 다른 제 2 폴리실리콘막과 연결되어 쇼트를 유발시키는 브릿지로 작용하는 문제점이 있었다.However, in the related art, the height and diameter of the second polysilicon film 5 have been increased in order to increase the surface area of the capacitor. However, since the height and diameter are too high and long, as shown in FIG. To collapse. The collapsed second polysilicon film 5 has a problem of acting as a bridge which is connected to another second polysilicon film disposed adjacently and causes a short.

또한, 실린더 구조의 제 2 폴리실리콘막(5)의 표면적을 증가시키기 위해서는, 실린더 구조를 한정하는 코어 산화막(3)을 두껍게 증착해야 하는 문제점이 있다. 그리고, 코어 산화막(3) 패터닝시, 코어 산화막(3)의 식각 방지를 위해 포토레지스트(4)를 두껍게 도포해야만 하는 문제점도 있다.In addition, in order to increase the surface area of the second polysilicon film 5 in the cylinder structure, there is a problem in that the core oxide film 3 defining the cylinder structure must be thickly deposited. In addition, when the core oxide film 3 is patterned, there is a problem in that the photoresist 4 must be thickly applied to prevent etching of the core oxide film 3.

본 발명은 상기된 종래의 캐패시터 형성 방법이 안고 있는 제반 문제점을 해소하기 위해 안출된 것으로서, 캐패시터의 정전용량을 감소시키지 않으면서 제 2 폴리실리콘막의 높이와 직경을 최대한 줄여, 제 2 폴리실리콘막의 붕괴를 억제시킬 수 있는 반도체 소자의 캐패시터 형성 방법을 제공하는데 목적이 있다.The present invention has been made to solve all the problems of the conventional capacitor formation method described above, the maximum reduction in the height and diameter of the second polysilicon film without reducing the capacitance of the capacitor, collapse of the second polysilicon film It is an object of the present invention to provide a method for forming a capacitor of a semiconductor device capable of suppressing the problem.

본 발명은 다른 목적은 코어 산화막과 포토레지스트를 두껍게 형성하지 않도록 하는데 있다.Another object of the present invention is not to form a thick core oxide film and photoresist.

도 1 내지 도 8은 종래의 캐패시터 형성 방법을 순차적으로 나타낸 단면도.1 to 8 are cross-sectional views sequentially showing a conventional capacitor forming method.

도 9 내지 도 12는 본 발명에 따른 캐패시터 형성 방법을 순차적으로 나타낸 단면도.9 to 12 are cross-sectional views sequentially showing a capacitor forming method according to the present invention.

- 도면의 주요 부분에 대한 부호의 설명 -Description of symbols for the main parts of the drawings

1 ; 층간 절연막 2 ; 제 1 폴리실리콘막One ; Interlayer insulating film 2; First polysilicon film

3 ; 코어 산화막 5 ; 제 2 폴리실리콘막3; Core oxide film 5; Second polysilicon film

6 ; MPS 7 ; 포토레지스트6; MPS 7; Photoresist

8 ; 콘택홀 9 ; 제 3 폴리실리콘막8 ; Contact holes 9; Third polysilicon film

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 캐패시터 형성 방법은 다음과 같다.In order to achieve the above object, a method of forming a capacitor according to the present invention is as follows.

반도체 기판상에 층간 절연막을 증착한 후, 층간 절연막을 식각하여 콘택홀을 형성한다. 코어 산화막을 층간 절연막상에 증착한 후, 환상 구조의 포토레지스트 패턴을 식각 마스크로 하여 코어 산화막을 식각한 후 포토레지스트 패턴을 제거하면, 실린더 구조로 코어 산화막이 형성된다. 제 2 폴리실리콘막을 실린더 구조의 코어 산화막 내벽에 증착하고, 준안정성 폴리실리콘막을 제 2 폴리실리콘막 내벽에 증착한다. 그런 다음, 포토레지스트를 전체 결과물상에 도포하여, 제 2 폴리실리콘막의 실린더 구조 내부를 포토레지스트로 매립한다. 이어서, 실린더 구조의 중앙에 위치하는 포토레지스트를 식각하여 콘택홀을 형성한다. 전체 결과물상에 제 3 폴리실리콘막을 증착하여, 콘택홀을 제 3 폴리실리콘막으로 매립한다. 전체 결과물 표면을 화학기계적 연마법으로 연마하여, 제 2 폴리실리콘막과 준안정성 폴리실리콘막 및 제 3 폴리실리콘막의 표면을 노출시킨다. 마지막으로, 포토레지스트를 제거하면, 정중앙에 원기둥 형상의 제 3 폴리실리콘막이 배치된 실린더 구조의 캐패시터가 완성된다.After the interlayer insulating film is deposited on the semiconductor substrate, the interlayer insulating film is etched to form contact holes. After the core oxide film is deposited on the interlayer insulating film, the core oxide film is etched using the cyclic photoresist pattern as an etch mask, and then the photoresist pattern is removed, thereby forming the core oxide film in a cylindrical structure. The second polysilicon film is deposited on the inner wall of the core oxide film of the cylinder structure, and the metastable polysilicon film is deposited on the inner wall of the second polysilicon film. Then, the photoresist is applied onto the entire resultant, and the inside of the cylinder structure of the second polysilicon film is embedded with the photoresist. Next, the photoresist located in the center of the cylinder structure is etched to form a contact hole. A third polysilicon film is deposited on the entire resultant, and the contact holes are filled with the third polysilicon film. The entire resultant surface is ground by chemical mechanical polishing to expose the surfaces of the second polysilicon film, the metastable polysilicon film, and the third polysilicon film. Finally, when the photoresist is removed, a cylindrical capacitor having a cylindrical third polysilicon film disposed at the center is completed.

상기된 본 발명의 구성에 의하면, 실린더 구조의 중앙에 원기둥 형상의 제 3 폴리실리콘막이 배치되므로써, 캐패시터의 표면적은 감소되지 않으면서 그의 높이와 직경을 줄어들게 되므로, 제 2 폴리실리콘막의 붕괴가 억제된다. 또한, 제 3 폴리실리콘막에 의해 캐패시터의 정전용량이 보조되므로, 실린더 구조를 한정하는 코어 산화막을 높게 형성할 필요가 없고, 또한 코어 산화막 패터닝을 위한 포토레지스트를 두껍게 형성하지 않아도 된다.According to the above-described configuration of the present invention, since the cylindrical third polysilicon film is disposed at the center of the cylinder structure, the surface area of the capacitor is reduced without reducing the height and diameter thereof, so that the collapse of the second polysilicon film is suppressed. . In addition, since the capacitance of the capacitor is assisted by the third polysilicon film, it is not necessary to form a high core oxide film defining the cylinder structure, and it is not necessary to form a thick photoresist for core oxide film patterning.

이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described based on the accompanying drawings.

도 9 내지 도 12는 본 발명에 따른 캐패시터 형성 방법을 순차적으로 나타낸 단면도이다.9 to 12 are cross-sectional views sequentially showing a capacitor forming method according to the present invention.

먼저, 종래 기술로 제시된 도 1 내지 도 5까지의 공정은 본 발명과 동일하다. 즉, 도 1 내지 도 5를 참조로 하여, 반도체 기판상에 층간 절연막(1)을 증착한 후, 층간 절연막(1)을 식각하여 콘택홀을 형성한다. 그런 다음, 콘택홀을 제 1 폴리실리콘막(2)으로 매립한 후, 코어 산화막(3)을 층간 절연막(1)상에 증착한다. 여기서, 후술한 본 발명에 의하면, 코어 산화막(3)의 두께는 종래보다 5,000Å 정도 줄일 수가 있다.First, the processes of FIGS. 1 to 5 presented in the prior art are the same as in the present invention. That is, referring to FIGS. 1 to 5, after the interlayer insulating film 1 is deposited on the semiconductor substrate, the interlayer insulating film 1 is etched to form contact holes. Then, after filling the contact hole with the first polysilicon film 2, the core oxide film 3 is deposited on the interlayer insulating film 1. Here, according to the present invention described later, the thickness of the core oxide film 3 can be reduced by about 5,000 kPa compared with the prior art.

이어서, 포토레지트 패턴(4)을 식각 마스크로 하여 코어 산화막(3)을 식각하게 되면, 실린더 구조의 코어 산화막(3)이 형성된다. 포토레지스트 패턴(4)을 스트립하여 제거한다. 한편, 포토레지스트 패턴(4)의 두께 역시도 본 발명에 의하면 종래보다 1/3 정도 줄일 수가 있다.Subsequently, when the core oxide film 3 is etched using the photoresist pattern 4 as an etching mask, the core oxide film 3 having a cylindrical structure is formed. The photoresist pattern 4 is stripped and removed. On the other hand, the thickness of the photoresist pattern 4 can also be reduced by about one third according to the present invention.

그런 다음, 제 2 폴리실리콘막(5)과 MPS(6)를 실린더 구조의 코어 산화막(3)의 내벽에 증착한 후, 전체 결과물상에 포토레지스트(7)를 도포하여, 실린더 내부를 포토레지스트(7)로 매립하면, 도 5와 같은 구조가 된다.Then, the second polysilicon film 5 and the MPS 6 are deposited on the inner wall of the core oxide film 3 of the cylinder structure, and then the photoresist 7 is applied to the entire resultant, and the inside of the cylinder is photoresisted. If it fills in (7), it will become a structure like FIG.

이후 공정이 본 발명에서 제시되는 방법이다. 즉, 도 9에 도시된 바와 같이, 포토레지스트(7)를 식각하여, 실린더 구조의 정중앙에 위치하는 콘택홀(8)을 형성한다. 그런 다음, 포토레지스트(7)를 경화시킨 후, 도 10에 도시된 바와 같이, 제 3 폴리실리콘막(9)을 전체 결과물상에 증착하여, 콘택홀(8)을 제 3 폴리실리콘막(9)으로 매립한다. 따라서, 제 3 폴리실리콘막(9)은 콘택홀(8) 저면을 통해 노출된 MPS(6)에 콘택된다.The subsequent process is the method presented in the present invention. That is, as shown in FIG. 9, the photoresist 7 is etched to form a contact hole 8 located at the center of the cylinder structure. Then, after the photoresist 7 is cured, as shown in FIG. 10, the third polysilicon film 9 is deposited on the entire resultant, and the contact hole 8 is deposited on the third polysilicon film 9. Landfill Accordingly, the third polysilicon film 9 is in contact with the MPS 6 exposed through the bottom of the contact hole 8.

이어서, 화학기계적 연마법으로 전체 결과물 표면을 연마하여, 도 11에 도시된 점선까지 제거한다. 그러면, 제 2 및 제 3 폴리실리콘막(5,9)과 MPS(6)의 표면이 노출된다. 마지막으로, 실린더 구조의 내부에 있는 포토레지스트(7)를 습식 식각하여 제거하면, 도 12와 같은 실린더 구조이면서 정중앙에는 원기둥이 배치된 캐패시터가 완성된다.Subsequently, the entire resultant surface is polished by chemical mechanical polishing to remove the dotted lines shown in FIG. Then, the surfaces of the second and third polysilicon films 5, 9 and the MPS 6 are exposed. Finally, when the photoresist 7 inside the cylinder structure is wet-etched and removed, a capacitor having a cylinder structure at the center of the cylinder structure as shown in FIG. 12 is completed.

도 12에 도시된 캐패시터 구조를 보면, 실린더 구조의 정중앙에 원기둥 형상의 제 3 폴리실리콘막(9)이 배치되므로써, 실린더 구조의 내부 공간이 축소된다. 한편, 제 3 폴리실리콘막(9)의 면적만큼 캐패시터의 표면적이 증가하게 되므로, 상대적으로 제 2 폴리실리콘막(5)과 MPS(6)의 높이를 줄일 수가 있다. 그러므로, 제 2 폴리실리콘막(5)과 MPS(6)간의 간격이 너무 길고 높이가 높아서 붕괴되는 현상이 억제된다.Looking at the capacitor structure shown in Fig. 12, the inner space of the cylinder structure is reduced by arranging the cylindrical third polysilicon film 9 at the center of the cylinder structure. On the other hand, since the surface area of the capacitor is increased by the area of the third polysilicon film 9, the heights of the second polysilicon film 5 and the MPS 6 can be relatively reduced. Therefore, the phenomenon that the gap between the second polysilicon film 5 and the MPS 6 is too long and the height is high is collapsed.

이상에서 설명한 바와 같이 본 발명에 의하면, 원기둥 형상의 제 3 폴리실리콘막에 의해 실린더 구조의 내부 공간이 축소되므로써, 캐패시터의 정전용량을 증대시키기 위해 제 2 폴리실리콘막의 높이를 높게 형성하지 않아도 된다. 따라서, 제 2 폴리실리콘막이 붕괴되어, 인접 배치된 다른 제 2 폴리실리콘막과 쇼트되는 사태가 방지된다.As described above, according to the present invention, since the inner space of the cylinder structure is reduced by the cylindrical third polysilicon film, the height of the second polysilicon film does not have to be made high to increase the capacitance of the capacitor. Therefore, the situation where the second polysilicon film is collapsed and shorted with other second polysilicon films disposed adjacent to each other is prevented.

또한, 제 3 폴리실리콘막에 의해 캐패시터의 정전용량이 보조되므로, 실린더 구조를 한정하는 코어 산화막의 두께를 두껍게 형성하지 않아도 된다. 아울러, 코어 산화막 식각시, 실린더 구조의 코어 산화막 식각 방지를 위해 포토레지스트를 두껍게 형성하지 않아도 된다.In addition, since the capacitance of the capacitor is assisted by the third polysilicon film, it is not necessary to form a thick thickness of the core oxide film that defines the cylinder structure. In addition, when the core oxide layer is etched, it is not necessary to form a thick photoresist to prevent the core oxide layer from being etched.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the above-described embodiments, and the present invention is not limited to the above-described claims, and the present invention is not limited to the scope of the present invention. Anyone with knowledge will be able to make various changes.

Claims (1)

반도체 기판상에 층간 절연막을 증착한 후, 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계;Depositing an interlayer insulating film on a semiconductor substrate, and then forming a contact hole by etching the interlayer insulating film; 상기 콘택홀을 제 1 폴리실리콘으로 매립하는 단계;Filling the contact hole with first polysilicon; 상기 층간 절연막상에 코어 산화막을 증착한 후, 포토레지스트 패턴을 이용한 식각 공정으로 실린더 구조의 코어 산화막을 형성하는 단계;Depositing a core oxide film on the interlayer insulating film, and forming a core oxide film having a cylindrical structure by an etching process using a photoresist pattern; 상기 실린더 구조의 코어 산화막 내벽에 제 2 폴리실리콘막과 준안정성 폴리실리콘막을 순차적으로 증착하는 단계;Sequentially depositing a second polysilicon film and a metastable polysilicon film on an inner wall of the core oxide film of the cylinder structure; 상기 실린더 구조 내부를 포토레지스트로 매립한 후, 상기 포토레지스트를 식각하여 실린더 구조 중앙에 위치하는 콘택홀을 형성하는 단계;Filling the inside of the cylinder structure with photoresist, and etching the photoresist to form a contact hole located at the center of the cylinder structure; 상기 콘택홀을 제 3 폴리실리콘막으로 매립하는 단계;Filling the contact hole with a third polysilicon film; 상기 전체 결과물 표면을 화학기계적 연마법으로 일정 두께만큼 제거하여, 상기 제 2 및 제 3 폴리실리콘막과 준안정성 폴리실리콘막의 표면을 노출시키는 단계; 및Removing the entire resultant surface to a predetermined thickness by chemical mechanical polishing to expose the surfaces of the second and third polysilicon layers and the metastable polysilicon layer; And 상기 실린더 구조의 내부에 있는 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.And removing the photoresist within the cylinder structure.
KR1019990023761A 1999-06-23 1999-06-23 method of forming capacitor of semiconductor device KR100557921B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023761A KR100557921B1 (en) 1999-06-23 1999-06-23 method of forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023761A KR100557921B1 (en) 1999-06-23 1999-06-23 method of forming capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR20010003464A true KR20010003464A (en) 2001-01-15
KR100557921B1 KR100557921B1 (en) 2006-03-10

Family

ID=19594628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023761A KR100557921B1 (en) 1999-06-23 1999-06-23 method of forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100557921B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622756B1 (en) * 2002-12-30 2006-09-13 주식회사 하이닉스반도체 Method for fabricating capacitor of semiconductor device
US7413950B2 (en) 2004-01-12 2008-08-19 Samsung Electronics Co., Ltd. Methods of forming capacitors having storage electrodes including cylindrical conductive patterns

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151008B1 (en) * 1994-11-23 1998-10-01 김광호 Method for manufacturing semiconductor device with the ladder shaped capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622756B1 (en) * 2002-12-30 2006-09-13 주식회사 하이닉스반도체 Method for fabricating capacitor of semiconductor device
US7413950B2 (en) 2004-01-12 2008-08-19 Samsung Electronics Co., Ltd. Methods of forming capacitors having storage electrodes including cylindrical conductive patterns

Also Published As

Publication number Publication date
KR100557921B1 (en) 2006-03-10

Similar Documents

Publication Publication Date Title
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100438782B1 (en) Fabrication method of cylinder type capacitor in semiconductor device
KR100338958B1 (en) Method for forming a capacitor of a semiconductor device
KR100557921B1 (en) method of forming capacitor of semiconductor device
KR20080088987A (en) Planarization method of dielectric layer in semiconductor device
KR20010004932A (en) method of forming cylindrical capacitor of semiconductor device
KR100346450B1 (en) A method for forming a capacitor of a semiconductor device
KR100412146B1 (en) Manufacturing method of semiconductor device
KR20040060081A (en) Capacitor and method for fabrication of the same
KR100398580B1 (en) method for manufacturing of semiconductor memory device
KR0159020B1 (en) Forming method for storage electrode of semiconductor device
KR100388472B1 (en) Method for fabricating semiconductor device
KR20060000485A (en) Method for forming storage node electrode of semiconductor capacitor
KR100498605B1 (en) A method for forming inner cylinder capacitor in semiconductor device
KR100422352B1 (en) Method for forming capacitor of semiconductor device
KR20040052326A (en) Method of manufacturing capacitor for semiconductor device
KR100207457B1 (en) Capacitor fabrication method of semiconductor memory
KR20010058141A (en) Method for forming capacitor of semiconductor device
KR100866127B1 (en) Method for forming capacitor of semiconductor device
KR0166029B1 (en) Capacitor fabrication method of semiconductor device
KR20030024211A (en) Fabrication method of cylinder type capacitor in semiconductor memory device
KR100399945B1 (en) A method for forming cylinder type capacitor in semiconductor device
KR20040096267A (en) Method for forming of capacitor
KR20050100107A (en) Method for fabricating a cylinder type capacitor in a semiconductor memory device
KR20040055484A (en) Method for forming cylindric capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee