KR20010002704A - Ball grid array package and manufacturing method thereof - Google Patents
Ball grid array package and manufacturing method thereof Download PDFInfo
- Publication number
- KR20010002704A KR20010002704A KR1019990022632A KR19990022632A KR20010002704A KR 20010002704 A KR20010002704 A KR 20010002704A KR 1019990022632 A KR1019990022632 A KR 1019990022632A KR 19990022632 A KR19990022632 A KR 19990022632A KR 20010002704 A KR20010002704 A KR 20010002704A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- substrate
- semiconductor chip
- circuit board
- printed circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 인쇄 회로 기판 상에 스터드 범프(stud bump)에 의해 플립 칩 본딩되어 있는 반도체 칩을 갖는 볼 그리드 어레이 패키지(Ball Grid Array Package; 이하 'BGA 패키지'라 한다)와 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package, and more particularly to a ball grid array package having a semiconductor chip flip chip bonded by stud bumps on a printed circuit board. And the manufacturing method thereof.
오늘날 패키지는 소형화, 고밀도화되고 있으며, 반도체 칩의 성능 향상과 함께 패키지의 형태도 다양하게 변화되고 있다. 특히, BGA 패키지는 쿼드 플랫 패키지(Quad Flat Package;QFP)에 비해 전기적 특성이 우수하고 다핀화에도 쉽게 대응이 가능하다는 이점이 있어서 현재 널리 응용되고 있다. 한편, BGA 패키지에서 반도체 칩이 인쇄 회로 기판(Printed Circuit Board; PCB)에 실장될 때 상호 접속 방법으로 와이어 본딩(wire bonding) 방법과, 플립 칩 본딩(Flip Chip Bonding) 방법 등이 사용되고 있다. 특히, 플립 칩 본딩 방법은 반도체 칩과 인쇄 회로 기판 사이의 전기적 특성을 향상시킬 수 있는 방법으로 고속 반도체 소자에 더욱 유리한 것으로 알려져 있다. 플립 칩 본딩을 적용한 BGA 패키지의 경우에 적용되는 반도체 칩은 주로 고속 에스램(SRAM; Static Random Access Memory)으로 현재는 4메가비트(Mbit) 메모리 용량이 주류를 이루고 있다. 하지만, 앞으로는 16메가비트 이상의 메모리 용량이 예상이 되고 이 경우 반도체 칩의 크기가 크게 증가할 것으로 기대된다. 플립 칩 본딩을 적용한 BGA 패키지의 소개하기로 한다.Today's packages are becoming smaller and denser, and the shape of the package is changing with the improvement of the performance of semiconductor chips. In particular, the BGA package is widely used because of its superior electrical characteristics and easy response to multi-pinning, compared to a quad flat package (QFP). Meanwhile, when a semiconductor chip is mounted on a printed circuit board (PCB) in a BGA package, a wire bonding method, a flip chip bonding method, or the like is used as an interconnection method. In particular, the flip chip bonding method is known to be more advantageous for high-speed semiconductor devices as a method capable of improving electrical characteristics between the semiconductor chip and the printed circuit board. In the case of BGA packages using flip chip bonding, the semiconductor chip is mainly a high-speed static random access memory (SRAM), and currently, 4 Mbit memory capacity is mainstream. However, in the future, memory capacity of 16 megabits or more is expected, and in this case, the size of the semiconductor chip is expected to increase significantly. We will introduce a BGA package using flip chip bonding.
도 1은 종래 기술에 따른 플립 칩 본딩된 반도체 칩을 갖는 BGA 패키지를 나타내는 단면도이다.1 is a cross-sectional view illustrating a BGA package having a flip chip bonded semiconductor chip according to the prior art.
도 1에 도시된 BGA 패키지(100)는 스터드 범프(stud bump; 114)를 이용한 플립 칩 본딩된 BGA 패키지(100)로서, 스터드 범프(114)에 의해 반도체 칩(111)이 인쇄 회로 기판(120)의 상면에 실장되어 상호 접속이 이루어지는 구조이다.The BGA package 100 shown in FIG. 1 is a flip chip bonded BGA package 100 using a stud bump 114, and the semiconductor chip 111 is connected to the printed circuit board 120 by the stud bump 114. It is a structure that is mounted on the upper surface of) and interconnects.
여기서, 반도체 칩(111)은 집적회로가 형성되어 있는 활성면에 복수의 전극 패드(112)가 형성되어 있는 것으로서, 전극 패드(112)에는 인쇄 회로 기판(120)에 플립 칩 본딩될 수 있도록 소정의 높이로 스터드 범프(114)가 형성되어 있다. 그리고, 인쇄 회로 기판(120)은 반도체 칩(111)과의 전기적인 연결을 위한 기판 패드(123)가 기판 몸체(121)의 상면에 형성되어 있고, 외부 실장 수단과의 접합을 위한 솔더 볼(130)이 부착되는 접합 패드(127)가 기판 몸체(121)의 하면에 형성되어 있다. 그리고, 소정의 전기적인 회로를 구성하는 배선 패턴(125)이 형성되어 있으며, 이 배선 패턴(125)에 의해 인쇄 회로 기판(120)의 기판 패드(123)와 접합 패드(127)가 전기적으로 연결된다.Here, the semiconductor chip 111 has a plurality of electrode pads 112 formed on an active surface on which an integrated circuit is formed, and the electrode pads 112 may be flip chip bonded to the printed circuit board 120. The stud bump 114 is formed in the height of. In addition, the printed circuit board 120 has a substrate pad 123 for electrical connection with the semiconductor chip 111 formed on the upper surface of the substrate body 121, and solder balls for bonding to an external mounting means ( A bonding pad 127 to which 130 is attached is formed on the bottom surface of the substrate body 121. In addition, a wiring pattern 125 constituting a predetermined electrical circuit is formed, and the substrate pad 123 and the bonding pad 127 of the printed circuit board 120 are electrically connected by the wiring pattern 125. do.
이 BGA 패키지(100)는 반도체 칩(111)의 스터드 범프(114)가 솔더(140)에 의하여 인쇄 회로 기판(120)의 기판 패드(123)와 접합되어 칩 실장과 전기적인 연결을 이루고 있다. 기판 패드(123)는 인쇄 회로 기판(120)에 형성된 배선 패턴(125)을 거쳐 접합 패드(127)에 부착된 솔더 볼(130)과 전기적으로 연결된다. 인쇄 회로 기판(120)과 반도체 칩(111) 사이의 공간이 전기적으로 접속된 부분의 보호를 위하여 성형 수지(150)로 봉지되어 있다.In the BGA package 100, the stud bumps 114 of the semiconductor chip 111 are bonded to the board pads 123 of the printed circuit board 120 by solder 140 to form an electrical connection with the chip mounting. The substrate pad 123 is electrically connected to the solder ball 130 attached to the bonding pad 127 through the wiring pattern 125 formed on the printed circuit board 120. The space between the printed circuit board 120 and the semiconductor chip 111 is sealed with the molding resin 150 to protect the electrically connected portions.
이와 같은 종래의 BGA 패키지는 플립 칩 본딩을 위하여 인쇄 회로 기판의 기판 패드 부분에 코팅(coating)된 솔더의 두께와 스터드 범프의 높이가 균일하지 못하면 솔더 접합을 위한 분위기 온도가 인가될 때 각각의 접합 부위에서 접합력에 차이를 보이는 등 솔더 접합 신뢰도(solder joint reliability)가 좋지 못하며, 각 구성 요소들의 열팽창 계수 차이에 의한 열적 불균형으로 특정 접합 부위에 크랙(crack)이 발생되는 등 패키지 신뢰도가 좋지 않다.Such a conventional BGA package has a non-uniform thickness of the solder coated on the substrate pad portion of the printed circuit board and a stud bump height for flip chip bonding. Solder joint reliability is not good, such as the difference in bonding force at the site, and the package reliability is not good, such as cracks in specific joints due to thermal imbalance due to the difference in thermal expansion coefficient of each component.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 각각의 기판 패드와 그에 대응되는 스터드 범프들이 모두 일정한 간격을 유지하도록 하여 솔더 접합에 대한 신뢰도를 향상시킬 수 있는 BGA 패키지와 그 제조 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a BGA package and a method of manufacturing the same, which can improve the reliability of solder joints by maintaining a constant distance between each substrate pad and its corresponding stud bumps to solve the above problems. There is.
도 1은 종래 기술에 따른 플립 칩 본딩된 반도체 칩을 갖는 볼 그리드 어레이 패키지를 나타낸 단면도.1 is a cross-sectional view of a ball grid array package having a flip chip bonded semiconductor chip according to the prior art.
도 2는 본 발명에 따른 볼 그리드 어레이 패키지 제조 공정에서 플립 칩 본딩되기 전의 상태를 나타낸 단면도.Figure 2 is a cross-sectional view showing a state before flip chip bonding in the ball grid array package manufacturing process according to the present invention.
도 3은 본 발명에 따른 플립 칩 본딩된 반도체 칩을 갖는 볼 그리드 어레이 패키지를 나타낸 단면도.3 is a cross-sectional view of a ball grid array package having flip chip bonded semiconductor chips in accordance with the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10,100: 볼 그리드 어레이 패키지 11,111: 반도체 칩10,100: ball grid array package 11,111: semiconductor chip
12,112: 전극 패드 13,113: 보호막12,112: electrode pad 13,113: protective film
14,114: 스터드 범프 20,120: 인쇄 회로 기판14,114 stud bump 20,120 printed circuit board
21,121: 기판 몸체 23,123: 기판 패드21,121: substrate body 23,123: substrate pad
25,125: 배선 패턴 27,127: 접합 패드25,125: wiring pattern 27,127: bonding pads
29: 포토 솔더 레지스트(PSR: Photo Solder Resist)29: Photo Solder Resist (PSR)
30,130: 솔더 볼 40: 솔더30,130: solder ball 40: solder
45: 접착 테이프 50,150: 성형 수지45: adhesive tape 50, 150: molding resin
이와 같은 목적을 달성하기 위한 본 발명에 따른 BGA 패키지는 기판 몸체의 일면으로부터 소정의 깊이로 단차를 갖도록 기판 패드가 형성되어 있고, 그에 대응되는 반대면에 접합 패드가 형성되어 있으며, 기판 패드와 접합 패드를 전기적으로 연결하는 배선 패턴이 형성되어 있는 인쇄 회로 기판과; 활성면에 형성된 복수의 전극 패드의 상부에 스터드 범프가 형성되어 있는 반도체 칩;을 포함하며, 반도체 칩과 인쇄 회로 기판의 사이에 접착 수단이 개재되어 반도체 칩의 스터드 범프와 기판 패드가 동일한 간격으로 이격되어 있고, 스터드 범프와 기판 패드가 솔더에 의해 접합되어 있으며, 인쇄 회로 기판의 기판 패드와 반도체 칩의 스터드 범프의 접합 부분이 성형 수지로 봉지되어 있는 것을 특징으로 한다.The BGA package according to the present invention for achieving the above object is formed with a substrate pad so as to have a step to a predetermined depth from one surface of the substrate body, a bonding pad is formed on the opposite surface corresponding thereto, and bonded to the substrate pad A printed circuit board on which a wiring pattern for electrically connecting the pads is formed; And a semiconductor chip having a stud bump formed on an upper portion of the electrode pads formed on the active surface, wherein an adhesive means is interposed between the semiconductor chip and the printed circuit board so that the stud bump and the substrate pad of the semiconductor chip are spaced at the same interval. It is spaced apart, the stud bump and the board pad are joined by solder, and the joining part of the board pad of a printed circuit board and the stud bump of a semiconductor chip is sealed with molding resin, It is characterized by the above-mentioned.
또한, 본 발명에 따른 BGA 패키지 제조 방법은, ⒜ 기판 몸체의 일면에서 소정의 깊이로 단차를 갖도록 형성된 기판 패드, 그에 대응되는 반대면에 형성된 접합 패드, 기판 패드와 접합 패드를 전기적으로 연결하는 배선 패턴, 및 기판 패드의 상부에 형성된 솔더층을 갖는 인쇄 회로 기판을 준비하는 단계; ⒝ 인쇄 회로 기판에 접착 수단을 개재하여 활성면에 형성된 복수의 전극 패드 상부의 각각의 스터드 범프와 그에 대응되는 기판 패드가 동일한 간격을 이루도록 반도체 칩을 부착하는 단계; ⒞ 소정의 분위기 온도를 인가하여 솔더층을 용융하여 반도체 칩의 스터드 범프와 기판 패드를 접합시키는 단계; 및 ⒟ 반도체 칩의 전극 패드와 기판 패드의 접합 부위를 성형 수지로 봉지시키는 단계;를 포함하는 것을 특징으로 한다.In addition, the BGA package manufacturing method according to the present invention, ⒜ a substrate pad formed to have a step at a predetermined depth on one surface of the substrate body, a bonding pad formed on the opposite surface corresponding thereto, wiring for electrically connecting the substrate pad and the bonding pad Preparing a printed circuit board having a pattern and a solder layer formed on top of the substrate pad; (B) attaching a semiconductor chip such that each stud bump formed on the active surface of the plurality of electrode pads on the printed circuit board and the substrate pad corresponding thereto are equally spaced through the bonding means; (B) melting the solder layer by applying a predetermined ambient temperature to bond the stud bumps of the semiconductor chip with the substrate pad; And (b) sealing a junction between the electrode pad of the semiconductor chip and the substrate pad with a molding resin.
이하 첨부 도면을 참조하여 본 발명에 따른 BGA 패키지와 그 제조 방법의 실시예를 살펴보기로 한다.Hereinafter, an embodiment of a BGA package and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 BGA 패키지 제조 공정에서 플립 칩 본딩되기 전의 상태를 나타낸 단면도이고, 도 3은 본 발명에 따른 플립 칩 본딩된 반도체 칩을 갖는 BGA 패키지를 나타낸 단면도이다.2 is a cross-sectional view showing a state before flip chip bonding in a BGA package manufacturing process according to the present invention, Figure 3 is a cross-sectional view showing a BGA package having a flip chip bonded semiconductor chip according to the present invention.
본 발명의 실시예로서 도 3에 도시되어 있는 본 발명의 BGA 패키지(10)는 반도체 칩(11)과 인쇄 회로 기판(20)의 사이에 접착 테이프(45)를 개재하여 서로 부착되어 있고, 인쇄 회로 기판(20)의 상면에 반도체 칩(11)이 스터드 범프(14)에 의해 플립 칩 본딩되어 있으며, 인쇄 회로 기판(20)의 하면에 솔더 볼(30)이 부착되어 있는 구조를 갖고 있다.As an embodiment of the present invention, the BGA package 10 of the present invention shown in FIG. 3 is attached to each other via an adhesive tape 45 between the semiconductor chip 11 and the printed circuit board 20, and is printed. The semiconductor chip 11 is flip-chip bonded by the stud bump 14 to the upper surface of the circuit board 20, and the solder ball 30 is attached to the lower surface of the printed circuit board 20. As shown in FIG.
반도체 칩(11)은 소정의 집적회로가 형성되어 있는 활성면이 보호막(13)으로 덮여 있고 활성면의 가장자리 둘레에 복수의 전극 패드(12)가 형성되어 있는 에지 패드형(edge pad type)으로서, 반도체 칩(11)의 각각의 전극 패드(12)에는 인쇄 회로 기판(20)에 플립 칩 본딩될 수 있도록 소정의 높이로 금(Au) 재질의 스터드 범프(14)가 형성되어 있다.The semiconductor chip 11 is an edge pad type in which an active surface on which a predetermined integrated circuit is formed is covered with a protective film 13 and a plurality of electrode pads 12 are formed around the edge of the active surface. In each electrode pad 12 of the semiconductor chip 11, a stud bump 14 made of gold (Au) is formed at a predetermined height to be flip chip bonded to the printed circuit board 20.
그리고, 인쇄 회로 기판(20)은 반도체 칩(11)과의 전기적인 연결을 위한 기판 패드(23)가 기판 몸체(21)의 상면에 형성되어 있고, 외부 실장 수단과의 접합을 위한 솔더 볼(30)이 부착되는 접합 패드(27)가 기판 몸체(21)의 하면에 형성되어 있으며, 소정의 전기적인 회로를 구성하도록 형성된 배선 패턴(25)에 의해 인쇄 회로 기판(20)의 기판 패드(23)와 접합 패드(27)가 전기적으로 연결되어 있다. 기판 몸체(21)의 상면은 포토 솔더 레지스트(PSR; Photo Solder Resist)층(29)으로 덮여져 보호되고 있다.In addition, the printed circuit board 20 has a substrate pad 23 formed on the upper surface of the substrate body 21 for electrical connection with the semiconductor chip 11, and a solder ball for bonding to an external mounting means ( A bonding pad 27 to which the 30 is attached is formed on the lower surface of the substrate body 21, and the substrate pad 23 of the printed circuit board 20 is formed by the wiring pattern 25 formed to constitute a predetermined electrical circuit. ) And the bonding pad 27 are electrically connected. The upper surface of the substrate body 21 is covered and protected by a photo solder resist (PSR) layer 29.
반도체 칩(11)의 활성면과 인쇄 회로 기판(20)의 사이에 개재된 접착제(45)에 의해 칩 실장이 이루어지고 기판 패드(25)와 스터드 범프(14)가 솔더(40)에 의해 접합되어 전기적인 연결을 이룬다. 일정한 두께를 갖는 접착 테이프(45)가 기판 패드(25)와 스터드 범프(14) 사이의 간격을 일정하게 유지한 상태에서 전기적인 연결이 이루어질 수 있다.Chip mounting is performed by an adhesive 45 interposed between the active surface of the semiconductor chip 11 and the printed circuit board 20, and the substrate pad 25 and the stud bumps 14 are bonded by the solder 40. Electrical connection. Electrical connection may be made while the adhesive tape 45 having a constant thickness maintains a constant gap between the substrate pad 25 and the stud bumps 14.
스터드 범프(14)로 접속된 반도체 칩(11)과 기판 몸체(21) 상부면 사이의 가장자리 부분에는 성형 수지(50)가 충전되어 스터드 범프(14)와 기판 패드(23)의 접합 부위를 물리적으로나 화학적인 외부환경으로부터 보호하여 반도체 칩(11)과 인쇄 회로 기판(20)과의 전기적 접속에 대한 신뢰성을 확보하고 있다.An edge portion between the semiconductor chip 11 connected to the stud bump 14 and the upper surface of the substrate body 21 is filled with a molding resin 50 to physically bond the junction between the stud bump 14 and the substrate pad 23. By protecting the semiconductor chip 11 from the chemical external environment, the reliability of the electrical connection between the semiconductor chip 11 and the printed circuit board 20 is ensured.
도 2와 도 3을 참조하여 본 발명에 따른 BGA 패키지의 제조 방법을 설명하기로 한다. 도 2를 참조하면, 먼저 기판 몸체(21)의 상면으로부터 소정의 깊이로 파여져 단차를 갖도록 기판 패드(23)가 형성된 인쇄 회로 기판(20)을 준비한다. 이때, 인쇄 회로 기판(20)은 배선 패턴(25)으로 기판 몸체(21)의 하면에 형성된 접합 패드(27)와 전기적으로 연결되어 있는 것이다. 그리고, 포토 솔더 레지스트층(29)으로부터 소정의 깊이로 요홈이 형성되고 그 요홈에 기판 패드(23)가 위치하며, 요홈의 내벽에 솔더가 도포되어 솔더층(31)이 형성되어 있는 것이다.A method of manufacturing a BGA package according to the present invention will be described with reference to FIGS. 2 and 3. Referring to FIG. 2, first, a printed circuit board 20 having a substrate pad 23 formed thereon to be stepped into a predetermined depth from an upper surface of the substrate body 21 is prepared. At this time, the printed circuit board 20 is electrically connected to the bonding pads 27 formed on the lower surface of the substrate body 21 by the wiring pattern 25. A groove is formed from the photo solder resist layer 29 to a predetermined depth, the substrate pad 23 is positioned in the groove, and solder is applied to the inner wall of the groove to form the solder layer 31.
다음에, 준비된 인쇄 회로 기판(20)에 일정한 두께를 갖는 접착 테이프(45)를 부착하고 반도체 칩(11)을 그 접착 테이프(45)의 상부에 부착하여 스터드 범프(14)와 기판 패드(23)가 일정한 간격을 유지하도록 한 상태에서 반도체 칩(11)을 인쇄 회로 기판(20)에 부착시킨다. 반도체 칩(11)의 부착이 완료되면 소정의 분위기 온도를 인가하여 솔도층(31)을 용융시키면 표면 장력에 의하여 스터드 범프(14)와 기판 패드(21)는 볼 형태가 되면서 반도체 칩(11)의 스터드 범프(14)와 기판 패드(21)를 접합시킨다. 그리고나서, 반도체 칩(11)의 전극 패드(12)와 기판 패드(23)의 접합 부위를 언더필(underfill) 방법으로 성형 수지로 봉지시킨다.Next, an adhesive tape 45 having a certain thickness is attached to the prepared printed circuit board 20, and the semiconductor chip 11 is attached to the upper portion of the adhesive tape 45 to stud bump 14 and the substrate pad 23. The semiconductor chip 11 is attached to the printed circuit board 20 in such a state that () is kept at a constant interval. When the attachment of the semiconductor chip 11 is completed, a predetermined ambient temperature is applied to melt the conductive layer 31, so that the stud bumps 14 and the substrate pad 21 are ball-shaped due to surface tension, and thus the semiconductor chip 11 is formed. The stud bump 14 and the substrate pad 21 are bonded. Then, the junction part of the electrode pad 12 of the semiconductor chip 11 and the board | substrate pad 23 is sealed with molding resin by the underfill method.
위의 실시예에서 살펴본 바와 같이 본 발명에 따른 BGA 패키지 구조와 제조 방법은 스터드 범프와 기판 패드가 모두 동일한 간격에서 접합이 이루어지도록 하는 것을 가능하게 한다.As described in the above embodiment, the BGA package structure and the manufacturing method according to the present invention enable both the stud bump and the substrate pad to be bonded at the same interval.
한편, 본 발명에 따른 BGA 패키지와 제조 방법은 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 변형 실시가 가능하다. 예를 들면, 스터드 범프와 기판 패드가 동일한 간격을 이루도록 사용되는 접착 수단으로 접착 테이프를 소개하고 있으나 접착제의 사용도 가능하다.On the other hand, the BGA package and the manufacturing method according to the present invention can be modified within the scope without departing from the technical spirit of the present invention. For example, although an adhesive tape is introduced as an adhesive means used so that the stud bumps and the substrate pads have the same distance, an adhesive may be used.
이상과 같은 본 발명에 따른 BGA 패키지와 그 제조 방법에 의하면, 솔더와 스터드 범프 간에 적절한 간격을 유지하도록 하여 솔더 접합에 대한 신뢰도를 향상시키며 이에 따라 BGA 패키지에 대한 신뢰도를 향상시킬 수 있는 효과가 있다.According to the BGA package and the manufacturing method according to the present invention as described above, it is possible to maintain the proper spacing between the solder and the stud bump to improve the reliability of the solder joint, thereby improving the reliability of the BGA package. .
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022632A KR20010002704A (en) | 1999-06-17 | 1999-06-17 | Ball grid array package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022632A KR20010002704A (en) | 1999-06-17 | 1999-06-17 | Ball grid array package and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010002704A true KR20010002704A (en) | 2001-01-15 |
Family
ID=19592943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990022632A KR20010002704A (en) | 1999-06-17 | 1999-06-17 | Ball grid array package and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010002704A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499865B1 (en) * | 2002-04-25 | 2005-07-07 | 한국과학기술원 | Electronic package using ultrasonic soldering and its packaging method |
| KR100709129B1 (en) * | 2001-05-07 | 2007-04-18 | 삼성전자주식회사 | Method for manufacturing flip chip package |
-
1999
- 1999-06-17 KR KR1019990022632A patent/KR20010002704A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709129B1 (en) * | 2001-05-07 | 2007-04-18 | 삼성전자주식회사 | Method for manufacturing flip chip package |
| KR100499865B1 (en) * | 2002-04-25 | 2005-07-07 | 한국과학기술원 | Electronic package using ultrasonic soldering and its packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| US7148560B2 (en) | IC chip package structure and underfill process | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US20030045029A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3584469B2 (en) | Film carrier tape and semiconductor device, their manufacturing method, and circuit board | |
| US20030051909A1 (en) | Ball grid array attaching means having improved reliability and method of manufacturing same | |
| JPH09129670A (en) | Contact high density type ball grid array package for flip chip | |
| KR100825784B1 (en) | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| US20050110128A1 (en) | Highly reliable stack type semiconductor package | |
| US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
| US20070090533A1 (en) | Closed loop thermally enhanced flip chip BGA | |
| KR20010002704A (en) | Ball grid array package and manufacturing method thereof | |
| KR970013144A (en) | Semiconductor device and manufacturing method thereof | |
| KR20030012994A (en) | Tape ball grid array semiconductor chip package having ball land pad which is isolated with adhesive and manufacturing method thereof and multi chip package | |
| KR100401018B1 (en) | attaching method of wafer for semiconductor package | |
| US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
| KR100708052B1 (en) | Semiconductor package | |
| KR20070016399A (en) | chip on glass package using glass substrate | |
| JP3965767B2 (en) | Semiconductor chip substrate mounting structure | |
| KR20080002491A (en) | Flip chip package | |
| KR100336578B1 (en) | Method of fbricating chip scale package | |
| KR20010002264A (en) | Ball grid array package | |
| KR20000074091A (en) | Ball grid array package and method for fabrication the same | |
| KR20050053246A (en) | Multi chip package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |