KR100709129B1 - Method for manufacturing flip chip package - Google Patents
Method for manufacturing flip chip package Download PDFInfo
- Publication number
- KR100709129B1 KR100709129B1 KR1020010024609A KR20010024609A KR100709129B1 KR 100709129 B1 KR100709129 B1 KR 100709129B1 KR 1020010024609 A KR1020010024609 A KR 1020010024609A KR 20010024609 A KR20010024609 A KR 20010024609A KR 100709129 B1 KR100709129 B1 KR 100709129B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- flip chip
- semiconductor chip
- manufacturing
- chip package
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
Abstract
본 발명은 플립 칩 패키지(Flip chip package) 제조 방법에 관한 것으로, 더욱 구체적으로는 솔더 볼(Solder ball)을 매개로 기판 위에 이송된 반도체 칩이 별도의 리플로우(Reflow) 공정을 수반하는 종래의 제조 공정 중 리플로우 공정을 배제한 것을 특징으로 하는 플립 칩 패키지의 제조 방법에 관한 것이며, 이를 위하여 반도체 칩을 기판 위에 이송하여 본딩할 때 가열수단이 구비된 베이스 블록을 이용함으로써 반도체 칩을 기판에 본딩함과 동시에 열을 가하여 솔더 볼을 용융시킴으로써 별도의 리플로우 공정 없이 플립 칩 본딩을 수행하는 플립 칩 패키지 제조 방법을 개시하며, 이러한 발명의 특징에 따라 리플로우 공정에 소요되는 작업시간을 줄일 수 있어 플립 칩 패키지를 제조하는 데 소요되는 총 작업시간을 줄일 수 있으며, 리플로우 장치를 설치할 필요가 없어짐에 따라 종래 리플로우 장치를 설치하던 데 따른 작업장의 공간 효율이 제약되던 것을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a flip chip package, and more particularly, a semiconductor chip transferred on a substrate through solder balls involves a separate reflow process. The present invention relates to a method of manufacturing a flip chip package, which excludes a reflow process during the manufacturing process. To this end, a semiconductor chip is bonded to a substrate by using a base block provided with a heating means when transferring and bonding the semiconductor chip onto a substrate. In addition, the present invention discloses a method of manufacturing a flip chip package in which flip chip bonding is performed without a separate reflow process by applying heat to melt the solder balls, and according to the characteristics of the present invention, the work time required for the reflow process can be reduced. Reduce the total time required to manufacture flip chip packages and eliminate the need to install reflow devices The eopeojim has a space efficiency of the work area according to the prior art reflow apparatus was installed to prevent the release of the pharmaceutical according to the.
플립 칩 패키지(Flip chip package), 기판(Substrate), 베이스 블록(Base block), 초음파(Ultrasonic), 히터(Heater), 솔더 볼(Solder ball)Flip chip package, Substrate, Base block, Ultrasonic, Heater, Solder ball
Description
도 1은 종래의 플립 칩 패키지 제조 공정을 단계별로 도시한 순서도,1 is a flowchart illustrating a conventional flip chip package manufacturing process step by step;
도 2a 내지 도 2d는 도 1의 각 단계를 모식적으로 도시한 공정도,2a to 2d is a process diagram schematically showing each step of FIG.
도 3은 본 발명의 일 실시예에 따른 플립 칩 패키지의 제조 공정을 단계별로 도시한 순서도,3 is a flowchart illustrating a step-by-step manufacturing process of a flip chip package according to an embodiment of the present invention;
도 4a 내지 도 4d는 도 3의 각 단계를 모식적으로 도시한 공정도이다.4A to 4D are process diagrams schematically showing the steps of FIG. 3.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
20, 120 : 반도체 칩 22, 122 : 솔더 볼20, 120:
24, 124 : 경계 30, 130 : 테이프24, 124:
40, 140 : 기판 42, 142 : 상면40, 140:
44, 144 : 하면 46, 146 : 볼 패드44, 144:
48, 148 : 외부접속단자 60, 160 : 이송축48, 148:
62, 162 : 이송 콜렛 70, 170 : 베이스 블록62, 162:
72, 172 : 지지 블록 80 : 리플로우 장치72, 172: support block 80: reflow apparatus
82 : 캐리어 84 : 롤러82: carrier 84: roller
86 : 컨베이어 벨트 88, 188 : 가열수단86:
100, 200 : 플립 칩 패키지(Flip chip package) 100, 200: flip chip package
150 : 홀더 152 : 이형핀150: holder 152: release pin
164 : 회전축 166 : 다이 콜렛164: axis of rotation 166: die collet
본 발명은 플립 칩 패키지(Flip chip package) 제조 방법에 관한 것이며, 더욱 구체적으로는 솔더 볼(Solder ball)을 매개로 기판(Substrate) 위에 이송된 반도체 칩(Semiconductor chip)이 별도의 리플로우(Reflow) 공정을 수반하는 종래의 제조 공정 중 리플로우 공정을 배제한 것을 특징으로 하는 플립 칩 패키지의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a flip chip package, and more specifically, a semiconductor chip transferred onto a substrate through solder balls is separately reflowed. The manufacturing method of the flip chip package characterized by eliminating the reflow process among the conventional manufacturing processes involving a process).
반도체 칩의 활성면(Active surface) 위에 다수의 솔더 볼들을 구성하고 이들 돌출된 솔더 볼들을 이용하여 반도체 칩을 기판과 같은 실장 영역 위에 직접 실장하는 공정을 플립 칩 본딩 공정이라 하며, 이와 같은 공정에 의해 구현되는 패키지를 소위 플립 칩 패키지(Flip chip package)라 한다. 플립 칩 패키지는 반도체 칩에서 전달되는 데이터의 속도가 본딩 와이어 등을 이용한 경우보다 비교적 빠르고, 반도체 칩의 실장 영역이 최소화되는 등 여러 가지 장점을 갖고 있어서 널리 적용되고 있으며, 플립 칩 패키지가 적용되는 일 예로 컴퓨터 등의 중앙처리장치 (CPU ; Central Process Unit)로 이용되는 반도체 소자가 있다.A process of forming a plurality of solder balls on an active surface of a semiconductor chip and directly mounting a semiconductor chip on a mounting area such as a substrate by using the protruding solder balls is called a flip chip bonding process. The package implemented by the so-called flip chip package (Flip chip package). The flip chip package is widely used because the data transfer speed of the semiconductor chip is relatively faster than that of the bonding wire, and the mounting area of the semiconductor chip is minimized. An example is a semiconductor device used as a central processing unit (CPU) such as a computer.
중앙처리장치와 같은 소자는 기본적으로 집적회로(IC ; Integrated Circuit)가 형성된 반도체 칩과, 핀(Pin)과 같은 외부접속단자(Outer connector)가 형성된 기판을 포함하며, 반도체 칩의 활성면 위에 형성된 솔더 볼들을 이용하여 반도체 칩이 기판 위에 플립 칩 본딩되어 구성된다.A device such as a central processing unit basically includes a semiconductor chip on which an integrated circuit (IC) is formed and a substrate on which an outer connector such as a pin is formed, and is formed on an active surface of the semiconductor chip. A semiconductor chip is formed by flip chip bonding on a substrate using solder balls.
도 1에는 종래의 플립 칩 패키지 제조 공정이 단계별로 간략하게 도시되어 있으며, 도 2a 내지 도 2d에는 도 1의 각 공정이 모식적으로 도시되어 있다. 도 1 내지 도 2d를 참고로 하여 이를 설명하면 다음과 같다.FIG. 1 schematically illustrates a conventional flip chip package manufacturing process step by step, and FIGS. 2A to 2D schematically illustrate each process of FIG. 1. Referring to Figures 1 to 2D it will be described as follows.
종래의 플립 칩 패키지 제조 방법은 크게 구분하여 활성면 위에 다수의 솔더 볼들이 소정의 배열로 형성된 반도체 칩을 제공하는 단계(10)와, 반도체 칩이 실장되는 상면과 외부접속단자들이 형성된 하면을 포함하는 기판을 제공하는 단계(12)와, 기판 위에 반도체 칩을 이송한 후 플립 칩 본딩하는 단계(14), 및 리플로우 공정을 거쳐 솔더 볼들을 용융시켜 결합을 공고히 하는 단계(16)를 포함한다.A conventional flip chip package manufacturing method includes a
각 단계를 좀 더 상세히 설명하면 다음과 같다. 플립 칩 본딩 공정은 솔더 볼들(22)을 이용하기 때문에, 반도체 칩(20)의 활성면 위에 소정의 배열로 솔더 볼들이 형성되어 공급되며, 이들 솔더 볼들은 웨이퍼(Wafer) 상태에서 형성되는 것이 일반적이다. 즉, 도 2a에 도시된 바와 같이 웨이퍼 위에 다수의 반도체 칩들(20)이 형성되고, 각 반도체 칩들은 경계(24)를 따라 절단되어 있으며, 이들 절단된 반도체 칩(20)은 그 하면에서 테이프(30)에 의해 지지되어 고정된 상태로 제공된다.Each step is described in more detail as follows. Since the flip chip bonding process uses
도 2b는 도 2a의 각 반도체 칩이 실장되는 기판(40 ; Substrate)의 일 예를 사시도로 도시하고 있다. 도 2b에 따르면 기판(40)은 반도체 칩이 실장될 수 있도록 반도체 칩의 솔더 볼들에 대응되어 형성된 볼 패드들(46)이 상면(42)에 형성되어 있고, 하면(44)에는 외곽을 따라 다수의 핀들과 같은 외부접속단자(48)가 형성 되어 있다. 다수의 핀들은 차후 플립 칩 패키지를 마더 보드(Mother board) 등에 실장할 때 반도체 칩과 마더 보드 사이의 전기적 신호를 전달하는 외부접속단자로 사용되며, 이처럼 외부접속단자로 다수의 핀들이 사용됨에 따라 핀 그리드 어레이 패키지(PGA package ; Pin Grid Array package)라고 불려지기도 한다.FIG. 2B illustrates a perspective view of an example of a
도 2c는 각 반도체 칩(20)이 기판(40) 위에 실장되는 공정을 도시하고 있다.2C shows a process in which each
먼저 다수의 기판(40)들이 일대일 대응되는 지지 블록(72) 위에 정렬되고, 이들 지지 블록들은 베이스 블록(70) 위에 고정되어 있다. 기판의 하면에는 외곽을 따라 다수의 핀과 같은 외부접속단자(48)가 형성되어 있기 때문에, 각 지지 블록(72)은 기판의 하면 중앙에 대응되어 기판(40)을 지지할 수 있도록 형성된다.First, a plurality of
기판의 상면(42)에는 볼 패드들(도 2b의 46)이 형성되어 있으며, 볼 패드들 위로 플럭스(Flux)가 도포되어 제공된다. 플럭스가 도포된 기판의 상면 위로 이송축(60)에 의해 구동되는 이송 콜렛(62)이 진공(Vacuum)을 이용하여 반도체 칩(20)을 이송한 후 솔더 볼들(22)을 대응되는 볼 패드 위에 정렬시킨 후 압착하여 플립 칩 본딩한다. 이처럼, 기판 위로 반도체 칩이 실장되어 본딩됨에 따라 플립 칩 패키지(100)가 완성된다. 단, 반도체 칩과 기판 사이는 플럭스를 이용한 가접착 상태이기 때문에 다음에 설명되는 리플로우(Reflow) 공정이 진행되어야 한다.Ball pads (46 in FIG. 2B) are formed on the
도 2d는 리플로우 공정이 진행되는 일 예를 도시하고 있으며, 이를 참고로 설명하면 다음과 같다. 도 2d의 리플로우 장치(80)는 롤러(84)와 같은 회전 구동 수단과, 롤러(84)에 의해 움직이는 컨베이어 벨트(86)를 포함하고 있으며, 가열수단(88)으로 히터(Heater)를 더 포함한다.
2D illustrates an example in which a reflow process is performed, which will be described below with reference to this. The
리플로우 공정은 롤러(84)의 회전(A)에 의해 컨베이어 벨트(86)가 일정한 방향과 속도로 움직일 때, 컨베이어 벨트(86) 위에 캐리어(82) 내에 적재된 플립 칩 패키지(100)들이 놓여지고, 컨베이어 벨트에 의해 이송되는 동안 가열수단에 의해 솔더 볼(22 ; Solder ball)이 용융되어 완전히 결합됨으로써 수행된다.The reflow process involves placing the
도 2d의 리플로우 장치(80)는 그 구조를 설명하기 위하여 간략히 도시된 것이며, 실제 컨베이어 벨트가 움직이는 수평거리는 다수의 캐리어(82)들이 동시에 놓여질 수 있도록 충분히 길며, 이때 캐리어가 컨베이어 벨트가 움직이는 수평거리의 끝에서 끝까지 이송되는 시간은 약 3분 내외이다.The
이처럼, 종래의 플립 칩 패키지 제조 방법은 반도체 칩을 기판 위에 플립 칩 본딩하는 공정에 더하여 추가로 리플로우 공정을 필요로 하며, 각 플립 칩 패키지 별로 수행되어야 하는 리플로우 공정에 작업시간이 소요됨에 따라 플립 칩 패키지의 제조 공정이 리플로우 공정에서 지체되어 총 공정소요시간이 증가되는 결과를 가져오고 있다. 또한 리플로우 공정에서는 위 작업시간의 지체를 해소하기 위하여 보다 많은 수의 리플로우 장치들이 요구될 수 있으며, 이러한 리플로우 장치들은 설치시 작업라인의 상당한 공간을 필요로 하기 때문에 작업장의 공간 활용면에서 큰 제약이 될 수 있다.As described above, the conventional flip chip package manufacturing method requires a reflow process in addition to a process of flip chip bonding a semiconductor chip onto a substrate, and a work time is required for a reflow process to be performed for each flip chip package. The manufacturing process of flip chip packages has been delayed in the reflow process, resulting in an increase in total process time. In addition, the reflow process may require a larger number of reflow devices in order to eliminate the delay of the above working time, and since these reflow devices require considerable space on the work line during installation, This can be a big constraint.
본 발명의 목적은 플립 칩 패키지를 제조하는 공정 중 리플로우 공정에 의해 발생될 수 있는 작업시간의 지체를 방지할 수 있는 플립 칩 패키지의 제조 방법을 제공하는 것이다. An object of the present invention is to provide a method of manufacturing a flip chip package that can prevent the delay of the working time that can be generated by the reflow process during the manufacturing process of the flip chip package.
본 발명의 다른 목적은 별도의 리플로우 장치 없이 솔더 볼을 용융시켜 완전히 결합시키는 것을 특징으로 하는 플립 칩 패키지의 제조 방법을 제공한다.Another object of the present invention is to provide a method for manufacturing a flip chip package, characterized in that the solder ball is melted and completely bonded without a separate reflow device.
이러한 목적들을 달성하기 위하여 본 발명은 (a) 소정의 배열을 갖는 솔더 볼들이 부착된 반도체 칩들을 제공하는 단계와; (b) 각 반도체 칩들에 대응하여, 솔더 볼들에 대응되는 볼 패드들이 상면에 형성되고 볼 패드들에 대응되는 외부접속단자들이 하면에 형성된 기판을 제공하는 단계; 및 (c) 반도체 칩을 기판의 상면 위에 이송하여 플립 칩 본딩하는 단계;를 포함하는 플립 칩 패키지 제조 방법에 있어서, (c) 단계는 (c-1) 가열수단이 구비된 베이스 블록 위에 기판이 정렬되는 단계와; (c-2) 반도체 칩이 활성면을 아래 방향으로 하여 기판의 상면 위로 이송되는 단계; 및 (c-3) 기판 위에 이송된 반도체 칩을 가압수단이 누름으로써 반도체 칩의 솔더 볼들이 각각 대응되는 볼 패드들 위로 접착되는 단계;를 더 포함하고, 가열수단과 가압수단을 통하여 반도체 칩이 기판의 상면 위에 플립 칩 본딩되는 것을 특징으로 하는 플립 칩 패키지 제조 방법을 개시한다.In order to achieve these objects, the present invention provides a method for manufacturing a semiconductor device, the method comprising: (a) providing semiconductor chips to which solder balls having a predetermined arrangement are attached; (b) providing a substrate in which ball pads corresponding to solder balls are formed on an upper surface and external connection terminals corresponding to the ball pads are formed on a lower surface corresponding to each semiconductor chip; And (c) transferring the semiconductor chip onto the upper surface of the substrate and bonding the flip chip, wherein the step (c) comprises: (c-1) placing the substrate on a base block provided with heating means; Being aligned; (c-2) transferring the semiconductor chip onto the upper surface of the substrate with the active surface facing downward; And (c-3) pressing the semiconductor chip transferred onto the substrate to press the solder balls of the semiconductor chip onto the corresponding ball pads, respectively, by pressing the semiconductor chip through the heating means and the pressing means. Disclosed is a method of manufacturing a flip chip package, characterized in that flip chip bonding is performed on an upper surface of a substrate.
또한, 본 발명에 따른 플립 칩 패키지 제조 방법에 있어서, 베이스 블록의 가열수단은 베이스 블록 위로 정렬되는 다수의 기판들에 각각 대응하여 형성되는 것을 특징으로 한다.In addition, in the flip chip package manufacturing method according to the present invention, the heating means of the base block is characterized in that each corresponding to a plurality of substrates arranged on the base block.
이처럼, 본 발명에 따른 플립 칩 패키지 제조 방법은 기판이 정렬되는 지지 블록에 각각 히터와 같은 가열수단이 구비된 베이스 블록을 이용하는 것을 특징으로 하며, 이를 통하여 반도체 칩을 기판 위로 실장하는 공정 중에 가열수단에 의해 솔더 볼이 용융됨으로써 완전히 결합될 수 있어 별도의 리플로우 공정을 배제할 수 있는 플립 칩 패키지 제조 방법에 관한 것이다.As described above, the method for manufacturing a flip chip package according to the present invention is characterized in that a base block having a heating means such as a heater is provided in each of the support blocks on which the substrate is aligned, thereby heating means during the process of mounting the semiconductor chip onto the substrate. The present invention relates to a method of manufacturing a flip chip package, in which solder balls are melted so that they can be completely combined and thus eliminate a separate reflow process.
이하, 첨부도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 플립 칩 패키지 제조 공정이 단계별로 간략하게 도시하고 있으며, 도 4a 내지 도 4d는 도 2의 각 공정을 모식적으로 도시하고 있다. 도 3 내지 도 4d를 참고로 하여 본 발명에 따른 플립 칩 패키지 제조 방법을 설명하면 다음과 같다.Figure 3 is a simplified step-by-step description of the flip chip package manufacturing process according to an embodiment of the present invention, Figures 4a to 4d schematically illustrates each process of FIG. Referring to FIGS. 3 to 4D, the flip chip package manufacturing method according to the present invention will be described.
본 발명의 일 실시예에 따른 플립 칩 패키지 제조 방법은 크게 구분하여 활성면 위에 다수의 솔더 볼들이 형성된 반도체 칩을 제공하는 단계(110)와, 반도체 칩이 실장되는 상면과 외부접속단자들이 형성된 하면을 포함하는 기판을 제공하는 단계(112), 및 가열 수단이 구비된 베이스 블록에 정렬된 기판 위로 반도체 칩을 이송한 후 플립 칩 본딩하는 단계(114)를 포함한다. 즉, 본 발명에 따른 플립 칩 패키지 제조 방법은 종래의 리플로우 공정을 배제한 상태에서 진행되는 것을 특징으로 한다.According to an embodiment of the present disclosure, a method of manufacturing a flip chip package according to an embodiment may include providing a semiconductor chip in which a plurality of solder balls are formed on an active surface, and a top surface on which the semiconductor chip is mounted and a bottom surface on which external connection terminals are formed. Providing a substrate comprising a 112, and
각 단계를 좀 더 상세히 설명하면 다음과 같다. 플립 칩 본딩 공정은 솔더 볼들(122)을 이용하기 때문에, 반도체 칩(120)의 활성면 위에 소정의 배열로 솔더 볼들이 형성되어 제공되며, 이들 솔더 볼들은 웨이퍼(Wafer) 상태에서 형성되는 것이 일반적이다. 즉, 도 4a에 도시된 바와 같이 웨이퍼 위에 다수의 반도체 칩들(120)이 형성되고, 각 반도체 칩들은 경계(124)를 따라 절단되어 있으며, 이들 절단된 반도체 칩(120)은 그 하면에서 테이프(130)에 의해 지지되어 고정된 상태로 제공된다.Each step is described in more detail as follows. Since the flip chip bonding process uses
도 4b는 도 4a의 각 반도체 칩이 실장되는 기판(140 ; Substrate)의 일 예를 사시도로 도시하고 있다. 도 4b에 따르면 기판(140)은 반도체 칩이 실장될 수 있도록 반도체 칩의 솔더 볼들에 대응되어 형성된 볼 패드들(146)이 상면(142)에 형성되어 있고, 하면(144)에는 외곽을 따라 다수의 핀들과 같은 외부접속단자(148)가 형성되어 있다. 다수의 핀들은 차후 플립 칩 패키지를 마더 보드(Mother board) 등에 실장할 때 반도체 칩과 마더 보드 사이의 전기적 신호를 전달하는 외부접속단자로 사용되며, 이처럼 외부접속단자로 다수의 핀들이 사용됨에 따라 핀 그리드 어레이 패키지(PGA package)라고 불려지기도 한다.4B is a perspective view illustrating an example of a
도 4c 내지 도 4d는 웨이퍼 상태의 반도체 칩이 이송된 후 플립 칩 본딩되는 공정을 도시하고 있다. 도 4c 내지 도 4d를 참고하여 이를 설명하면 다음과 같다.4C to 4D illustrate a process of flip chip bonding after a semiconductor chip in a wafer state is transferred. This will be described below with reference to FIGS. 4C to 4D.
테이프(130)에 의해 하면이 지지되어 고정된 반도체 칩들(120)은 이형핀(152 ; Eject pin)이 구비된 홀더(150) 위에서 진공(Vacuum)을 이용한 다이 콜렛(166)에 의해 진공 흡착되어 테이프(130)로부터 한 개씩 분리된다. 다이 콜렛(166)은 솔더 볼(122)이 형성된 반도체 칩의 활성면(Active surface)을 흡착하며, 회전축(164)이 180° 회전함에 따라 반도체 칩의 활성면을 아래로 한 채 임시 정렬될 수 있다. 임시 정렬된 반도체 칩(120)은 다이 콜렛(166)에 대응되는 이송 콜렛(162)에 활성면의 반대면이 재 흡착되고, 이송 콜렛(162)이 연결된 이송축(160)이 구동됨에 따라 기판이 정렬된 베이스 블록(170) 위로 이송된다.The semiconductor chips 120 having the lower surface supported and fixed by the
종래와 마찬가지로 다수의 기판(140)들이 일대일 대응되는 지지 블록(172) 위에 정렬되고, 이들 지지 블록들은 베이스 블록(170) 위에 고정되어 있다. 기판의 하면에는 외곽을 따라 다수의 핀과 같은 외부접속단자(148)가 형성되어 있기 때문에, 각 지지 블록(172)은 기판의 하면 중앙에 대응되어 기판(140)을 지지할 수 있도록 형성된다.As in the prior art, a plurality of
기판의 상면(142)에는 볼 패드들(도 4b의 146)이 형성되어 있으며, 볼 패드들 위로 플럭스(Flux)가 도포되어 제공된다. 플럭스가 도포된 기판의 상면 위로 이송축(160)에 의해 구동되는 이송 콜렛(162)이 진공(Vacuum)을 이용하여 반도체 칩(120)을 이송한 후 솔더 볼들(122)을 대응되는 볼 패드 위에 정렬시킨 후 압착하여 플립 칩 본딩한다. 이처럼, 기판 위로 반도체 칩이 실장되어 본딩됨에 따라 플립 칩 패키지(200)가 완성된다.
이때, 종래와는 달리 본 발명에 따른 베이스 블록(170)은 각 기판(140)을 지지하는 지지 블록(172) 내부에 각각 가열수단(188)이 구비된 것을 특징으로 한다. 즉, 이송 콜렛(162)에 의해 반도체 칩(120)이 기판(140) 위에 실장될 때 지지 블록에 구비된 히터(Heater)와 같은 가열수단(188)이 기판에 열을 가하여 줌으로써 별도의 리플로우 공정이 없이 솔더 볼(122)을 용융시킬 수 있으며, 이에 따라 반도체 칩이 기판 위에 실장되면서 동시에 솔더 볼을 이용한 플립 칩 본딩이 완전하게 이루어질 수 있다.At this time, unlike the prior
또한, 반도체 칩이 기판 위로 놓여진 후 이송 콜렛 또는 별도의 가압수단(도시되지 않음)이 반도체 칩을 기판 위로 눌러 줌으로써 플립 칩 본딩을 잘 이루어질 수 있도록 할 수 있으며, 이에 더하여 가압수단에 초음파 발진장치(도시되지 않음) 를 연결시킨 후 반도체 칩을 눌러줄 때 초음파(Ultrasonic)를 인가함으로써 반도체 칩과 기판 사이의 결합을 더욱 잘 이루어질 수 있도록 할 수 있다. 또는 이송 콜렛에 직접 초음파 발진장치를 연결시키는 것도 경우에 따라 가능하다.In addition, after the semiconductor chip is placed on the substrate, a transfer collet or a separate pressing means (not shown) may press the semiconductor chip onto the substrate so that the flip chip bonding may be well performed. (Not shown), an ultrasonic wave may be applied when the semiconductor chip is pressed, so that the bond between the semiconductor chip and the substrate may be better formed. Alternatively, it is also possible in some cases to connect the ultrasonic oscillator directly to the transfer collet.
이처럼, 가압수단 등에 초음파 발진장치를 연결시킴으로써 초음파를 반도체 칩에 인가하는 이유는 반도체 칩과 기판 사이의 플립 칩 본딩 결합을 보다 효율적으로 도와주기 위함이다. 종래의 리플로우 공정이 약 3분 내외의 시간 동안 열을 가하면서 이루어진 데 반하여 본 발명에 따른 공정은 별도의 리플로우 공정 없이 반도체 칩이 기판 위에 놓여지고 가압되는 등의 비교적 짧은 시간동안 가열수단이 기판에 열을 가하기 때문에 반도체 칩을 눌러주는 가압수단에 초음파를 인가함으로써 플립 칩 본딩이 더욱 용이하게 할 수 있다.As such, the reason why the ultrasonic wave is applied to the semiconductor chip by connecting the ultrasonic wave oscillator to the pressing means is to help the flip chip bonding coupling between the semiconductor chip and the substrate more efficiently. Whereas the conventional reflow process is performed while applying heat for about 3 minutes, the process according to the present invention has a heating means for a relatively short time such that the semiconductor chip is placed on the substrate and pressurized without a separate reflow process. Since heat is applied to the substrate, flip chip bonding may be further facilitated by applying ultrasonic waves to the pressing means for pressing the semiconductor chip.
이상에서 설명한 바와 같이, 본 발명은 별도의 리플로우 공정 없이 플립 칩 패키지를 제조하는 방법에 관한 것이며, 특히 본 발명의 실시예에서는 다수의 핀들이 외부접속단자로 적용된 기판을 포함하는 플립 칩 패키지를 중심으로 설명되어 있으나 본 발명의 기술적 사상이 반드시 이에 한정되는 것은 아니며, 솔더 볼을 이용하여 플립 칩 본딩을 하는 반도체 소자의 제조 공정에 있어서 솔더 볼을 가접착한 후 별도의 리플로우 공정을 실시하여야 플립 칩 본딩을 완성하는 기타 다른 제조 공정에도 본 발명의 기술적 사상이 자유롭게 적용될 수 있음은 자명하다.As described above, the present invention relates to a method of manufacturing a flip chip package without a separate reflow process, and in particular, an embodiment of the present invention provides a flip chip package including a substrate to which a plurality of pins are applied as external connection terminals. Although described in the center, the technical spirit of the present invention is not necessarily limited thereto. In the manufacturing process of a semiconductor device in which flip chip bonding is performed using solder balls, a separate reflow process should be performed after the solder balls are temporarily bonded. It is apparent that the technical spirit of the present invention may be freely applied to other manufacturing processes for completing flip chip bonding.
본 발명에 따른 플립 칩 패키지 제조 방법은 종래의 반도체 칩 본딩 공정과 리플로우 공정으로 이루어지는 플립 칩 본딩 공정을 개선하여 별도의 리플로우 공 정 없이 플립 칩 본딩 공정을 실시하는 것을 특징으로 하며, 이러한 발명의 특징에 따라 리플로우 공정에 소요되는 작업시간을 줄일 수 있어 플립 칩 패키지를 제조하는 데 소요되는 총 작업시간을 줄일 수 있으며, 리플로우 장치를 설치할 필요가 없어짐에 따라 종래 리플로우 장치를 설치하던 데 따른 작업장의 공간 효율이 제약되던 것을 방지할 수 있다.The flip chip package manufacturing method according to the present invention is characterized by performing a flip chip bonding process without a separate reflow process by improving the flip chip bonding process consisting of a conventional semiconductor chip bonding process and a reflow process. According to the characteristics of the reflow process can be reduced the total work time required to manufacture the flip chip package can be reduced, and there is no need to install the reflow device, the conventional reflow device was installed The space efficiency of the workplace can be prevented.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010024609A KR100709129B1 (en) | 2001-05-07 | 2001-05-07 | Method for manufacturing flip chip package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010024609A KR100709129B1 (en) | 2001-05-07 | 2001-05-07 | Method for manufacturing flip chip package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020085213A KR20020085213A (en) | 2002-11-16 |
KR100709129B1 true KR100709129B1 (en) | 2007-04-18 |
Family
ID=27703867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010024609A KR100709129B1 (en) | 2001-05-07 | 2001-05-07 | Method for manufacturing flip chip package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100709129B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101048397B1 (en) * | 2009-12-18 | 2011-07-11 | (주)프로웨트 | Flip chip-chip scale package manufacturing deflux device and plus removal method using the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032224A (en) * | 1996-07-15 | 1998-02-03 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
JPH11307586A (en) * | 1998-04-23 | 1999-11-05 | Matsushita Electric Works Ltd | Semiconductor device and manufacturing method therefor, mounting method and application thereof |
KR20010002704A (en) * | 1999-06-17 | 2001-01-15 | 윤종용 | Ball grid array package and manufacturing method thereof |
JP2001110845A (en) * | 1999-10-04 | 2001-04-20 | Mitsubishi Electric Corp | Flip-chip packaging structure |
-
2001
- 2001-05-07 KR KR1020010024609A patent/KR100709129B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032224A (en) * | 1996-07-15 | 1998-02-03 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
JPH11307586A (en) * | 1998-04-23 | 1999-11-05 | Matsushita Electric Works Ltd | Semiconductor device and manufacturing method therefor, mounting method and application thereof |
KR20010002704A (en) * | 1999-06-17 | 2001-01-15 | 윤종용 | Ball grid array package and manufacturing method thereof |
JP2001110845A (en) * | 1999-10-04 | 2001-04-20 | Mitsubishi Electric Corp | Flip-chip packaging structure |
Also Published As
Publication number | Publication date |
---|---|
KR20020085213A (en) | 2002-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3798597B2 (en) | Semiconductor device | |
TWI483369B (en) | Through silicon via bridge interconnect | |
US7446398B2 (en) | Bump pattern design for flip chip semiconductor package | |
JP5271088B2 (en) | Microelectronic assembly laminated with ultrafine pitch wiring and manufacturing method thereof | |
US8304891B2 (en) | Semiconductor package device, semiconductor package structure, and fabrication methods thereof | |
US6133064A (en) | Flip chip ball grid array package with laminated substrate | |
KR20190133256A (en) | Die processing | |
CN101276781B (en) | Gang flipping for ic packaging | |
TW200931628A (en) | Stacking die package structure for semiconductor devices and method of the same | |
JP4339309B2 (en) | Semiconductor device | |
US9627325B2 (en) | Package alignment structure and method of forming same | |
JP3612155B2 (en) | Semiconductor device and lead frame for semiconductor device | |
US20050196901A1 (en) | Device mounting method and device transport apparatus | |
TW201501225A (en) | Flip-chip mounter and mounting method using it | |
KR100709129B1 (en) | Method for manufacturing flip chip package | |
JP3621908B2 (en) | Bare chip mounting method and mounting system | |
JP2007142128A (en) | Semiconductor device and its production process | |
US20020081771A1 (en) | Flip chip process | |
CN104716073A (en) | Tools and Systems for Processing Semiconductor Devices, and Methods of Processing Semiconductor Devices | |
US20230109629A1 (en) | Electronic device including interposers bonded to each other | |
JP2000332052A (en) | Manufacture of semiconductor device, and the semiconductor device | |
JP2000269239A (en) | Ic chip transfer system, ic chip mounting system, ic chip transfer method and ic chip mounting method | |
JP2001127496A (en) | Method for mounting semiconductor device | |
JP3670102B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5024249B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |