KR100336578B1 - Method of fbricating chip scale package - Google Patents
Method of fbricating chip scale package Download PDFInfo
- Publication number
- KR100336578B1 KR100336578B1 KR1020000036810A KR20000036810A KR100336578B1 KR 100336578 B1 KR100336578 B1 KR 100336578B1 KR 1020000036810 A KR1020000036810 A KR 1020000036810A KR 20000036810 A KR20000036810 A KR 20000036810A KR 100336578 B1 KR100336578 B1 KR 100336578B1
- Authority
- KR
- South Korea
- Prior art keywords
- flexible substrate
- metal
- metal wire
- encapsulant
- slot
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Abstract
본 발명은 칩 스캐일 패키지의 제조 방법을 개시한다. 개시된 본 발명은, 중앙에 긴 슬롯이 형성되고, 양측에는 안쪽으로부터 금속 트레이스와 볼 랜드가 순차적으로 배치되고, 금속 트레이스는 위를 향하고 볼 랜드는 아래를 향하도록 양측이 S자 형태로 접힌 구조로 이루어진 가요성 기판을 준비한다. 이어서, 가요성 기판의 중앙 표면에 반도체 칩을 접착한다. 그런 다음, 가요성 기판의 접힌 양측을 펼친다. 이어서, 슬롯을 통해서 반도체 칩의 본드 패드와 금속 트레이스의 내측단을 제 1 금속 와이어로 전기적으로 연결시킨다. 그런 다음, 슬롯 내부와 제 1 금속 와이어가 위치된 영역 전체를 제 1 봉지제로 매립한다. 이어서, 금속 트레이스의 외측단과 볼 랜드를 제 2 금속 와이어로 전기적으로 연결시킨다. 제 2 금속 와이어가 위치된 영역을 제 2 봉지제로 봉지한다. 제 2 봉지제로 봉지된 부분과 반대되는 면인 가요성 기판의 밑면을 통해 노출된 볼 랜드에 솔더 볼을 마운트한다The present invention discloses a method of manufacturing a chip scale package. According to the present invention, a long slot is formed in the center, and metal traces and ball lands are sequentially arranged on both sides, and the metal traces are folded upward in an S shape so that the metal traces face upward and the ball lands face downward. Prepare the made flexible substrate. Next, the semiconductor chip is adhered to the central surface of the flexible substrate. Then, the folded sides of the flexible substrate are spread out. Then, the bond pad of the semiconductor chip and the inner end of the metal trace are electrically connected to the first metal wire through the slot. Then, the entire area inside the slot and the first metal wire is located with the first encapsulant. The outer end of the metal trace and the ball land are then electrically connected with a second metal wire. The area where the second metal wire is located is sealed with a second encapsulant. Mount the solder balls on the exposed ball lands through the underside of the flexible substrate, the side opposite to the part encapsulated with the second encapsulant.
Description
본 발명은 칩 스캐일 패키지의 제조 방법에 관한 것으로서, 보다 구체적으로는 부채꼴(fan-out) 형태로 펼쳐지는 칩 스캐일 패키지를 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a chip scale package, and more particularly, to a method for manufacturing a chip scale package spread in a fan-out form.
패키지 전체 크기에 대해 반도체 칩의 크기가 80% 이상이 되는 칩 스캐일 패키지는 경박단소화라는 잇점 때문에 여러 가지 형태로 개발되어 왔다. 도 1에는 이러한 칩 스캐일 패키지들중, 종래의 전형적인 한 구조가 도시되어 있다.Chip scale packages, in which semiconductor chips are more than 80% of the total size of the package, have been developed in various forms due to the advantages of light and small size. Figure 1 shows one typical structure of such a chip scale package.
도 1에 도시된 바와 같이, 반도체 칩(1)에 패턴 필름 또는 기판(2)이 접착되어 있다. 패턴 필름 또는 기판(2)은 반도체 칩(1)의 본드 패드와 전기적으로 연결되어 있다. 패턴 필름 또는 기판(2)의 볼 랜드가 노출되도록, 전체 결과물의 측부 영역이 봉지제(3)로 봉지되어 있다. 패턴 필름 또는 기판(2)의 볼 랜드에 솔더 볼(4)이 마운트되어 있다.As shown in FIG. 1, the pattern film or the substrate 2 is adhered to the semiconductor chip 1. The pattern film or substrate 2 is electrically connected to the bond pads of the semiconductor chip 1. The side region of the entire resultant is sealed with the encapsulant 3 so that the ball land of the pattern film or the substrate 2 is exposed. The solder balls 4 are mounted on the ball lands of the pattern film or the substrate 2.
그런데, 도 1에 도시된 종래 패키지를 제조하는 공정중에는, 봉지제를 이용한 트랜스퍼 몰딩 공정 전에, 기판의 휨 방지를 위하여 별도의 지지대를 기판에 부착시켜야 하는 공정이 추가된다. 또한, 솔더 볼 부착을 위한 강도 확보를 위해 봉지제를 두껍게 도포해야만 하는 문제점도 있다.By the way, during the manufacturing process of the conventional package shown in FIG. 1, before the transfer molding process using an encapsulant, a process of attaching a separate support to the substrate is added to prevent bending of the substrate. In addition, there is a problem in that the sealing agent must be thickly applied to secure the strength for solder ball attachment.
본 발명은 칩 스캐일 패키지를 제조하는 종래 방법이 안고 있는 문제를 해소하기 위해 안출된 것으로서, 별도의 지지물을 사용하지 않고 아울러 봉지제도 두껍게 형성하지 않으면서 기판의 휨 방지가 가능한 칩 스캐일 패키지의 제조 방법을 제공하는데 목적이 있다.The present invention has been made to solve the problem of the conventional method for manufacturing a chip scale package, a method of manufacturing a chip scale package capable of preventing warpage of the substrate without using a separate support and without forming a thick encapsulation agent. The purpose is to provide.
도 1은 종래의 칩 스캐일 패키지를 제조하는 방법을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a method of manufacturing a conventional chip scale package.
도 2 내지 도 9는 본 발명에 따른 칩 스캐일 패키지의 제조 방법을 순차적으로 나타낸 도면으로서, 첨자 a는 사시도, 첨자 b는 단면도.2 to 9 are views sequentially showing a method for manufacturing a chip scale package according to the present invention, subscript a is a perspective view, subscript b is a sectional view.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 ; 가요성 기판 11 ; 슬롯10; Flexible substrate 11; slot
12 ; 금속 트레이스 13 ; 볼 랜드12; Metal traces 13; Boland
20 ; 반도체 칩 21 ; 본드 패드20; Semiconductor chip 21; Bond pad
31 ; 제 1 금속 와이어 32 ; 제 2 금속 와이어31; First metal wire 32; Second metal wire
41 ; 제 1 봉지제 42 ; 제 2 봉지제41; First sealing agent 42; 2nd encapsulant
50 ; 솔더 볼50; Solder ball
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 칩 스캐일 패키지의 제조 방법은 다음과 같은 단계로 이루어진다.In order to achieve the above object, the manufacturing method of the chip scale package according to the present invention consists of the following steps.
중앙에 긴 슬롯이 형성되고, 양측에는 안쪽으로부터 금속 트레이스와 볼 랜드가 순차적으로 배치되고, 금속 트레이스는 위를 향하고 볼 랜드는 아래를 향하도록 양측이 S자 형태로 접힌 구조로 이루어진 가요성 기판을 준비한다. 이어서, 가요성 기판의 중앙 표면에 반도체 칩을 접착한다. 그런 다음, 가요성 기판의 접힌 양측을 펼친다. 이어서, 슬롯을 통해서 반도체 칩의 본드 패드와 금속 트레이스의 내측단을 제 1 금속 와이어로 전기적으로 연결시킨다. 그런 다음, 슬롯 내부와 제 1 금속 와이어가 위치된 영역 전체를 제 1 봉지제로 매립한다. 이어서, 금속 트레이스의 외측단과 볼 랜드를 제 2 금속 와이어로 전기적으로 연결시킨다. 제 2 금속 와이어가 위치된 영역을 제 2 봉지제로 봉지한다. 제 2 봉지제로 봉지된 부분과 반대되는 면인 가요성 기판의 밑면을 통해 노출된 볼 랜드에 솔더 볼을 마운트한다.In the center, a long slot is formed, and on both sides, metal traces and ball lands are sequentially disposed from the inside, and the metal traces face upwards and the ball lands face downwards. Prepare. Next, the semiconductor chip is adhered to the central surface of the flexible substrate. Then, the folded sides of the flexible substrate are spread out. Then, the bond pad of the semiconductor chip and the inner end of the metal trace are electrically connected to the first metal wire through the slot. Then, the entire area inside the slot and the first metal wire is located with the first encapsulant. The outer end of the metal trace and the ball land are then electrically connected with a second metal wire. The area where the second metal wire is located is sealed with a second encapsulant. The solder balls are mounted on the exposed ball lands through the bottom of the flexible substrate, which is the surface opposite to the portion encapsulated with the second encapsulant.
상기된 본 발명의 구성에 의하면, S자 형태로 접힌 가요성 기판을 사용하게 되므로써, 별도의 지지물이 필요하지 않게 되고 또한 봉지제도 반도체 칩 두께 정도로만 얇게 형성할 수가 있게 된다.According to the configuration of the present invention described above, by using the flexible substrate folded in the S-shape, no additional support is required, and the encapsulation can also be formed as thin as the semiconductor chip thickness.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described based on the accompanying drawings.
도 2 내지 도 9는 본 발명에 따른 칩 스캐일 패키지의 제조 방법을 순차적으로 나타낸 도면으로서, 첨자 a는 사시도, 첨자 b는 단면도이다.2 to 9 are views sequentially showing a method for manufacturing a chip scale package according to the present invention, subscript a is a perspective view, subscript b is a cross-sectional view.
먼저, 도 2에 도시된 가요성 기판(10)을 준비한다. 가요성 기판(10)은 그의 중앙에 길게 형성된 슬롯(11)을 갖는다. 후술하겠지만, 이 슬롯(11)을 통해서 반도체 칩과 전기적으로 연결하기 위한 와이어 본딩 공정이 이루어진다. 슬롯(11)의 측부를 따라서 접착제(14)가 부착된다. 특히, 가요성 기판(10)의 양측으로는 안쪽으로부터 순차적으로 금속 트레이스(12)와 볼 랜드가 배치된다. 또한, 가요성 기판(10)의 양측은 금속 트레이스(12)는 위를 향하고 볼 랜드는 아래를 향하도록 S자 형태로 접혀진다. 따라서, 도 2에서는 볼 랜드가 보이지 않는다.First, the flexible substrate 10 shown in FIG. 2 is prepared. The flexible substrate 10 has a slot 11 formed long in the center thereof. As will be described later, a wire bonding process for electrically connecting the semiconductor chip through the slot 11 is performed. An adhesive 14 is attached along the side of the slot 11. In particular, the metal traces 12 and the ball lands are arranged on both sides of the flexible substrate 10 sequentially from the inside. In addition, both sides of the flexible substrate 10 are folded in an S shape so that the metal traces 12 face upwards and the ball lands face downwards. Therefore, the ball land is not visible in FIG.
이어서, 도 3a 및 도 3b와 같이, 반도체 칩(20)을 접착제(14)를 매개로 가요성 기판(10)의 중앙 표면에 접착시킨다. 이때, 반도체 칩(20)의 본드 패드(21)가 슬롯(11)을 통해 노출되도록 한다. 그런 다음, 도 4와 같이 S자 형태로 접힌 가요성 기판(10)의 양측을 펼쳐서, 가요성 기판(10)의 박판 형태로 변경시킨다.3A and 3B, the semiconductor chip 20 is adhered to the central surface of the flexible substrate 10 via the adhesive 14. At this time, the bond pad 21 of the semiconductor chip 20 is exposed through the slot 11. Then, as shown in FIG. 4, both sides of the flexible substrate 10 folded in an S shape are unfolded and changed into a thin plate shape of the flexible substrate 10.
그런 다음, 도 5a 및 도 5b와 같이, 가요성 기판(10)을 뒤집은 상태에서 금속 트레이스(12)의 내측단과 반도체 칩(20)의 본드 패드(21)를 제 1 금속 와이어(31)로 전기적으로 연결시킨다. 제 1 금속 와이어(31)는 슬롯(11)을 통해서 인출된다. 이어서, 도 6a 및 도 6b와 같이 슬롯(11) 내부와 제 1 금속 와이어(31)가 위치된 영역 전체를 제 1 봉지제(41)로 봉지한다.5A and 5B, the inner end of the metal trace 12 and the bond pad 21 of the semiconductor chip 20 are electrically connected to the first metal wire 31 in the state in which the flexible substrate 10 is inverted. Connect it. The first metal wire 31 is drawn out through the slot 11. 6A and 6B, the entire area in which the slot 11 and the first metal wire 31 are located is sealed with the first encapsulant 41.
그런 다음, 앞선 공정에서 S자 형태로 구부러진 형상 때문에, 금속 트레이스(12)와 볼 랜드(13)가 전기적으로 연결될 수가 없으므로, 도 7a 및 도 7b와 같이 제 2 금속 와이어(32)로 금속 트레이스(12)의 외측단과 볼 랜드(13)를 전기적으로 연결시킨다. 이어서, 제 2 금속 와이어(32)가 위치한 영역 전체를 제 2 봉지제(42)로 봉지한다.Then, because of the shape bent in the S-shape in the previous process, since the metal trace 12 and the ball land 13 can not be electrically connected, as shown in FIGS. 7a and 7b the metal trace ( The outer end of 12 and the ball land 13 are electrically connected. Subsequently, the entire region where the second metal wire 32 is located is sealed with the second encapsulant 42.
마지막으로, 가요성 기판(10)의 밑면을 통해 노출된 볼 랜드(13)에 솔더 볼(50)을 마운트하면, 도 9a 및 도 9b에 도시된 칩 스캐일 패키지가 완성된다.Finally, mounting the solder balls 50 on the ball lands 13 exposed through the bottom of the flexible substrate 10 completes the chip scale package shown in FIGS. 9A and 9B.
한편, 본 실시예에서는 개별 칩에 대한 제조 공정을 예로 들어서 설명하였으나, 복수개의 반도체 칩이 구성된 웨이퍼를 이와 대응하는 크기를 갖는 가요성 기판에 접착하여 상기와 같은 공정을 진행한 후 개별 칩으로 분리할 수도 있다. 물론, 웨이퍼를 가요성 기판에 접착한 후 바로 개별 칩으로 분리하는 공정을 먼저 실시하는 공정이 추가됨은 당연하다.Meanwhile, in the present embodiment, the manufacturing process for the individual chips has been described as an example. However, the wafers including the plurality of semiconductor chips are bonded to a flexible substrate having a corresponding size, and the process is performed as described above, and then separated into individual chips. You may. Of course, the process of first separating the wafer into individual chips immediately after bonding the wafer to the flexible substrate is added.
이상에서 설명한 바와 같이 본 발명에 의하면, S자 형태로 접힌 가요성 기판을 사용하게 되므로써, 별도의 지지물이 필요하지 않게 되고 또한 봉지제를 반도체 칩 두께 정도로 형성하는 것이 가능해진다.As described above, according to the present invention, by using the flexible substrate folded in the S-shape, no additional support is required, and the sealing agent can be formed to the thickness of the semiconductor chip.
이상에서는 본 발명에 의한 칩 스캐일 패키지의 제조 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.In the above, a preferred embodiment for carrying out a method for manufacturing a chip scale package according to the present invention has been illustrated and described, but the present invention is not limited to the above-described embodiment, and the gist of the present invention as claimed in the following claims. Various changes can be made by those skilled in the art without departing from the scope of the present invention.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036810A KR100336578B1 (en) | 2000-06-30 | 2000-06-30 | Method of fbricating chip scale package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036810A KR100336578B1 (en) | 2000-06-30 | 2000-06-30 | Method of fbricating chip scale package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002595A KR20020002595A (en) | 2002-01-10 |
| KR100336578B1 true KR100336578B1 (en) | 2002-05-16 |
Family
ID=19675119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036810A KR100336578B1 (en) | 2000-06-30 | 2000-06-30 | Method of fbricating chip scale package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100336578B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300862B (en) * | 2017-07-25 | 2020-07-10 | 致伸科技股份有限公司 | Fingerprint sensing chip packaging structure |
-
2000
- 2000-06-30 KR KR1020000036810A patent/KR100336578B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002595A (en) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| US6855575B2 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
| JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| KR20050022558A (en) | BGA package, manufacturing method thereof and stacked package comprising the same | |
| KR20020059851A (en) | Integrated circuit package formed at a wafer level | |
| JP2881733B2 (en) | Bottom lead type semiconductor package | |
| US6911737B2 (en) | Semiconductor device package and method | |
| US20040188818A1 (en) | Multi-chips module package | |
| KR20010068289A (en) | Bga semiconductor package improving solder joint reliability and fabrication method thereof | |
| US6650005B2 (en) | Micro BGA package | |
| KR100336578B1 (en) | Method of fbricating chip scale package | |
| KR100443516B1 (en) | Stack package and manufacturing method thereof | |
| KR100337455B1 (en) | Semiconductor Package | |
| KR19990060856A (en) | Ball grid array package | |
| KR100701685B1 (en) | Multi chip package | |
| KR100379085B1 (en) | Sealing Method of Semiconductor Device | |
| KR100708052B1 (en) | Semiconductor package | |
| KR100456815B1 (en) | Semiconductor package and method for attaching chip | |
| KR100337456B1 (en) | Frame for semiconductor package and manufacturing method of semiconductor package using same | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR100308116B1 (en) | chip scale package and method for fabricating the same | |
| KR100337459B1 (en) | Manufacturing method of semiconductor package | |
| KR100337460B1 (en) | Semiconductor devices | |
| TWI544596B (en) | Leadframe for ic package and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |