KR20010002264A - Ball grid array package - Google Patents

Ball grid array package Download PDF

Info

Publication number
KR20010002264A
KR20010002264A KR1019990021984A KR19990021984A KR20010002264A KR 20010002264 A KR20010002264 A KR 20010002264A KR 1019990021984 A KR1019990021984 A KR 1019990021984A KR 19990021984 A KR19990021984 A KR 19990021984A KR 20010002264 A KR20010002264 A KR 20010002264A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
pad
grid array
bonding
Prior art date
Application number
KR1019990021984A
Other languages
Korean (ko)
Inventor
이규진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990021984A priority Critical patent/KR20010002264A/en
Publication of KR20010002264A publication Critical patent/KR20010002264A/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PURPOSE: A ball grid array package is provided to improve the reliability of the ball grid array package by preventing the formation of the chip crack. CONSTITUTION: A ball grid array package comprises a printed circuit board(20) formed with a substrate pad(23). Junction pads(27) are arranged on the printed circuit board(20) in a matrix form. A wiring pattern(25) for electrically connecting the junction pads(27) is formed on the printed circuit board(20). A plurality of electrode pads(12) are formed on an active portion. The electrode pads(12) and the substrate pad(23) are bonded by an adhesive. An external connecting terminal is connected to the junction pads(27). The bonding portion is sealed with a molding resin(50). A metal plate(40) having a ring shape is attached to one side of the printed circuit board(20).

Description

볼 그리드 어레이 패키지{Ball Grid Array Package}Ball Grid Array Package

본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 인쇄 회로 기판 상에 반도체 칩이 플립 칩 본딩되어 있는 형태의 볼 그리드 어레이 패키지(Ball Grid Array Package; 이하 'BGA 패키지'라 한다)에 관한 것이다.The present invention relates to a semiconductor chip package, and more particularly, to a ball grid array package (hereinafter, referred to as a 'BGA package') in which a semiconductor chip is flip-chip bonded onto a printed circuit board. .

오늘날 패키지는 소형화, 고밀도화되고 있으며, 반도체 칩의 성능 향상과 함께 패키지의 형태도 다양하게 변화되고 있다. 특히, BGA 패키지는 볼 형태의 외부 접속 단자가 패키지 일면 상에 배열되어 있는 구조를 갖는 것으로서, 일반적으로 많이 알려져 있는 쿼드 플랫 패키지(Quad Flat Package;QFP)에 비해 전기적 특성이 우수하고 다핀화에도 쉽게 대응이 가능하다는 이점이 있어서 현재 널리 이용되고 있다. 이러한 BGA 패키지의 구현에 있어서 반도체 칩을 인쇄 회로 기판(Printed Circuit Board; PCB)에 실장할 때 대표적으로 사용되는 상호 접속 방법으로 와이어 본딩(wire bonding) 방법과 플립 칩 본딩(Flip Chip Bonding) 방법이 있다. 특히, 플립 칩 본딩 방법은 반도체 칩과 인쇄 회로 기판 사이의 전기적 특성을 향상시킬 수 있는 방법으로 고속 반도체 소자에 더욱 유리한 것으로 알려져 있다. 플립 칩 본딩을 적용한 BGA 패키지의 경우에 적용되는 반도체 칩은 주로 고속 에스램(SRAM; Static Random Access Memory)으로 현재는 4메가비트(Mbit) 메모리 용량이 주류를 이루고 있다. 하지만, 앞으로는 16메가비트 이상의 메모리 용량이 예상이 되고 이 경우 반도체 칩의 크기가 크게 증가할 것으로 기대된다. 일반적인 BGA 패키지를 소개하기로 한다.Today's packages are becoming smaller and denser, and the shape of the package is changing with the improvement of the performance of semiconductor chips. In particular, the BGA package has a structure in which an external connection terminal in the form of a ball is arranged on one surface of the package. The BGA package has better electrical characteristics and is easier to multi-pin than a commonly known quad flat package (QFP). It is widely used because of the advantage of being able to cope. In the implementation of such a BGA package, a wire bonding method and a flip chip bonding method are typical interconnection methods used when mounting a semiconductor chip on a printed circuit board (PCB). have. In particular, the flip chip bonding method is known to be more advantageous for high-speed semiconductor devices as a method capable of improving electrical characteristics between the semiconductor chip and the printed circuit board. In the case of BGA packages using flip chip bonding, the semiconductor chip is mainly a high-speed static random access memory (SRAM), and currently, 4 Mbit memory capacity is mainstream. However, in the future, memory capacity of 16 megabits or more is expected, and in this case, the size of the semiconductor chip is expected to increase significantly. Let's introduce a generic BGA package.

도 1은 종래 기술에 따른 플립 칩 본딩된 반도체 칩을 갖는 BGA 패키지를 나타내는 단면도이다.1 is a cross-sectional view illustrating a BGA package having a flip chip bonded semiconductor chip according to the prior art.

도 1을 참조하면, 본 발명의 BGA 패키지(100)는 소정의 배선 패턴(125)이 형성되어 있는 인쇄 회로 기판(120)의 상면에 반도체 칩(111)이 금속 범프(112)에 의해 실장되어 있고 그 배선 패턴(125)과 전기적으로 연결되도록 하여 인쇄 회로 기판(120)의 하면에 형성된 접합 패드(127)에 솔더 볼(130)이 부착되어 있으며 인쇄 회로 기판(120)과 반도체 칩(111) 사이의 전기적으로 접속된 부분이 성형수지(150)로 봉지되어 있는 구조이다.Referring to FIG. 1, in the BGA package 100 of the present invention, a semiconductor chip 111 is mounted by a metal bump 112 on an upper surface of a printed circuit board 120 on which a predetermined wiring pattern 125 is formed. The solder ball 130 is attached to the bonding pad 127 formed on the lower surface of the printed circuit board 120 to be electrically connected to the wiring pattern 125. The printed circuit board 120 and the semiconductor chip 111 are attached to each other. The electrically connected part therebetween is sealed by the molding resin 150.

반도체 칩(111)의 전극 패드(112)는 금속 범프(114)에 의해 인쇄 회로 기판(120)의 상면에 형성된 기판 패드(123)와 접속되고 기판 패드(123)이 배선 패턴(125)에 의해 접합 패드(127)에 연결되며, 이 접합 패드(127)에 솔더 볼(127)이 부착되어 반도체 칩(111)의 전극 패드(112)로부터 솔더 볼(127)까지의 전기적인 연결이 이루어진다.The electrode pad 112 of the semiconductor chip 111 is connected with the substrate pad 123 formed on the upper surface of the printed circuit board 120 by the metal bumps 114, and the substrate pad 123 is connected by the wiring pattern 125. The solder ball 127 is attached to the bonding pad 127, and an electrical connection is made from the electrode pad 112 of the semiconductor chip 111 to the solder ball 127.

그리고, 금속범프(114)로 접속된 반도체 칩(111)과 기판 몸체(121) 상부면 사이에 충전된 성형 수지(150)에 의해 금속 범프(114)의 접합 부위가 외부 환경으로부터 보호되어 반도체 칩(111)과 인쇄 회로 기판(120)과의 전기적 접속에 대한 신뢰성이 확보되고 있다.The bonding portion of the metal bumps 114 is protected from the external environment by the molding resin 150 filled between the semiconductor chip 111 connected to the metal bumps 114 and the upper surface of the substrate body 121. The reliability of the electrical connection between the 111 and the printed circuit board 120 is secured.

그런데, 이와 같은 구조를 갖는 종래의 BGA 패키지는 반도체 칩의 한쪽 면에서 열팽창 계수가 다른 금속 범프, 성형 수지, 인쇄회로기판 등 여러 가지 재질이 서로 접하고 있기 때문에 열팽창 정도의 차이에서 오는 열적 불균형으로 인하여 인쇄 회로 기판의 휨(warpage)이 발생될 수 있다. 인쇄 회로 기판의 휨은 주기적 온도 테스트에서 크랙(crack)을 유발시키기는 문제점을 갖고 있다.However, in the conventional BGA package having such a structure, various materials such as metal bumps, molded resins, and printed circuit boards having different thermal expansion coefficients are in contact with each other due to thermal imbalance resulting from the difference in thermal expansion degree. Warpage of the printed circuit board may occur. Warping of printed circuit boards has a problem of causing cracks in periodic temperature tests.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 각 재질간의 열적 불균형에서 오는 인쇄 회로 기판의 휨을 방지할 수 있도록 하고 패키지 내부에서 발생되는 열을 분산 또는 방출할 수 있도록 하는 구조의 BGA 패키지를 제공하는 데에 목적이 있다.The present invention is to solve the above problems, to provide a BGA package structure that can prevent the bending of the printed circuit board resulting from thermal imbalance between the materials and to disperse or dissipate heat generated inside the package. The purpose is to.

도 1은 종래 기술에 따른 플립 칩 본딩된 반도체 칩을 갖는 볼 그리드 어레이 패키지를 나타낸 단면도.1 is a cross-sectional view of a ball grid array package having a flip chip bonded semiconductor chip according to the prior art.

도 2는 본 발명에 따른 플립 칩 본딩된 반도체 칩을 갖는 볼 그리드 어레이 패키지를 나타낸 단면도.2 is a cross-sectional view of a ball grid array package having flip chip bonded semiconductor chips in accordance with the present invention.

도 3은 도 2의 볼 그리드 어레이 패키지의 저면도.3 is a bottom view of the ball grid array package of FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10,100: 볼 그리드 어레이 패키지 11,111: 반도체 칩10,100: ball grid array package 11,111: semiconductor chip

12,112: 전극 패드 13,113: 보호막12,112: electrode pad 13,113: protective film

14,114: 금속 범프 20,120: 인쇄 회로 기판14,114: metal bump 20,120: printed circuit board

21,121: 기판 몸체 23,123: 기판 패드21,121: substrate body 23,123: substrate pad

25,125: 배선 패턴 27,127: 접합 패드25,125: wiring pattern 27,127: bonding pads

30,130: 솔더 볼 35: 접착 테이프30,130: solder ball 35: adhesive tape

40: 금속판 50,150: 성형수지40: metal plate 50,150: molding resin

이와 같은 목적을 달성하기 위한 본 발명에 따른 BGA 패키지는 기판 몸체의 일면에 기판 패드가 형성되어 있고, 그에 대응되는 반대면에 접합 패드가 매트릭스 배열을 이루도록 형성되어 있으며, 기판 패드와 접합 패드를 전기적으로 연결하는 배선 패턴이 형성되어 있는 인쇄 회로 기판과; 활성면에 복수의 전극 패드가 형성되어 있는 반도체 칩을 포함하며, 반도체 칩의 전극 패드가 기판 패드에 접합수단에 의해 플립 칩 본딩되어 있고, 접합 패드에 외부 접속 단자가 부착되어 있으며, 전극패드와 접합 수단의 접합 부위가 성형수지로 봉지되어 있는 BGA 패키지에 있어서, 외부 접속 단자가 부착되는 인쇄 회로 기판 면의 외부 접속 단자의 외측 영역에 링 형태의 금속판이 부착되어 있는 것을 특징으로 한다.The BGA package according to the present invention for achieving the above object is formed with a substrate pad on one surface of the substrate body, the bonding pad is formed on the opposite surface to form a matrix arrangement, the electrical connection between the substrate pad and the bonding pad A printed circuit board having a wiring pattern connected thereto; A semiconductor chip having a plurality of electrode pads formed on an active surface thereof, the electrode pad of the semiconductor chip being flip-chip bonded to the substrate pad by bonding means, the external connection terminal being attached to the bonding pad, A BGA package in which a bonding portion of a bonding means is sealed with a molding resin, characterized in that a ring-shaped metal plate is attached to an outer region of an external connection terminal on the surface of a printed circuit board to which an external connection terminal is attached.

이하 첨부 도면을 참조하여 본 발명에 따른 BGA 패키지의 실시예를 소개하기로 한다.Hereinafter, an embodiment of a BGA package according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 플립 칩 본딩된 반도체 칩을 갖는 BGA 패키지를 나타낸 단면도이고, 도 3은 도 2의 BGA 패키지의 저면도이다.2 is a cross-sectional view illustrating a BGA package having a flip chip bonded semiconductor chip according to the present invention, and FIG. 3 is a bottom view of the BGA package of FIG. 2.

본 발명의 실시예로서 도 2와 도 3에 도시되어 있는 BGA 패키지는(10)는 인쇄 회로 기판(20)의 상면에 반도체 칩(11)이 금속 범프(12)에 의해 플립 칩 본딩되어 있고, 인쇄 회로 기판(20)의 하면에 솔더 볼(30)이 부착되어 있는 구조로서, 인쇄 회로 기판(20)의 하면에는 링 형태를 갖는 금속판(40)이 부착되어 있다.In the BGA package shown in FIGS. 2 and 3 as an embodiment of the present invention, the semiconductor chip 11 is flip chip bonded to the upper surface of the printed circuit board 20 by the metal bumps 12. The solder ball 30 is attached to the lower surface of the printed circuit board 20, and a metal plate 40 having a ring shape is attached to the lower surface of the printed circuit board 20.

여기서 사용된 반도체 칩(11)은 소정의 집적회로가 형성되어 있는 활성면이 보호막(13)으로 덮여 있고 활성면의 가장자리 둘레에 복수의 전극패드(12)가 형성되어 있는 에지 패드형(edge pad type)으로서, 반도체 칩(11)의 각각의 전극 패드(12)에는 인쇄 회로 기판(20)에 플립 칩 본딩될 수 있도록 소정의 높이로 금속범프(14)가 형성되어 있다. 전극 패드(12)가 형성되어 있는 활성면은 보호막(13)으로 덮여 보호된다.The semiconductor chip 11 used here is an edge pad type in which an active surface on which a predetermined integrated circuit is formed is covered with a protective film 13 and a plurality of electrode pads 12 are formed around the edge of the active surface. type), each of the electrode pads 12 of the semiconductor chip 11 is formed with a metal bump 14 at a predetermined height so as to be flip chip bonded to the printed circuit board 20. The active surface on which the electrode pad 12 is formed is covered with the protective film 13 to protect it.

그리고, 인쇄 회로 기판(20)은 반도체 칩(11)과의 전기적인 연결을 위한 기판 패드(23)가 기판 몸체(21)의 상면에 형성되어 있고, 외부 실장 수단과의 접합을 위한 솔더 볼(30)이 부착되는 볼 패드(27)가 기판 몸체(21)의 하면에 형성되어 있다. 소정의 전기적인 회로를 구성하도록 형성된 배선 패턴(25)에 의해 인쇄 회로 기판(20)의 기판 패드(23)와 볼 패드(27)가 전기적으로 연결되어 있다.In addition, the printed circuit board 20 has a substrate pad 23 formed on the upper surface of the substrate body 21 for electrical connection with the semiconductor chip 11, and a solder ball for bonding to an external mounting means ( A ball pad 27 to which 30 is attached is formed on the lower surface of the substrate body 21. The substrate pad 23 and the ball pad 27 of the printed circuit board 20 are electrically connected by the wiring pattern 25 formed to constitute a predetermined electrical circuit.

반도체 칩(11)의 전극 패드(112)에 형성된 금속 범프(14)가 인쇄 회로 기판(20)의 기판 패드(23)에 접합되어 실장되며, 이와 같은 실장에 따라 반도체 칩(11)과 인쇄 회로 기판(20)이 전기적으로도 연결된다. 그리고, 인쇄 회로 기판(20)의 접합 패드(27)에 부착된 솔더 볼(30)에 의해 외부 실장 수단에 실장할 수 있다.The metal bumps 14 formed on the electrode pads 112 of the semiconductor chip 11 are bonded to and mounted on the substrate pads 23 of the printed circuit board 20. The semiconductor chip 11 and the printed circuit are mounted according to such mounting. The substrate 20 is also electrically connected. The solder ball 30 attached to the bonding pads 27 of the printed circuit board 20 can be mounted on the external mounting means.

인쇄 회로 기판(20)의 하면에는 솔더 볼(30)의 외측의 영역에 사각의 링 형태를 갖는 금속판(40)이 접착 테이프(35)에 의해 부착되어 있다. 금속판(40)은 인쇄 회로 기판(20)을 중심으로 상부쪽의 반도체 칩(11)의 열팽창 계수가 하부쪽의 솔더 볼(30)에 비해 열팽창 계수가 작아 열적으로 불평형에 의한 인쇄 회로 기판(20)의 휘어짐을 보상할 수 있도록 열팽창 계수가 작은 재질이다. 여기서, 금속판(40)은 솔더 볼(30)의 높이보다는 작도록 하여 외부 실장 기판에 패키지를 실장할 때 실장이 되지 않는 문제가 발생되지 않도록 한다.On the lower surface of the printed circuit board 20, a metal plate 40 having a rectangular ring shape is attached to an area outside the solder ball 30 with an adhesive tape 35. The metal plate 40 has a thermal expansion coefficient smaller than that of the lower solder ball 30 in the upper portion of the semiconductor chip 11 around the printed circuit board 20, so that the printed circuit board 20 is thermally unbalanced. It is a material with a small coefficient of thermal expansion to compensate for the warpage. Here, the metal plate 40 is smaller than the height of the solder ball 30 so that the problem of not mounting when the package is mounted on the external mounting substrate does not occur.

금속 범프(14)로 접속된 반도체 칩(11)과 기판 몸체(21) 상부면 사이에 언더필(underfill) 방법으로 성형 수지(50)가 충전됨으로써 금속 범프(14)의 접합 부위를 물리적으로나 화학적인 외부환경으로부터 보호하여 반도체 칩(11)과 인쇄 회로 기판(20)과의 전기적 접속에 대한 신뢰성을 확보하고 있다.The molding resin 50 is filled between the semiconductor chip 11 connected by the metal bumps 14 and the upper surface of the substrate body 21 by an underfill method to physically or chemically bond the bonding portions of the metal bumps 14 to each other. By protecting from the external environment, the reliability of the electrical connection between the semiconductor chip 11 and the printed circuit board 20 is ensured.

이상의 실시예에서 살펴본 바와 같이 본 발명에 따른 BGA 패키지는 솔더 볼이 부착되어 있는 인쇄 회로 기판에서 솔더 볼이 위치하지 않은 영역에 링 형태의 열팽창 계수가 작은 금속판을 부착하여 인쇄 회로 기판 상부와 하부의 열적 평형이 이루어지도록 하고 인쇄 회로 기판의 물리적 강도를 보강하여 인쇄 회로 기판의 휘어짐을 방지한다. 또한, 이 금속판이 패키지에서 발생되는 열의 분산 및 방출 작용도 한다.As described in the above embodiments, the BGA package according to the present invention attaches a metal plate having a small coefficient of thermal expansion in the form of a ring to a region where the solder ball is not located on the printed circuit board to which the solder balls are attached, thereby Thermal equilibrium is achieved and the physical strength of the printed circuit board is reinforced to prevent bending of the printed circuit board. In addition, this metal plate also serves to dissipate and dissipate heat generated in the package.

한편 본 발명에 따른 BGA 패키지는 상기 소개한 실시예에 제한되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형 실시가 가능하다.Meanwhile, the BGA package according to the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the technical spirit of the present invention.

이와 같은 본 발명에 의한 BGA 패키지에 의하면, 패키지 내부의 열적 불균형으로 발생되는 인쇄 회로 기판의 휨을 방지함으로써 온도 순환 시험에서 발생되는 칩 크랙(chip crack)의 발생을 방지하여 패키지 신뢰성을 향상시킬 수 있다.According to the BGA package according to the present invention, by preventing the bending of the printed circuit board caused by thermal imbalance in the package, it is possible to prevent the occurrence of chip crack generated in the temperature cycling test to improve the package reliability. .

Claims (2)

기판 몸체의 일면에 기판 패드가 형성되어 있고, 그에 대응되는 반대면에 접합 패드가 매트릭스 배열을 이루도록 형성되어 있으며, 상기 기판 패드와 상기 접합 패드를 전기적으로 연결하는 배선 패턴이 형성되어 있는 인쇄 회로 기판과; 활성면에 복수의 전극 패드가 형성되어 있는 반도체 칩을 포함하며, 상기 반도체 칩의 전극 패드와 상기 기판 패드가 접합 수단에 의해 플립 칩 본딩되어 있고, 상기 접합 패드에 외부 접속 단자가 부착되어 있으며, 상기 전극 패드와 접합 수단의 접합 부위가 성형수지로 봉지되어 있는 BGA 패키지에 있어서, 상기 외부 접속 단자가 부착되어 있는 인쇄 회로 기판의 일면에 외부 접속 단자의 외측 영역에 위치하도록 링 형태의 금속판이 부착되어 있는 것을 특징으로 하는 볼 그리드 어레이 패키지.A printed circuit board having a substrate pad formed on one surface of a substrate body, and a bonding pad formed on a surface opposite to the substrate body, and a wiring pattern for electrically connecting the substrate pad and the bonding pad to each other. and; A semiconductor chip having a plurality of electrode pads formed on an active surface, the electrode pad of the semiconductor chip and the substrate pad being flip chip bonded by bonding means, and an external connection terminal attached to the bonding pad, In a BGA package in which a bonding portion of the electrode pad and the bonding means is sealed with a molding resin, a metal plate in the form of a ring is attached to one surface of the printed circuit board to which the external connection terminal is attached, in an outer region of the external connection terminal. Ball grid array package, characterized in that. 제 1항에 있어서, 상기 외부 접속 단자는 솔더 볼이며 상기 금속판은 사각 형상의 링 형태로서 상기 인쇄 회로 기판으로부터의 돌출 높이가 솔더 볼보다 작은 것을 특징으로 하는 볼 그리드 어레이 패키지.The ball grid array package of claim 1, wherein the external connection terminal is a solder ball and the metal plate has a rectangular ring shape, and a protruding height from the printed circuit board is smaller than that of the solder ball.
KR1019990021984A 1999-06-14 1999-06-14 Ball grid array package KR20010002264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990021984A KR20010002264A (en) 1999-06-14 1999-06-14 Ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021984A KR20010002264A (en) 1999-06-14 1999-06-14 Ball grid array package

Publications (1)

Publication Number Publication Date
KR20010002264A true KR20010002264A (en) 2001-01-15

Family

ID=19591993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021984A KR20010002264A (en) 1999-06-14 1999-06-14 Ball grid array package

Country Status (1)

Country Link
KR (1) KR20010002264A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426500B1 (en) * 2001-07-03 2004-04-13 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426500B1 (en) * 2001-07-03 2004-04-13 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Similar Documents

Publication Publication Date Title
US6768190B2 (en) Stack type flip-chip package
US7339278B2 (en) Cavity chip package
US7368821B2 (en) BGA semiconductor chip package and mounting structure thereof
US7446408B2 (en) Semiconductor package with heat sink
US5859474A (en) Reflow ball grid array assembly
US6737755B1 (en) Ball grid array package with improved thermal characteristics
US8796847B2 (en) Package substrate having main dummy pattern located in path of stress
US20060249852A1 (en) Flip-chip semiconductor device
US20120205802A1 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
KR20030018642A (en) Stack chip module
US20040212069A1 (en) Multi-chips stacked package
US6856027B2 (en) Multi-chips stacked package
US20070090533A1 (en) Closed loop thermally enhanced flip chip BGA
JP2812238B2 (en) Mounting method of LSI package having metal bump
KR100400826B1 (en) semiconductor package
US20060180944A1 (en) Flip chip ball grid array package with constraint plate
KR20010002264A (en) Ball grid array package
KR100233861B1 (en) Bga semiconductor package
KR100570512B1 (en) Chip scale type semiconductor package
KR20080084075A (en) Stacked semiconductor package
US20050146050A1 (en) Flip chip package structure and chip structure thereof
KR20080074654A (en) Stack semiconductor package
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR20010002704A (en) Ball grid array package and manufacturing method thereof
KR100352117B1 (en) Semiconductor package structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination