KR20010001450A - A forming method for storage node of semiconductor device - Google Patents
A forming method for storage node of semiconductor device Download PDFInfo
- Publication number
- KR20010001450A KR20010001450A KR1019990020672A KR19990020672A KR20010001450A KR 20010001450 A KR20010001450 A KR 20010001450A KR 1019990020672 A KR1019990020672 A KR 1019990020672A KR 19990020672 A KR19990020672 A KR 19990020672A KR 20010001450 A KR20010001450 A KR 20010001450A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- film
- forming
- layer
- etching
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
- F16D65/00—Parts or details
- F16D65/005—Components of axially engaging brakes not otherwise provided for
- F16D65/0081—Brake covers
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
- F16D55/00—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes
- F16D2055/0004—Parts or details of disc brakes
- F16D2055/0037—Protective covers
Abstract
Description
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로서, 특히 고유전체인 BST((Ba1-xSrx)TiO3)막을 사용하는 캐패시터에서 감광막을 사용하여 오목한 실린더형 저장전극을 형성하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a storage electrode of a semiconductor device, and more particularly, to forming a concave cylindrical storage electrode using a photosensitive film in a capacitor using a BST ((Ba 1-x Sr x ) TiO 3 ) film which is a high dielectric material. The present invention relates to a method for forming a storage electrode of a semiconductor device that enables high integration of the semiconductor device.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.Recently, due to the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance due to a decrease in cell size.
특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자에서는 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막의 두께를 얇게 하거나 또는 저장전극의 표면적을 증가시키는 등의 방법이 있다.In particular, in a DRAM device composed of one MOS transistor and a capacitor, a material having a high dielectric constant is used as the dielectric film, a thickness of the dielectric film is increased, or the surface area of the storage electrode is increased in order to increase the capacitance of the capacitor. There is a way.
도시되어 있지는 않지만, 종래기술에 따른 반도체소자의 저장전극 형성방법을 살펴보면 다음과 같다.Although not shown, a method of forming a storage electrode of a semiconductor device according to the related art is as follows.
먼저, 반도체기판 상에 소자분리 산화막과 게이트 산화막을 형성하고, 게이트전극과 소오스/드레인전극으로 구성되는 모스 전계효과 트랜지스터 및 비트라인을 형성한 후, 상기 구조의 전표면에 층간절연막을 형성한다.First, a device isolation oxide film and a gate oxide film are formed on a semiconductor substrate, a MOS field effect transistor and a bit line formed of a gate electrode and a source / drain electrode are formed, and then an interlayer insulating film is formed on the entire surface of the structure.
그 다음 상기 소오스/드레인전극 중 저장전극 콘택으로 예정되어 있는 부분 상측의 층간절연막을 제거하여 저장전극 콘택홀을 형성하고, 상기 콘택홀을 통하여 소오스/드레인전극과 접촉되는 저장전극을 다결정실리콘층 패턴으로 형성한 후, 상기 저장전극의 표면에 산화막(Oxide)-질화막(Nitride)-산화막(Oxide)구조의 유전체막을 형성하고, 상기 유전체막상에 플레이트전극을 형성하여 캐패시터를 완성한다.Next, a storage electrode contact hole is formed by removing an interlayer insulating layer on the upper portion of the source / drain electrode, which is supposed to be a storage electrode contact, and the storage electrode contacting the source / drain electrode through the contact hole is a polysilicon layer pattern. After the formation, the dielectric film having an oxide-nitride-oxide structure is formed on the surface of the storage electrode, and a plate electrode is formed on the dielectric film to complete the capacitor.
상기와 같은 종래기술에 따른 반도체소자의 캐패시터에서 유전체막은 고유전율, 저누설전류밀도, 높은 절연파괴전압 및 상하측 전극과의 안정적인 계면특성 등이 요구되는데, 상기 산화막은 유전상수가 약 3.8 정도이고 질화막은 약 7.2 정도로 비교적 작고, 전극으로 사용되는 다결정실리콘층은 비저항이 800 ∼ 1000μΩ㎝ 정도로 비교적 높아 정전용량이 제한된다.In the capacitor of the semiconductor device according to the prior art as described above, the dielectric film requires high dielectric constant, low leakage current density, high dielectric breakdown voltage, and stable interfacial characteristics with the upper and lower electrodes. The oxide film has a dielectric constant of about 3.8. The nitride film is relatively small at about 7.2, and the polysilicon layer used as the electrode has a relatively high resistivity of about 800 to 1000 mu OMEGA cm.
상기와 같은 문제점을 해결하기 위하여 산화막-질화막-산화막의 적층구조로된 유전체막 대신에 Ta2O5막 또는 BST막과 같은 고유전체막을 사용한다.In order to solve the above problems, a high-k dielectric film such as a Ta 2 O 5 film or a BST film is used instead of the dielectric film having an oxide-nitride-oxide film stacked structure.
상기 BST막은 256M DRAM 이상의 고집적 메모리 소자의 캐패시터의 유전체막으로 사용이 널리 고려되고 있다.The BST film is widely considered to be used as a dielectric film of a capacitor of a high density memory device of 256M DRAM or more.
상기 BST막과 같은 고유전체를 사용하는 캐패시터에서는 저장전극물질으로 플라티늄(Platinium)막 또는 이리듐(Iridium)막을 사용하는데, 상기 저장전극물질들은 식각하기 어려워서 미세패턴을 형성하기 힘들다. 즉, 저장전극을 형성하는 방법에는 감광막 패턴을 식각마스크로 사용하여 식각하거나, 하드마스크를 식각마스크로 사용하여 식각할 수 있지만, 이는 모두 고집적소자 개발에 적용가능한 85。이상의 프로파일(profile)을 얻기 힘들다. 또한, 화학적으로 매우 안정한 귀금속(noble metal)인 플라티늄이나 이리듐이 화학적으로 반응하는 상태(condition)를 찾기 어려운 문제점이 있다.In a capacitor using a high dielectric material such as the BST film, a platinum film or an iridium film is used as a storage electrode material, and the storage electrode materials are difficult to be etched to form a fine pattern. That is, the method of forming the storage electrode can be etched by using the photoresist pattern as an etch mask or by using a hard mask as an etch mask, but all of them obtain a profile of 85 ° or more applicable to the development of highly integrated devices. Hard. In addition, there is a problem in that it is difficult to find a condition in which platinum or iridium, which is a chemically very stable noble metal, chemically reacts.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, BST막을 유전체막으로 사용하는 캐패시터의 형성공정에서 저장전극으로 예정되는 부분을 노출시키는 희생절연막 상부에 일정 두께의 저장전극물질을 형성하고, 감광막으로 평탄화시킨 다음 상기 감광막을 전면식각한 후, 상기 저장전극물질을 전면식각하여 버티칼한 프로파일을 갖으며 미세하고 오목한 형태의 저장전극을 형성함으로써 전기적 특성을 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.In order to solve the above problems of the prior art, a storage electrode material having a predetermined thickness is formed on a sacrificial insulating film exposing a portion intended as a storage electrode in a process of forming a capacitor using a BST film as a dielectric film. After the planarization of the photoresist film, the entire surface of the photoresist is etched, and then the storage electrode material is etched entirely to form a storage electrode having a vertical profile and having a fine concave shape, thereby improving the electrical characteristics of the semiconductor device. Its purpose is to.
도 1 내지 도 8 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.1 to 8 are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.
〈도면의 주요부분에 대한 부호 설명〉<Explanation of symbols on main parts of the drawing>
11 : 반도체기판 13 : 층간절연막11 semiconductor substrate 13 interlayer insulating film
15 : 저장전극 콘택플러그 17 : 식각방지막15: storage electrode contact plug 17: etching prevention film
19 : 희생절연막 21 : 제1감광막 패턴19: sacrificial insulating film 21: the first photosensitive film pattern
23 : 콘택홀 25 : 확산방지막23 contact hole 25 diffusion barrier
27 : 저장전극용 박막 29 : 제2감광막27: thin film for storage electrode 29: second photosensitive film
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,In order to achieve the above object, the storage electrode forming method of the semiconductor device according to the present invention,
반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having a storage electrode contact plug on the semiconductor substrate;
상기 층간절연막 상부에 식각방지막과 희생절연막 적층구조를 형성하는 공정과,Forming an etch stop layer and a sacrificial insulating layer stacked structure on the interlayer insulating layer;
저장전극마스크를 식각마스크로 상기 적층구조를 식각하여 저장전극 콘택플러그를 노출시키는 콘택홀을 형성하는 공정과,Forming a contact hole exposing the storage electrode contact plug by etching the stack structure using the storage electrode mask as an etch mask;
상기 구조 전표면에 확산방지막과 저장전극용 박막을 형성하는 공정과,Forming a diffusion barrier and a storage electrode thin film on the entire surface of the structure;
상기 구조 전표면에 감광막을 도포하되, 상기 저장전극 콘택홀을 매립시켜 평탄화하는 공정과,Applying a photoresist film to the entire surface of the structure, and filling the storage electrode contact hole to planarize it;
상기 감광막을 전면식각하여 상기 저장전극 콘택홀 내부에만 감광막 패턴이 남게 하는 공정과,Etching the entire surface of the photoresist layer so that the photoresist pattern remains only inside the storage electrode contact hole;
상기 저장전극용 박막을 플라즈마로 전면식각하여 전극과 전극간을 분리시키고, 상기 감광막 패턴을 제거하는 공정과,Etching the entire surface of the storage electrode thin film with plasma to separate the electrodes from the electrodes, and removing the photoresist pattern;
상기 희생절연막을 제거하여 버티칼한 프로파일을 갖는 실린더형 저장전극을 형성하는 공정을 포함하는 것을 특징으로 한다.And removing the sacrificial insulating film to form a cylindrical storage electrode having a vertical profile.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 8 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.1 to 8 are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.
먼저, 반도체기판(11) 상에 소자분리절연막(도시안됨), 게이트 산화막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인영역(도시안됨)으로 구성되는 모스 전계효과 트랜지스터 및 비트라인(도시안됨)을 형성한 다음, 전체표면 상부에 스텝 커버리지(step coverage)가 우수한 절연막을 사용하여 층간절연막(13)을 형성한다.First, a MOSFET isolation layer (not shown) and a gate oxide film (not shown) are formed on the semiconductor substrate 11, and a MOS field effect transistor including a gate electrode (not shown) and a source / drain region (not shown) and After forming the bit line (not shown), an interlayer insulating film 13 is formed using an insulating film having excellent step coverage on the entire surface.
다음, 저장전극 콘택마스크를 이용하여 상기 층간절연막(13)을 식각하여 상기 반도체기판(11)에서 저장전극 콘택으로 예정되는 부분을 노출시키는 저장전극 콘택홀(도시안됨)을 형성한다.Next, the interlayer insulating layer 13 is etched using a storage electrode contact mask to form a storage electrode contact hole (not shown) that exposes a portion of the semiconductor substrate 11 to be a storage electrode contact.
그 다음, 전체표면 상부에 화학기상증착(chemical vapor deposition, 이하 CVD 라 함)방법으로 다결정실리콘층(도시안됨)을 증착한 후, 상기 저장전극 콘택홀 내에만 상기 다결정실리콘층이 남도록 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정이나 전면식각공정으로 상기 다결정실리콘층을 제거하여 저장전극 콘택플러그(15)를 형성한다.Then, after depositing a polysilicon layer (not shown) by chemical vapor deposition (CVD) on the entire surface, chemical mechanical polishing so that the polycrystalline silicon layer remains only in the storage electrode contact hole. The storage silicon contact plug 15 is formed by removing the polysilicon layer by a chemical mechanical polishing (hereinafter referred to as CMP) process or an entire surface etching process.
다음, 전체표면 상부에 식각방지막(17)을 형성한다. 상기 식각방지막(17) 후속공정에서 저장전극 패턴을 형성한 후 희생절연막의 제거공정시 상기 층간절연막(13)이 제거되는 것을 방지하기 위하여 SiON막 또는 SiN막으로 형성한다.Next, an etch stop layer 17 is formed on the entire surface. After the storage electrode pattern is formed in a subsequent step of the etch stop layer 17, a SiON layer or a SiN layer is formed to prevent the interlayer dielectric layer 13 from being removed during the removal process of the sacrificial dielectric layer.
그 다음, 상기 식각방지막(17) 상부에 희생절연막(19)을 형성한다. 상기 희생절연막(19)은 상기 식각방지막(17)과 식각선택비차이를 갖는 PSG(phospho silicate glass)막으로 형성한다.Next, a sacrificial insulating film 19 is formed on the etch stop layer 17. The sacrificial insulating layer 19 is formed of a PSG (phospho silicate glass) film having an etching selectivity difference with the etch stop layer 17.
다음, 상기 희생절연막(19) 상부에 저장전극으로 예정되는 부분을 노출시키는 제1감광막 패턴(21)을 형성한다. (도 1참조)Next, a first photoresist layer pattern 21 is formed on the sacrificial insulating layer 19 to expose a portion intended as a storage electrode. (See Fig. 1)
그 다음, 상기 제1감광막 패턴(21)을 식각마스크로 상기 희생절연막(19)과 식각방지막(17)을 식각하여 상기 저장전극 콘택플러그(15)를 노출시키는 콘택홀(23)을 형성한다. 이때, 상기 식각공정은 상기 식각방지막(17)을 식각장벽으로 이용하여 자기정렬콘택식각을 하면 상기 층간절연막(13)의 손실을 최소화시키고, 그 후 상기 식각방지막(17)을 식각함으로써 공정마진을 증가시킬 수 있다.Next, the sacrificial insulating layer 19 and the etch stop layer 17 are etched using the first photoresist pattern 21 as an etch mask to form a contact hole 23 exposing the storage electrode contact plug 15. In the etching process, when the self-aligned contact is etched using the etch barrier 17 as an etch barrier, the loss of the interlayer dielectric 13 is minimized, and then the process margin is etched by etching the etch stop 17. Can be increased.
다음, 상기 제1감광막 패턴(21)을 제거한다. (도 2참조)Next, the first photoresist pattern 21 is removed. (See Fig. 2)
그 다음, 전체표면 상부에 소정 두께의 확산방지막(25)을 형성하되, 상기 확산방지막(25)은 TiN막 또는 TiAlN막 또는 IrO2막을 사용하여 형성한다. 상기 확산방지막(25)은 후속공정에서 형성되는 저장전극용 박막인 플라티늄막 또는 이리듐막의 증착시 접착층으로 사용되고, 유전체막인 BST막의 형성시 상기 BST막 내의 산소가 플라티늄막을 통해서 저장전극 콘택플러그(15)를 산화시키는 것을 방지하는 역할을 한다.Next, a diffusion barrier 25 having a predetermined thickness is formed on the entire surface, and the diffusion barrier 25 is formed using a TiN film, a TiAlN film, or an IrO 2 film. The diffusion barrier 25 is used as an adhesive layer in the deposition of a platinum film or an iridium film, which is a thin film for a storage electrode, formed in a subsequent process, and oxygen in the BST film is formed through a platinum film when the BST film is formed as a dielectric film. ) To prevent oxidation.
다음, 상기 확산방지막(25) 상부에 저장전극용 박막(27)을 형성한다. 상기 저장전극용 박막(27)은 플라티늄(Pt)막 또는 이리듐(Ir)막으로 형성하되, 상기 콘택홀(23)의 내부에 일정 두께로 증착되도록 한다. (도 3참조)Next, a thin film 27 for a storage electrode is formed on the diffusion barrier 25. The storage electrode thin film 27 is formed of a platinum (Pt) film or an iridium (Ir) film, and deposited to a predetermined thickness inside the contact hole 23. (See Fig. 3)
그 다음, 상기 저장전극용 박막(27) 상부에 제2감광막(29)을 도포한다. 이때, 상기 제2감광막(29)은 상기 콘택홀(23) 내부에 형성된 저장전극용 박막(27)에 의해 형성된 틈을 모두 메울 수 있도록 평탄화특성이 우수하고, 후속 저장전극용 박막의 식각공정시 고온에서도 열화되지 않는 내열성을 갖는 물질을 사용한다. (도 4참조)Next, a second photosensitive layer 29 is coated on the storage electrode thin film 27. In this case, the second photoresist layer 29 has excellent planarization characteristics so as to fill all the gaps formed by the storage electrode thin film 27 formed in the contact hole 23. A material having heat resistance that does not deteriorate even at high temperatures is used. (See Fig. 4)
다음, 상기 제2감광막(29)을 O2플라즈마를 사용하여 전면식각하되, 플라즈마 분석기를 통해서 식각종말점을 감지하면서 실시한다. 상기 전면식각공정후 상기 콘택홀(23) 내부에만 제2감광막(29)이 남게 된다. (도 5참조)Next, the second photoresist layer 29 is etched using O 2 plasma, while the etching end point is sensed through a plasma analyzer. After the entire surface etching process, the second photoresist layer 29 remains only inside the contact hole 23. (See Fig. 5)
그 다음, 상기 저장전극용 박막(27)을 Ar/Cl2혼합플라즈마를 이용하여 전면식각하여 상기 콘택홀(23) 내에 형성되어 있는 저장전극용 박막(27)을 서로 고립시킨다.Next, the storage electrode thin film 27 is completely etched by using an Ar / Cl 2 mixed plasma to isolate the storage electrode thin film 27 formed in the contact hole 23 from each other.
그 후, 상기 희생절연막(19) 상부에 남아있는 저장전극용 박막(27)을 제거하되, 상기 희생절연막(19)의 손실을 최소화하기 위하여 Cl2플라즈마를 이용하여 식각한다. 이때, 상기 콘택홀(23) 내부의 제2감광막(29) 때문에 상기 저장전극용 박막(27)은 식각되지 않는다.Thereafter, the thin film 27 for the storage electrode remaining on the sacrificial insulating layer 19 is removed, and is etched using Cl 2 plasma to minimize the loss of the sacrificial insulating layer 19. In this case, the storage electrode thin film 27 is not etched because of the second photoresist layer 29 inside the contact hole 23.
다음, 상기 콘택홀(23) 내에 매립되어 있는 제2감광막(29) 패턴은 O2플라즈마를 사용하여 제거한다. 이때, 상기 제2감광막(29) 패턴은 O2플라즈마의 양은 증가시키고 파워를 낮추어 상기 저장전극용 박막(27)에 영향을 미치지 않도록 제거한다. (도 7참조)Next, the pattern of the second photoresist layer 29 embedded in the contact hole 23 is removed using O 2 plasma. In this case, the second photoresist layer 29 pattern is removed to increase the amount of O 2 plasma and lower the power so as not to affect the thin film 27 for the storage electrode. (See Fig. 7)
그 다음, 상기 희생절연막(19)은 불산(HF)을 이용한 습식식각방법으로 제거함으로써 버티칼(vertical)한 프로파일(profile)을 갖는 실린더형 저장전극을 형성한다. 이때, 상기 식각방지막(17)이 식각장벽이 되어 하부의 층간절연막(13)이 손상되는 것을 방지한다. (도 8참조)Next, the sacrificial insulating film 19 is removed by a wet etching method using hydrofluoric acid (HF) to form a cylindrical storage electrode having a vertical profile. At this time, the etch barrier 17 serves as an etch barrier to prevent the lower interlayer dielectric 13 from being damaged. (See FIG. 8)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 유전체막으로 BST막을 사용하는 캐패시터에서 저장전극물질로 사용되는 플라티늄막이나 이리듐막은 식각하기 어렵기 때문에 희생절연막을 사용하여 저장전극 패턴을 형성하고 저장전극물질로 상기 플라티늄막 또는 이리듐막을 형성한 다음, 감광막을 형성하여 평탄화시킨 후 상기 감광막을 전면식각하여 저장전극물질에 의해 형성된 틈에만 남게한 다음, 상기 저장전극물질을 전면식각하여 서로 분리시킨 후 상기 감광막 및 희생절연막을 제거하여 버티칼한 프로파일을 갖는 실린더형의 저장전극을 형성함으로써 소자의 고집적화를 가능하게 하고 고유전특성이 우수한 캐패시터를 형성하고, 그에 따른 소자의 특성 및 수율을 향상시키는 이점이 있다.As described above, in the method of forming the storage electrode of the semiconductor device according to the present invention, since the platinum film or the iridium film used as the storage electrode material is difficult to be etched in the capacitor using the BST film as the dielectric film, the storage electrode is formed by using the sacrificial insulating film. After forming a pattern and forming the platinum film or the iridium film with a storage electrode material, and then forming a photoresist film and flattening it, the photoresist is etched entirely so that only the gap formed by the storage electrode material is left, and the storage electrode material is etched entirely. By separating the photosensitive film and the sacrificial insulating film to form a cylindrical storage electrode having a vertical profile, thereby enabling high integration of the device and forming a capacitor having excellent high dielectric properties, and thus the characteristics and yield of the device. There is an advantage to improve.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0020672A KR100369868B1 (en) | 1999-06-04 | 1999-06-04 | A forming method for storage node of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0020672A KR100369868B1 (en) | 1999-06-04 | 1999-06-04 | A forming method for storage node of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010001450A true KR20010001450A (en) | 2001-01-05 |
| KR100369868B1 KR100369868B1 (en) | 2003-01-29 |
Family
ID=19590093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0020672A KR100369868B1 (en) | 1999-06-04 | 1999-06-04 | A forming method for storage node of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100369868B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000695A (en) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | Method for forming the storage node of semiconductor device |
| KR100732272B1 (en) * | 2006-01-26 | 2007-06-25 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130873A (en) * | 1993-11-01 | 1995-05-19 | Nec Corp | Manufacture of semiconductor device |
| US5597756A (en) * | 1995-06-21 | 1997-01-28 | Micron Technology, Inc. | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack |
| KR970054122A (en) * | 1995-12-29 | 1997-07-31 | 김주용 | Method for forming storage electrode of semiconductor device |
| JPH10144882A (en) * | 1996-11-13 | 1998-05-29 | Oki Electric Ind Co Ltd | Capacitor of semiconductor memory element and its manufacture |
| KR19990004599A (en) * | 1997-06-28 | 1999-01-15 | 김영환 | Method for forming charge storage electrode of semiconductor device |
-
1999
- 1999-06-04 KR KR10-1999-0020672A patent/KR100369868B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000695A (en) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | Method for forming the storage node of semiconductor device |
| KR100732272B1 (en) * | 2006-01-26 | 2007-06-25 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
| US7517755B2 (en) | 2006-01-26 | 2009-04-14 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100369868B1 (en) | 2003-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100189982B1 (en) | High dielectric capacitor fabrication method of semiconductor device | |
| US6777305B2 (en) | Method for fabricating semiconductor device | |
| KR100456577B1 (en) | Capacitor Of Semiconductor Device And Method Of Fabricating The Same | |
| KR20030035815A (en) | Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device | |
| KR19980020386A (en) | Capacitor Formation Method of Semiconductor Device | |
| US6762110B1 (en) | Method of manufacturing semiconductor device having capacitor | |
| KR100418586B1 (en) | Method of forming memory device | |
| KR100555445B1 (en) | Storage electrode of ferroelectric capacitor & method of capacitor manufacturing thereof | |
| KR100369868B1 (en) | A forming method for storage node of semiconductor device | |
| JP2001210806A (en) | Method for forming lower electrode by utilizing electroplating | |
| KR20000057809A (en) | Ferroelectric capacitor formed under the bit line | |
| KR100587088B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100370169B1 (en) | Method for manufacturing capacitor of semiconductor | |
| KR100400327B1 (en) | Forming method for capacitor of semiconductor device | |
| KR20010003252A (en) | Fabricating method for capacitor of semiconductor device | |
| KR20010059002A (en) | A method for forming capacitor in semiconductor device | |
| KR20010001595A (en) | Method for forming capacitor | |
| KR100414737B1 (en) | manufacturing method for capacitor of semiconductor device | |
| KR0159019B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100843940B1 (en) | Forming method for capacitor of semiconductor device | |
| KR0176162B1 (en) | Semiconductor memory and method for fabricating of its resistor | |
| KR100701688B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100475024B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100334529B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR20000042489A (en) | Method for making storage electrode of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |