KR20010001426U - 반도체패키지 제조용 금형 - Google Patents
반도체패키지 제조용 금형 Download PDFInfo
- Publication number
- KR20010001426U KR20010001426U KR2019990011867U KR19990011867U KR20010001426U KR 20010001426 U KR20010001426 U KR 20010001426U KR 2019990011867 U KR2019990011867 U KR 2019990011867U KR 19990011867 U KR19990011867 U KR 19990011867U KR 20010001426 U KR20010001426 U KR 20010001426U
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- mold
- encapsulant
- encapsulation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 37
- 238000005538 encapsulation Methods 0.000 claims abstract description 33
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000010931 gold Substances 0.000 claims abstract description 30
- 229910052737 gold Inorganic materials 0.000 claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 239000003566 sealing material Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 10
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 고안은 반도체패키지 제조용 금형에 관한 것으로, 매트릭스형 인쇄회로기판의 슬롯을 막아 봉지재의 흐름성을 양호하게 하고, 봉지재의 찌꺼기를 제거하는 디컬링 공정시 인쇄회로기판의 솔더마스크층이 벗겨지지 않도록 하며, 더불어 인쇄회로기판 후면의 볼랜드쪽으로 봉지재가 흘러가지 않도록, 봉지영역이 다수의 행과 열로 형성되도록 각각의 골드게이트 런너가 적어도 두개 이상의 봉지영역에 연결되어 형성되고, 상기 골드게이트 런너에는 그 길이방향을 따라 슬롯이 형성된 매트릭스형 인쇄회로기판을 봉지재로 봉지하기 위해, 상기 인쇄회로기판의 후면에 밀착되도록 일면이 평평하게 형성된 상형을 구비하고, 상기 상형과 대응하여 하부에는 인쇄회로기판의 각 봉지영역에 봉지재가 충진되도록 각 봉지영역에 대응하여 일정 공간의 캐비티가 다수 형성된 하형으로 이루어진 반도체패키지용 금형에 있어서, 상기 상형에는 봉지 공정중 상기 매트릭스형 인쇄회로기판의 런너에 형성된 슬롯에 삽입되어 고정될 수 있도록 슬록블럭이 더 형성된 것을 특징으로 함.
Description
본 고안은 반도체패키지 제조용 금형에 관한 것으로, 더욱 상세하게 설명하면 매트릭스형 인쇄회로기판의 슬롯 및/또는 홀을 막아 봉지재의 흐름성을 양호하게 하고, 봉지재의 찌꺼기를 제거하는 디컬링(deculling) 공정시 인쇄회로기판의 솔더마스크(solder mask)층이 벗겨지지 않도록 하며, 더불어 인쇄회로기판 후면의 볼랜드(ball land)쪽으로 봉지재가 흘러가지 않도록 하는 반도체패키지 제조용 금형에 관한 것이다.
통상 최근의 반도체패키지용 인쇄회로기판은 비용 절감을 위해 싱글형(single type)에서 매트릭스형(matrix type)으로 변화하고 있으며, 이러한 매트릭스형 인쇄회로기판의 구조를 도1a를 참조하여 개략적으로 설명하면 다음과 같다.
도시된 바와 같이 매트릭스형 인쇄회로기판(20)은 봉지영역(30)(아직 봉지된 영역은 아니며 차후 금형 내에서 봉지재(32)로 봉지되는 영역임)이 다수의 열과 행을 이루며 형성되어 있다. 또한 상기 봉지영역(30)은 동시에 봉지될 수 있도록 골드게이트 런너(22)로 연결되어 형성되어 있다. 예를 들면, 열을 이루는 2개의 봉지영역(30)이 1개의 골드게이트 런너(22)로 연결되어 동시에 봉지될 수 있도록 되어 있다.
상기 봉지영역(30)은 차후 하나의 반도체패키지로 싱귤레이션(singulation)되는 기준이되며, 각 봉지영역(30)을 포함하여 그 근방에는 도시되지 않았지만 회로패턴, 반도체칩 탑재부가 형성되어 있고, 저면에는 솔더볼 등이 융착될 수 있도록 다수의 볼랜드가 형성되어 있다. 또한 상기 인쇄회로기판(20)의 상,하 표면은 솔더마스크로 코팅되어 외부 환경으로부터 보호될 수 있도록 되어 있다.
한편, 상기와 같이 다수의 봉지영역(30)에 걸쳐져 골드게이트 런너(22)가 형성됨으로써 종래에 비해 상대적으로 골드게이트 런너(22)의 길이가 증가하였고, 이는 곧 봉지후에 발생하는 봉지재(32)의 찌꺼기(컬,cull) 량도 많아지고 이에 따라 인쇄회로기판(20)과 접착되는 면적도 커지고 또한 그 길이도 증가하게 되었다.
따라서, 봉지 공정후 상기 컬을 제거하는 과정에서 컬 브로큰(cull broken) 현상이 더욱 빈번하게 발생하기 때문에, 통상 도1a에 도시된 바와 같이, 골드게이트 런너(22)상에는 그 길이방향으로 길게 슬롯(24)을 관통하여 형성하고, 또한 어느 한 봉지영역(30)에 인접한 골드게이트 런너(22)에는 홀(26)을 관통하여 형성하고 있다.
상기와 같이 슬롯(24) 및 홀(26)을 형성한 이유는 봉지 공정후 컬 제거시 통상 펀치(punch)를 이용함으로써, 상기 컬을 깨끗하게 제거하기 위함이다.
한편, 상기와 같은 매트릭스형 인쇄회로기판(20)을 봉지시에는 도1b 및 도1c에 도시된 바와 같이 상형(2)과 하형(8)으로 이루어진 금형이 이용된다. 상기 상형(2)은 통상 인쇄회로기판(20)의 후면(볼랜드가 형성된 면)과 접촉하는 부분으로 일면이 평평하게 형성되어 있고, 하형(8)은 상기 인쇄회로기판(20)의 각 봉지영역(30)에 탑재된 반도체칩 등이 위치하여 봉지재(32)로 봉지되도록 일정 공간의 캐비티(10)가 다수 형성되어 있다. 또한, 상기 인쇄회로기판(20)에 형성된 골드게이트 런너(22)와 대응되는 부분의 하형(8)에는 봉지재(32)가 봉지영역(30)으로 흘러가도록 하는 하형런너(14)가 형성되어 있기도 하다.
따라서, 봉지시에는 도1c에 도시된 바와 같이, 봉지재(32)가 하형런너(14)를 따라서 진행하다가, 인쇄회로기판(20)의 골드게이트 런너(22)를 통하여 하나의 봉지영역(30)에 충진되는 동시에, 다음의 봉지영역(30)에도 봉지재(32)가 충진된다. 물론, 상기 봉지재(32)는 상기 인쇄회로기판(20)의 골드게이트 런너(22)에 형성된 슬롯(24) 및 홀(26)에도 충진된다.
그러나, 상기와 같이 런너에 형성된 슬롯 및 홀로 인해 다음과 같은 문제점이 발생하고 있다.
첫째, 상기 런너에 형성된 슬롯 및 홀을 통해서 봉지재가 인쇄회로기판의 후면쪽으로 흘러 그 후면에 형성된 볼랜드를 오염시킴으로써, 상기 볼랜드에 솔더볼 등을 융착할 수 없게 되는 문제가 있다.
둘째, 상기 컬을 제거하는 공정(deculling)에서 봉지재가 인쇄회로기판의 표면에 코팅된 솔더마스크층을 벗겨냄으로써, 회로패턴 등이 외부로 그대로 노출되거나 또는 인쇄회로기판에 흠집을 내어 완성된 반도체패키지의 상품성을 저하시키는 문제가 있다.
셋째, 상기 런너에 형성된 슬롯 및 홀로 인해 봉지 공정에서 봉지재가 심하게 와류되어 봉지 불량을 발생시키는 문제가 있다.
따라서 본 고안은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 매트릭스형 인쇄회로기판의 슬롯을 막아 봉지재의 흐름성을 양호하게 하고, 봉지재의 찌꺼기를 제거하는 디컬링 공정시 인쇄회로기판의 솔더마스크층이 벗겨지지 않도록 하며, 더불어 인쇄회로기판 후면의 볼랜드쪽으로도 봉지재가 흘러가지 않토록 하는 반도체패키지 제조용 금형을 제공하는데 있다.
도1a는 최근 개발되고 있는 매트릭스형 인쇄회로기판을 도시한 평면도이고, 도1b 및 도1c는 상기 인쇄회로기판을 종래의 금형내에 위치시켜 봉지하는 상태를 도시한 상태도이다.
도2a는 본 고안에 의한 반도체패키지 제조용 금형을 도시한 상태도이고, 도2b는 본 고안에 의한 금형에 매트릭스형 인쇄회로기판을 위치시켜 봉지하는 상태를 도시한 상태도이다.
도3은 본 고안에 의한 반도체패키지 제조용 금형의 상형에 대한 저면도 및 하형에 대한 평면도이다.
- 도면중 주요 부호에 대한 설명 -
2; 상형 4; 슬롯블럭(slot block)
6; 홀블럭(hole block) 8; 하형
10; 캐비티(cavity) 12; 고정핀
14; 하형런너(runner)
20; 매트릭스형 인쇄회로기판(matrix type printed circuit board)
22; 골드게이트 런너(gold gate runner)
24; 슬롯 26; 홀
28; 고정홀 30; 봉지영역
32; 봉지재
상기한 목적을 달성하기 위해 본 고안에 의한 반도체패키지 제조용 금형에 의하면, 봉지영역이 다수의 행과 열로 형성되도록 각각의 골드게이트 런너가 적어도 두개 이상의 봉지영역에 연결되어 형성되고, 상기 골드게이트 런너에는 그 길이방향을 따라 슬롯이 형성된 매트릭스형 인쇄회로기판을 봉지재로 봉지하기 위해, 상기 인쇄회로기판의 후면에 밀착되도록 일면이 평평하게 형성된 상형을 구비하고, 상기 상형과 대응하여 하부에는 인쇄회로기판의 각 봉지영역에 봉지재가 충진되도록 각 봉지영역에 대응하여 일정 공간의 캐비티가 다수 형성된 하형으로 이루어진 반도체패키지용 금형에 있어서, 상기 상형에는 봉지 공정중 상기 매트릭스형 인쇄회로기판의 골드게이트 런너에 형성된 슬롯에 삽입되어 고정될 수 있도록 슬록블럭이 더 형성된 것을 특징으로 한다.
여기서, 상기 슬롯블럭의 높이는 상기 인쇄회로기판의 높이와 같게 형성함이 바람직하다.
또한, 상기 인쇄회로기판의 골드게이트 런너에 홀이 형성된 경우에는, 상형에도 상기 홀에 삽입되어 결합될 수 있도록 홀블럭을 더 형성함이 바람직하다.
상기와 같이 하여 본 고안에 의한 반도체패키지 제조용 금형에 의하면, 골드게이트 런너에 형성된 슬롯 및 홀을 상형에 형성된 슬롯블럭 및 홀블럭이 삽입되어 막게 됨으로써 봉지재가 인쇄회로기판의 후면쪽으로 흘러 그 후면 및 후면에 형성된 불랜드 등을 오염시키지 않게 된다.
또한, 봉지재 찌꺼기가 인쇄회로기판 후면쪽으로 흐르지 않음은 물론 인쇄회로기판과의 접착면적이 작아서 디컬링 공정시 봉지재가 인쇄회로기판 표면의 솔더마스크층을 벗겨낼 확률을 저하시키게 된다.
더불어, 상기 골드게이트 런너에 형성된 슬롯 및 홀을 슬롯블럭 및 홀블럭이 막음으로써 봉지재의 와류현상을 최소화함으로써 봉지 불량 문제를 저하시키게 된다.
이하 본 고안이 속한 기술분야에서 통상의 지식을 가진 자가 본 고안을 용이하게 실시할 수 있을 정도로 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 고안에 의한 반도체패키지 제조용 금형을 도시한 상태도이고, 도2b는 본 고안에 의한 금형에 매트릭스형 인쇄회로기판을 위치시켜 봉지하는 상태를 도시한 상태도이다.
또한, 도3은 상기 금형의 상형(2)에 대한 저면도 및 하형(8)에 대한 평면도이다.
우선 인쇄회로기판(20)은 봉지영역(30)이 다수의 행과 열로 형성되도록 다수의 골드게이트 런너(22)가 적어도 두개 이상(도면에서는 2개)의 봉지영역(30)에 연결되어 형성되고, 상기 골드게이트 런너(22)에는 그 길이 방향으로 슬롯(24)이 형성되어 있고, 또한 어느 한 봉지영역(30) 근방의 골드게이트 런너(22)에는 홀(26)이 형성된 매트릭스 인쇄회로기판(20)을 이용하며, 이는 종래와 같다.
상기 인쇄회로기판(20)을 봉지하는 금형은 상형(2)과 하형(8)으로 이루어져 있으며, 상형(2)은 인쇄회로기판(20)의 후면에 밀착되도록 일면이 평평하게 형성되고, 상기 인쇄회로기판(20)의 골드게이트 런너(22)에 형성된 슬롯(24)에 삽입되어 고정되도록 슬롯블럭(4)이 다수 형성되어 있다. 이 슬롯블럭(4)은 상기 인쇄회로기판(20)의 슬롯(24) 형상에 대응하여 형성함이 바람직하다. 즉, 상기 슬롯(24)의 넓이나 기하학적 모양에 대응하여 결합할 수 있도록 슬롯블럭(4)을 형성한다. 상기 슬롯블럭(4)의 높이는 상기 인쇄회로기판(20)의 두께만큼 형성함으로써 슬롯블럭(4)의 끝단면이 나머지의 골드게이트 런너(22)와 동일면을 형성하도록 함이 바람직하다.
한편, 상기 인쇄회로기판(20)의 골드게이트 런너(22)에 형성된 홀(26)에 대응하여 상기 상형(2)에 홀블럭(6)을 형성할 수도 있으며, 이는 당업자의 선택사항에 불과하다.
도3에서 미설명 부호 12는 인쇄회로기판(20)의 로딩홀(26)에 삽입 고정되어 인쇄회로기판(20)을 금형내에서 고정시키는 고정핀(12)이다.
이러한 구조의 금형을 이용하여 인쇄회로기판(20)을 봉지하는 상태는 도1c에 도시된 바와 같다. 인쇄회로기판(20)의 골드게이트 런너(22)에 형성된 슬롯(24) 또는 홀(26)에는 금형중 상형(2)에 형성된 슬롯블럭(4) 및 홀블럭(6)이 삽입되며, 그 단부는 골드게이트 런너(22)면과 동일면을 형성하게 된다. 따라서 봉지재(32)는 종래와 같은 와류 현상없이 하형(8)에 구비된 캐비티(10)에 충진된다. 또한, 상기 인쇄회로기판(20)의 슬롯(24) 및 홀(26)은 하형(8)의 슬롯블럭(4) 및 홀블럭(6)에 의해 막혀 있음으로 인쇄회로기판(20)의 후면상으로 봉지재(32)가 노출되지 않게 된다. 따라서, 인쇄회로기판(20) 후면에 형성된 볼랜드의 오염을 방지하게 된다.
또한, 디컬링 공정에서 봉지재(32)가 인쇄회로기판(20)의 후면으로 누출되지 않은 동시에, 골드게이트 런너(22)와 접착되는 면적이 종래에 비해 작음으로써 봉지재(32) 찌꺼기를 용이하게 제거할 수 있고, 또한 종래와 같은 솔더마스크층의 박리 현상을 방지하게 된다.
이상에서와 같이 본 고안은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 고안의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 고안에 의한 반도체패키지 제조용 금형은 인쇄회로기판의 골드게이트 런너에 형성된 슬롯 및 홀을 상형에 형성된 슬롯블럭 및 홀블럭이 삽입되어 막게 됨으로써 봉지재가 인쇄회로기판의 후면쪽으로 흘러 그 후면 및 후면에 형성된 불랜드 등을 오염시키지 않는 효과가 있다.
또한, 봉지재 찌꺼기가 인쇄회로기판 후면쪽으로 흐르지 않음은 물론 인쇄회로기판과의 접착면적이 작아서 디컬링 공정시 봉지재가 인쇄회로기판 표면의 솔더마스크층을 벗겨낼 확률을 저하시키는 효과가 있다.
더불어, 상기 골드게이트 런너에 형성된 슬롯 및 홀을 슬롯블럭 및 홀블럭이 막음으로써 봉지재의 와류현상을 최소화함으로써 봉지 불량 문제를 저하시키는 효과가 있다.
Claims (3)
- 봉지영역이 다수의 행과 열로 형성되도록 각각의 골드게이트 런너가 적어도 두개 이상의 봉지영역에 연결되어 형성되고, 상기 골드게이트 런너에는 그 길이방향을 따라 슬롯이 형성된 매트릭스형 인쇄회로기판을 봉지재로 봉지하기 위해, 상기 인쇄회로기판의 후면에 밀착되도록 일면이 평평하게 형성된 상형을 구비하고, 상기 상형과 대응하여 하부에는 인쇄회로기판의 각 봉지영역에 봉지재가 충진되도록 각 봉지영역에 대응하여 일정 공간의 캐비티가 다수 형성된 하형으로 이루어진 반도체패키지용 금형에 있어서,상기 상형에는 봉지 공정중 상기 매트릭스형 인쇄회로기판의 런너에 형성된 슬롯에 삽입되어 고정될 수 있도록 슬록블럭이 더 형성된 것을 특징으로 하는 반도체패키지 제조용 금형.
- 제1항에 있어서, 상기 슬롯블럭의 높이는 상기 인쇄회로기판의 높이와 같은 것을 특징으로 하는 반도체패키지 제조용 금형.
- 제1항에 있어서, 상기 인쇄회로기판의 골드게이트 런너에 홀이 형성된 경우에는, 상형에 상기 홀에 삽입되어 결합될 수 있도록 홀블럭이 더 형성된 것을 특징으로 하는 반도체패키지 제조용 금형.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-1999-0011867U KR200328844Y1 (ko) | 1999-06-29 | 1999-06-29 | 반도체패키지 제조용 금형 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-1999-0011867U KR200328844Y1 (ko) | 1999-06-29 | 1999-06-29 | 반도체패키지 제조용 금형 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010001426U true KR20010001426U (ko) | 2001-01-15 |
| KR200328844Y1 KR200328844Y1 (ko) | 2003-10-04 |
Family
ID=49338949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-1999-0011867U KR200328844Y1 (ko) | 1999-06-29 | 1999-06-29 | 반도체패키지 제조용 금형 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200328844Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678194B1 (ko) * | 2002-10-26 | 2007-02-01 | 삼성전자주식회사 | 수신 음성 자동 이득 제어 방법 및 장치 |
-
1999
- 1999-06-29 KR KR20-1999-0011867U patent/KR200328844Y1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678194B1 (ko) * | 2002-10-26 | 2007-02-01 | 삼성전자주식회사 | 수신 음성 자동 이득 제어 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR200328844Y1 (ko) | 2003-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661088A (en) | Electronic component and method of packaging | |
| JP3575001B2 (ja) | 半導体パッケージ及びその製造方法 | |
| KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6699782B2 (en) | Method of fabricating a wafer level package | |
| US6246124B1 (en) | Encapsulated chip module and method of making same | |
| US20020148112A1 (en) | Encapsulation method for ball grid array semiconductor package | |
| US7141868B2 (en) | Flash preventing substrate and method for fabricating the same | |
| KR200328844Y1 (ko) | 반도체패키지 제조용 금형 | |
| JPH05226505A (ja) | プリント配線板 | |
| US7511366B2 (en) | Multi-row substrate strip and method for manufacturing the same | |
| JPH09219470A (ja) | 半導体装置 | |
| US6979887B2 (en) | Support matrix with bonding channel for integrated semiconductors, and method for producing it | |
| JPH0484452A (ja) | 樹脂封止型半導体装置 | |
| KR100208471B1 (ko) | 방열판이 부착된 bga패키지의 몰딩방법 | |
| KR100400673B1 (ko) | 반도체패키지용 인쇄회로기판 | |
| KR100401149B1 (ko) | 반도체 패키지 제조용 몰딩 금형 | |
| US6930042B1 (en) | Method for producing a semiconductor component with at least one encapsulated chip on a substrate | |
| KR100369396B1 (ko) | 회로기판 및 이를 이용한 반도체패키지의 제조방법 | |
| KR100559512B1 (ko) | 반도체 패키지용 인쇄회로기판 및 금형 | |
| KR100668809B1 (ko) | 웨이퍼 레벨 패키지 | |
| KR100729080B1 (ko) | 인쇄회로기판 및 이를 이용한 반도체패키지 | |
| KR100576886B1 (ko) | 반도체패키지의 제조 방법 | |
| KR100331071B1 (ko) | 반도체 패키지용 인쇄회로기판의 몰딩 방법 | |
| KR100369394B1 (ko) | 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법 | |
| KR100324602B1 (ko) | 일괄패키지공정이가능한반도체장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19990629 |
|
| N231 | Notification of change of applicant | ||
| UN2301 | Change of applicant |
Comment text: Notification of Change of Applicant Patent event code: UN23011R01D Patent event date: 20000502 |
|
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 20001214 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19990629 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| UG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event code: UE09021S01D Patent event date: 20021028 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 20030624 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 20030924 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 20030925 |
|
| UG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20060919 Year of fee payment: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20060919 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |
Termination date: 20080809 Termination category: Default of registration fee |