KR20000073903A - Method for forming contact hole of semiconductor device - Google Patents
Method for forming contact hole of semiconductor device Download PDFInfo
- Publication number
- KR20000073903A KR20000073903A KR1019990017488A KR19990017488A KR20000073903A KR 20000073903 A KR20000073903 A KR 20000073903A KR 1019990017488 A KR1019990017488 A KR 1019990017488A KR 19990017488 A KR19990017488 A KR 19990017488A KR 20000073903 A KR20000073903 A KR 20000073903A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- oxide film
- semiconductor device
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004140 cleaning Methods 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000003085 diluting agent Substances 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 239000007800 oxidant agent Substances 0.000 claims description 3
- 238000000280 densification Methods 0.000 claims description 2
- 238000005108 dry cleaning Methods 0.000 claims description 2
- 238000005336 cracking Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000003139 buffering effect Effects 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B47/00—Suction cups for attaching purposes; Equivalent means using adhesives
Abstract
Description
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 콘택홀 형성 후 실시되는 세정공정으로 인한 콘택홀 측벽의 손상을 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor device manufacturing, and more particularly, to a method of forming a contact hole in a semiconductor device capable of preventing damage to a contact hole sidewall due to a cleaning process performed after contact hole formation.
반도체 소자의 고집적화에 따라 단차가 크고 간격이 좁은 패턴 사이를 내부 공공 없이 절연막으로 채워 평탄화시키는 기술은 반도체 소자 제조에 있어 중요한 기술 중 하나로 대두되고 있다. 단차가 크며 간격이 좁은 패턴 사이를 매립하기 위하여 기존의 BPSG(BoroPhospho Silicate Glass)막을 사용하는 경우는 막의 안정성, 매립(gap filling) 한계성 및 고온 열처리에 의한 한계성이 있다. 또한, 고밀도 플라즈마 화학기상증착법(High Density Plasma Chemical Vapor Deposition)으로 산화막을 증착하여 좁은 패턴 사이를 매립하고 화학기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 평탄화시키는 방법이 있으나, 이 역시 패턴 매립 특성의 한계성, 플라즈마에 의한 손상, 패턴 모서리가 깎이는 문제점 등으로 인하여 패턴 매립에 적용하기에 적절하지 못하다.As the semiconductor devices are highly integrated, a technology for flattening and filling a gap between patterns having large steps and narrow gaps without internal voids has emerged as one of the important technologies in the manufacture of semiconductor devices. When using a conventional BPSG (BoroPhospho Silicate Glass) film in order to fill a gap between patterns having a large gap and a narrow gap, there are limitations due to the stability of the film, the gap filling and the high temperature heat treatment. In addition, there is a method of depositing an oxide film by high density plasma chemical vapor deposition (CVD) to fill a gap between narrow patterns and performing a chemical mechanical polishing process to flatten the pattern. Due to limitations, plasma damage, shaving of the edges of the pattern, etc., it is not suitable for application to the pattern embedding.
전술한 문제점 해결하기 위하여 SiH4및 H2O2를 반응소스로 -10 ℃ 내지 50 ℃ 사이의 저온에서 도핑되지 않은(undoped) 층간절연막을 형성하여 좁은 패턴 사이를 매립하는 방법이 제시되었다. 이와 같은 조건에 따라 형성된 층간절연막은 막내에 수분을 과다하게 보유하여, 후속 열처리 공정으로 수분이 완전히 제거되지 않고 과도한 수축에 의한 응력 집중으로 좁은 패턴 사이의 막질이 매우 취약해지는 문제점이 있으며, 이로 인해 콘택홀 형성 후 실시되는 습식 세정 공정에 의해 콘택홀 측벽이 손상되어 소자 적용에 많은 제약이 있다.In order to solve the above-mentioned problems, a method of forming an undoped interlayer insulating film at a low temperature between -10 ° C. and 50 ° C. using SiH 4 and H 2 O 2 as a reaction source has been proposed to fill a gap between narrow patterns. The interlayer insulating film formed according to such a condition has a problem of excessively retaining moisture in the film, so that the film quality between the narrow patterns is very weak due to stress concentration due to excessive shrinkage and not completely removed by the subsequent heat treatment process. The wet cleaning process performed after the formation of the contact hole damages the sidewalls of the contact hole, thereby limiting the application of the device.
이하, 첨부된 도면 도1a 내지 도1d를 참조하여 종래 기술에 따른 콘택홀 형성 방법의 문제점을 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, Figures 1a to 1d will be described in more detail the problem of the conventional method for forming a contact hole.
도1a는 게이트 배선 등과 같은 다수의 미세 전도막 패턴(2)이 형성된 반도체 기판(1) 상에 절연막(3)을 형성하고, 이후 형성되는 산화막의 접착특성을 향상시키기 위하여 절연막(3) 표면을 플라즈마 처리한 후, 우수한 매립특성 및 자체 유동성을 나타내는 SiH4및 H2O2를 반응소스로 -10 ℃ 내지 50 ℃ 사이의 저온에서 도핑되지 않은 제1 산화막(4)을 형성하여 전도막 패턴(2) 사이를 채우고, 플라즈마 화학 증착 방법으로 제1 산화막(4) 상에 제2 산화막(5)을 형성하고, O2, O2및 H2의 혼합가스 또는 불활성 가스 분위기에서 350 ℃ 내지 800 ℃ 온도로 열처리 공정을 실시한 상태를 보이고 있다.FIG. 1A shows an insulating film 3 formed on a semiconductor substrate 1 on which a plurality of fine conductive film patterns 2 are formed, such as gate wirings, and the like. After plasma treatment, the undoped first oxide film 4 was formed at a low temperature between -10 ° C and 50 ° C as a reaction source using SiH 4 and H 2 O 2 having excellent buried characteristics and self-flowability. 2) filling the gap, forming a second oxide film 5 on the first oxide film 4 by a plasma chemical vapor deposition method, and 350 to 800 ℃ in a mixed gas or inert gas atmosphere of O 2 , O 2 and H 2 The state which performed the heat processing process by the temperature is shown.
상기 절연막(3)은 후속되는 공정에서 수분 및 불순물이 전도막 패턴(2)으로 확산되는 것을 방지하기 위하여 형성하고, 제2 산화막(5)은 제1 산화막(4)이 깨어지는 것을 방지하기 위하여 형성한다. 한편, 제1 산화막(4)은 자체적으로 평탄화를 이룰 수 있는 두께 이상으로 형성한다.The insulating film 3 is formed to prevent diffusion of moisture and impurities into the conductive film pattern 2 in a subsequent process, and the second oxide film 5 is used to prevent the first oxide film 4 from breaking. Form. On the other hand, the first oxide film 4 is formed to have a thickness greater than or equal to the planarization itself.
도1b는 도1a의 Y-Y' 선을 따른 단면도로서, 상기 제2 산화막(5) 상에 콘택홀 형성을 위한 식각마스크(도시하지 않음)를 형성하고, 제2 산화막(5), 제1 산화막(4) 및 절연막을 식각하여 반도체 기판(1)을 노출시키는 콘택홀(6)을 형성하고, 식각마스크를 제거한 다음, 습식식각 용액을 이용한 세정공정을 실시한 후, 콘택홀(6) 측벽에 과도하게 손상된 부분(A)이 발생함을 보이고 있다..FIG. 1B is a cross-sectional view taken along the line YY ′ of FIG. 1A, and an etching mask (not shown) for forming a contact hole is formed on the second oxide film 5, and the second oxide film 5 and the first oxide film ( 4) and the insulating film is etched to form a contact hole 6 exposing the semiconductor substrate 1, removing the etch mask, performing a cleaning process using a wet etching solution, and then excessively on the sidewalls of the contact hole 6 Damaged part A is shown to occur.
도1c는 콘택홀 형성이 완료된 전체 구조 상에 배선을 이룰 폴리실리콘막(7)을 형성한 것을 보이는 단면도이고, 도1d는 도1c의 구조의 주사전자현미경(scanning electron microscope, SEM) 사진으로, 콘택홀 측벽이 과도하게 손상된 것(A)을 보이고 있다.FIG. 1C is a cross-sectional view showing the formation of a polysilicon film 7 to be wired on the entire structure of contact hole formation, and FIG. 1D is a scanning electron microscope (SEM) image of the structure of FIG. 1C. The contact hole side wall is shown to be excessively damaged (A).
전술한 바와 같이 이루어지는 종래의 콘택홀 형성 방법은 제2 산화막(5) 형성 후 실시되는 열처리 공정에서 전도막 패턴(2) 사이에 매립된 제1 산화막(4)에 포함된 수분이 완전히 탈리되지 않고 잔류되고, 열처리시 막의 과도한 수축으로 전도막 패턴 사이의 제1 산화막(4) 내에 응력이 집중됨에 따라, 콘택홀 형성 후 실시되는 세정공정에서 식각속도를 증가시키고 이에 따른 과도한 식각으로 인접한 콘택홀이 연결되어 배선의 합선 등을 유발하는 문제점이 있다.In the conventional method for forming a contact hole as described above, moisture contained in the first oxide film 4 embedded between the conductive film patterns 2 is not completely desorbed in the heat treatment process performed after the formation of the second oxide film 5. As the stress is concentrated in the first oxide film 4 between the conductive film patterns due to excessive shrinkage of the film during heat treatment, the etching rate is increased in the cleaning process performed after the contact hole is formed, and thus the adjacent contact holes are formed due to excessive etching. There is a problem that is connected to cause a short circuit of the wiring.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 비교적 많은 수분이 함유된 층간절연막을 그 측벽에 노출시키는 콘택홀 형성 후의 세정공정에서 콘택홀 측벽이 손상되는 것을 효과적으로 방지할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is a contact of a semiconductor device that can effectively prevent the contact hole side wall is damaged in the cleaning process after forming the contact hole to expose the interlayer insulating film containing a relatively large amount of moisture to the side wall Its purpose is to provide a hole forming method.
도1a 내지 도1d는 종래 기술에 따른 콘택홀 형성 공정 단면도,1A to 1D are cross-sectional views of a process for forming a contact hole according to the prior art;
도2a 내지 도2c는 본 발명의 일실시예에 따른 콘택홀 형성 공정 단면도.2A to 2C are cross-sectional views of a contact hole forming process according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 도면 부호의 설명* Explanation of reference numerals for the main parts of the drawings
14: 제1 산화막 15: 제2 산화막14: first oxide film 15: second oxide film
16: 콘택홀16: contact hole
상기와 같은 목적을 달성하기 위한 본 발명은 그 측벽에 수분을 함유한 층간절연막을 노출시키는 콘택홀을 반도체 기판 상에 형성하는 제1 단계; 식각제의 부피에 대한 희석제의 부피가 적어도 50배인 식각용액으로 세정공정을 실시하는 제2 단계; 및 상기 콘택홀 측벽을 치밀화시키기 위한 열처리 공정을 실시하는 제3 단계를 포함하는 반도체 소자의 콘택홀 형성 방법을 제공한다.The present invention for achieving the above object is a first step of forming a contact hole on the semiconductor substrate to expose the interlayer insulating film containing moisture on its sidewall; A second step of performing a cleaning process with an etching solution having a volume of at least 50 times the volume of the diluent relative to the volume of the etchant; And a third step of performing a heat treatment process for densifying the contact hole sidewalls.
본 발명은 비교적 많은 수분이 함유된 층간절연막을 그 측벽에 노출시키는 콘택홀을 형성하고, 콘택홀 형성을 위하여 식각마스크로 이용된 감광막 패턴을 제거하고, 묽은 세정 용액으로 콘택 측벽이 손상되지 않도록 단시간에 세정을 실시하는데 그 특징이 있다. 또한, 세정 공정 후 추가적으로 졍션(junction)에 산화막이 일정두께 이상으로 형성되지 않는 조건에서 열처리를 실시하여 층간절연막이 보다 치밀해지도록 하고, 자연산화막 제거를 위한 세정공정을 추가적으로 실시하는데 다른 특징이 있다.The present invention forms a contact hole exposing a relatively large moisture-containing interlayer insulating film on its sidewalls, removes the photoresist pattern used as an etch mask to form a contact hole, and a short time so that the contact sidewalls are not damaged by a thin cleaning solution. It is characterized by performing cleaning. In addition, after the cleaning process, an additional heat treatment is performed under the condition that an oxide film is not formed to a predetermined thickness or more in the junction to make the interlayer insulating film more dense and additionally perform a cleaning process for removing the natural oxide film. .
이하, 첨부된 도면 도2a 내지 도2c를 참조하여 본 발명의 일실시예에 따른 콘택홀 형성 방법을 상세히 설명한다.Hereinafter, a method of forming a contact hole according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도2a에 도시한 바와 같이 게이트 배선 등과 같은 다수의 미세 전도막 패턴(12)이 형성된 반도체 기판(11) 상에 화학기상증착 방법으로 절연막(13)을 형성하고, 이후 절연막(13) 상에 형성되는 산화막의 접착특성을 향상시키기 위하여 절연막(13) 상에 질화산화막을 증착하거나 또는 절연막(13) 표면을 N2O 또는 O2가스 등의 산소를 함유한 가스를 이용하여 100 W 내지 500 W 조건에 10초를 넘는 시간 동안 플라즈마 처리를 실시한다.First, as shown in FIG. 2A, an insulating film 13 is formed on a semiconductor substrate 11 on which a plurality of fine conductive film patterns 12, such as gate wirings, are formed, by chemical vapor deposition, and then on the insulating film 13. In order to improve the adhesion property of the oxide film formed on the oxide film, a nitride oxide film is deposited on the insulating film 13 or the surface of the insulating film 13 is 100 W to 500 using a gas containing oxygen such as N 2 O or O 2 gas. Plasma treatment is performed for a time exceeding 10 seconds in the W condition.
연속하여, 우수한 매립특성 및 자체 유동성을 나타내는 SiH4및 H2O2를 반응소스로 -10 ℃ 내지 50 ℃ 사이의 저온 및 100 torr 이하의 저압 조건에서, 수분을 함유하며 도핑되지 않은 제1 산화막(14)을 500 Å 이상의 두께로 형성하여 전도막 패턴(12) 사이를 채운다. 이때 제1 산화막(14)은 자체적으로 평탄화를 이룰 수 있는 두께 이상으로 형성한다.Successively, the undoped first oxide film containing moisture at low temperature between -10 ° C. and 50 ° C. and low pressure up to 100 torr as a reaction source using SiH 4 and H 2 O 2 having excellent buried characteristics and self-flowability. (14) is formed to a thickness of 500 GPa or more to fill the gap between the conductive film patterns 12. In this case, the first oxide layer 14 is formed to have a thickness greater than or equal to that of planarization.
다음으로, 플라즈마 화학 증착 방법으로 산소에 대한 실리콘의 조성비율이 0.5 이상인 제2 산화막(15)을 제1 산화막(14) 상에 형성한다. 이때, 제2 산화막(15)은 제1 산화막(14)이 깨어지는 것을 방지하기 위한 것으로, SiH4및 N2O 가스를 사용하여 300 ℃ 내지 400 ℃ 온도에서 500 Å 이상의 두께로 형성한다. 다음으로, 치밀화를 위하여 O2, N2, O3, N2O 또는 O2및 H2의 혼합가스 분위기에서 350 ℃ 내지 800 ℃ 온도로 열처리 공정을 실시한다.Next, a second oxide film 15 having a composition ratio of silicon to oxygen of 0.5 or more is formed on the first oxide film 14 by a plasma chemical vapor deposition method. At this time, the second oxide film 15 is to prevent the first oxide film 14 from being broken, and is formed to a thickness of 500 Pa or more at a temperature of 300 ° C. to 400 ° C. using SiH 4 and N 2 O gas. Next, for densification, a heat treatment process is performed at a temperature of 350 ° C. to 800 ° C. in a mixed gas atmosphere of O 2 , N 2 , O 3 , N 2 O or O 2 and H 2 .
상기 절연막(13)은 후속되는 공정에서 수분 및 불순물이 전도막 패턴(12)으로 확산되는 것을 방지하기 위한 것으로, 550 ℃ 내지 800 ℃의 온도, 1 mtorr 내지 700 torr의 압력 조건에서 SiH4및 TEOS(TetraEthylOrthoSilicate) 중 어느 하나와, O2, O3또는 N2O 중 어느 하나를 반응가스로 이용하여 100 Å 두께 이상의 산화막을 형성하거나, NH3가스를 이용하여 질화막 또는 질화산화막을 형성한다. 상기 질화산화막은 SiH4, N2O 가스를 이용하여 300 ℃ 내지 400 ℃ 온도에서 플라즈마 방법으로 형성할 수도 있다.The insulating layer 13 is to prevent diffusion of moisture and impurities into the conductive layer pattern 12 in a subsequent process, and SiH 4 and TEOS at a temperature of 550 ° C. to 800 ° C. and a pressure of 1 mtorr to 700 torr. (TetraEthylOrthoSilicate) and any one of O 2 , O 3 or N 2 O as a reaction gas to form an oxide film of 100 Å thickness or more, or to form a nitride film or nitride oxide film using NH 3 gas. The nitride oxide film may be formed by a plasma method at a temperature of 300 ° C. to 400 ° C. using SiH 4 and N 2 O gas.
이상의 절연막(13) 형성, 질화산화막 증착 또는 산소를 함유한 플라즈마 처리, 제1 산화막(14) 형성 및 제2 산화막(15) 형성 공정은 동일 장비 내에서 진행될 수 있다.The above insulating film 13 formation, nitride oxide film deposition, or plasma treatment containing oxygen, the first oxide film 14 and the second oxide film 15 forming process may be performed in the same equipment.
한편, 상기 제2 산화막(15) 형성 후 평탄화를 위하여 화학기계적연마 공정을 실시한다.Meanwhile, a chemical mechanical polishing process is performed to planarize after forming the second oxide film 15.
다음으로 도2a의 Y-Y' 선을 따른 단면도인 도2b에 도시한 바와 같이, 상기 제2 산화막(15) 상에 콘택홀 형성을 위한 식각마스크로서 감광막 패턴(도시하지 않음)을 형성하고, 제2 산화막(15), 제1 산화막(14) 및 절연막을 식각하여 반도체 기판(11)을 노출시키는 콘택홀(16)을 형성한다. 이어서, 감광막 패턴을 제거하고, HF(식각제)에 대한 NH4F(완충액, 희석제)의 부피비가 300 이상인 완충산화식각제(Buffered Oxide Etchant, BOE) 또는 HF(식각제)에 대한 H2O(희석제)의 부피비가 50 이상인 묽은 습식식각 용액을 이용하여 30초 이내의 단시간 동안 1차 세정 공정을 실시한다.Next, as shown in FIG. 2B, which is a cross-sectional view along the line YY ′ of FIG. 2A, a photoresist pattern (not shown) is formed on the second oxide film 15 as an etching mask for forming a contact hole. The oxide film 15, the first oxide film 14, and the insulating film are etched to form a contact hole 16 exposing the semiconductor substrate 11. Subsequently, the photoresist pattern was removed and H 2 O for Buffered Oxide Etchant (BOE) or HF (etchant) having a volume ratio of NH 4 F (buffer, diluent) to HF (etchant) of 300 or more. The primary washing process is performed for a short time within 30 seconds using a dilute wet etching solution having a volume ratio of (diluent) of 50 or more.
다음으로, 콘택 졍션(contact junction)에 일정두께 이상으로 추가적인 산화막이 형성되지 않도록 하면서 콘택홀(16) 측벽을 치밀화시키기 위하여, N2또는 Ar 등의 불활성 가스 분위기에서 300 ℃ 내지 750 ℃ 온도로 5분 이상 열처리하거나, N2, N2O 또는 O2로 플라즈마 처리하면서 300 ℃ 내지 500 ℃ 온도 범위에서 열처리를 1분 이상 실시한다.Next, in order to densify the sidewall of the contact hole 16 while preventing an additional oxide film from being formed over a predetermined thickness in the contact junction, the temperature may be 5 ° C. to 300 ° C. to 750 ° C. in an inert gas atmosphere such as N 2 or Ar. The heat treatment is performed for at least 1 minute at a temperature range of 300 ° C. to 500 ° C. while performing heat treatment for at least minutes, or plasma treatment with N 2 , N 2 O or O 2 .
이어서, 콘택홀 바닥에 형성된 자연산화막 및 불순물을 제거하기 위하여 2차 세정공정을 실시한다. 상기 2차 세정 공정은 HF에 대한 NH4F의 부피비가 100 이상인 완충산화식각제(BOE) 또는 HF에 대한 H2O의 부피비가 50 이상인 묽은 습식식각 용액을 이용하여 80초 이하의 시간 동안 실시하거나, CF4및 O2혼합가스 등을 이용한 건식 세정방법으로 40초 이하의 시간 동안 실시한다.Subsequently, a secondary cleaning process is performed to remove the native oxide film and impurities formed on the bottom of the contact hole. The secondary cleaning process is carried out using a buffered oxidizing agent (BOE) having a volume ratio of NH 4 F to HF of 100 or more or a dilute wet etching solution having a volume ratio of H 2 O to HF of 50 or more for 80 seconds or less. Or, dry cleaning using CF 4 and O 2 mixed gas or the like is carried out for a time of 40 seconds or less.
도2c는 전술한 공정이 완료된 전체 구조 상에 배선을 이룰 폴리실리콘막(17)을 형성한 상태를 보이는 SEM 사진으로서, 콘택홀 측벽이 손상되지 않고 양호하게 유지된 상태를 보이고 있다.FIG. 2C is a SEM photograph showing a state in which the polysilicon film 17 to be wired is formed on the entire structure in which the above-described process is completed, and shows that the contact hole sidewall is well maintained without being damaged.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기와 같이 이루어지는 본 발명은 콘택홀 형성 후 묽은 완충산화식각제 또는 묽은 HF 용액으로 1차 세정 공정을 실시하고, 열처리 공정을 실시함으로써 콘택홀 측벽을 이루는 다공성의 절연막이 치밀해지도록 할 수 있으며, 콘택홀 형성 후 안정화된 후처리 기술을 확보할 수 있다. 또한, 반도체 기판 상에 매립 특성 및 유동 특성이 양호한 반응가스로 비교적 낮은 온도에서 제1 산화막을 형성함으로써 초미세 패턴 사이에 효과적으로 절연막을 매립할 수 있을 뿐만 아니라, 얕은 접합 파괴를 억제할 수 있다.According to the present invention made as described above, after the contact hole is formed, the first washing process is performed with a dilute buffered oxidation etchant or dilute HF solution, and the heat treatment process is performed to make the porous insulating layer forming the contact hole sidewalls denser. After forming the contact hole, it is possible to secure a stabilized post-treatment technology. In addition, by forming the first oxide film at a relatively low temperature with a reaction gas having good embedding characteristics and flow characteristics on the semiconductor substrate, not only an insulating film can be effectively buried between the ultrafine patterns, but also shallow junction breakage can be suppressed.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0017488A KR100369338B1 (en) | 1999-05-15 | 1999-05-15 | Method for forming contact hole of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0017488A KR100369338B1 (en) | 1999-05-15 | 1999-05-15 | Method for forming contact hole of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000073903A true KR20000073903A (en) | 2000-12-05 |
| KR100369338B1 KR100369338B1 (en) | 2003-01-24 |
Family
ID=19585734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0017488A KR100369338B1 (en) | 1999-05-15 | 1999-05-15 | Method for forming contact hole of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100369338B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110085114A (en) * | 2010-01-19 | 2011-07-27 | 엘지전자 주식회사 | Oven |
| KR101102050B1 (en) * | 2005-06-30 | 2012-01-04 | 주식회사 하이닉스반도체 | Method for Forming Contact Hole of Semiconductor Device |
-
1999
- 1999-05-15 KR KR10-1999-0017488A patent/KR100369338B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102050B1 (en) * | 2005-06-30 | 2012-01-04 | 주식회사 하이닉스반도체 | Method for Forming Contact Hole of Semiconductor Device |
| KR20110085114A (en) * | 2010-01-19 | 2011-07-27 | 엘지전자 주식회사 | Oven |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100369338B1 (en) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429637B2 (en) | Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same | |
| US6337282B2 (en) | Method for forming a dielectric layer | |
| KR100505419B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
| US5981402A (en) | Method of fabricating shallow trench isolation | |
| US7087515B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| US20040169005A1 (en) | Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film | |
| US7172965B2 (en) | Method for manufacturing semiconductor device | |
| US7026256B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| KR100369338B1 (en) | Method for forming contact hole of semiconductor device | |
| JPH10116904A (en) | Manufacture of semiconductor device | |
| JP2000183150A (en) | Manufacture of semiconductor device | |
| KR100609980B1 (en) | Method for preventing overetch of PMD layer | |
| KR20010010919A (en) | A method for forming interlayer dielectric layer | |
| KR100492790B1 (en) | Device isolation insulating film formation method of semiconductor device | |
| KR20010045420A (en) | Method for forming interlayer insulating layer of semiconductor device | |
| KR100502671B1 (en) | Method for gapfilling in semiconductor device | |
| KR20010045429A (en) | Method for forming inter-dielectric layer in semiconductor device | |
| KR100513798B1 (en) | Fabricating method of semiconductor device with good planarization of flow dielectrics | |
| US6720276B2 (en) | Methods of forming spin on glass layers by curing remaining portions thereof | |
| KR100831972B1 (en) | Method for fabricating shallow trench isolation of semiconductor device | |
| KR100517351B1 (en) | Method for manufacturing device isolation barrier of semiconductor device | |
| KR100461329B1 (en) | Method for fabricating device isolation film of semiconductor device | |
| JPH08250492A (en) | Manufacture of semiconductor device | |
| KR19980077335A (en) | Device isolation insulating film formation method of semiconductor device | |
| KR20050067481A (en) | Method for manufacturing semiconductor device preventing void expansion of porous dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |