KR20000073180A - 입력전압의 히스테리시스를 이용한 역률 보상 제어장치 - Google Patents

입력전압의 히스테리시스를 이용한 역률 보상 제어장치 Download PDF

Info

Publication number
KR20000073180A
KR20000073180A KR1019990016314A KR19990016314A KR20000073180A KR 20000073180 A KR20000073180 A KR 20000073180A KR 1019990016314 A KR1019990016314 A KR 1019990016314A KR 19990016314 A KR19990016314 A KR 19990016314A KR 20000073180 A KR20000073180 A KR 20000073180A
Authority
KR
South Korea
Prior art keywords
voltage
output
hysteresis
resistor
power factor
Prior art date
Application number
KR1019990016314A
Other languages
English (en)
Inventor
이상우
장경희
Original Assignee
김덕중
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체 주식회사 filed Critical 김덕중
Priority to KR1019990016314A priority Critical patent/KR20000073180A/ko
Publication of KR20000073180A publication Critical patent/KR20000073180A/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치에 관한 것으로, 컨버터부, 출력전압감지부, 전압검출부, 그리고 비교연산부를 포함한다. 컨버터부는 정류부와, 인덕터와, 스위칭 소자와, 스위칭 저항과, 다이오드 및 캐패시터를 구비하여 출력 전압을 출력하고, 출력전압감지부는 컨버터부의 출력측에 연결되어 인덕터의 출력전압을 레벨 다운시켜 검출하고, 전압검출부는 브릿지 다이오드의 출력측에 연결되어 입력전류의 하이 및 로우 레벨의 히스테리시스 전압을 각각 검출하고, 또한 비교연산부는 출력전압감지부로부터 출력전압을 제공받고, 컨버터부로부터 레벨다운된 출력 전압을 제공받고, 전압검출부로부터 하이 및 로우 레벨의 히스테리시스 전압을 각각 제공받아 스위칭 소자의 스위칭 듀티비를 제어한다. 그 결과, 출력부하의 변동에 상관없이 항상 불연속 전류모드나 연속 전류모드로 동작하는 제어장치를 적용한 시스템에 비해 전원단의 입력 필터의 사이즈를 줄일 수 있다.

Description

입력전압의 히스테리시스를 이용한 역률 보상 제어장치{Apparatus for controlling of power factor correction using a hysteresis of input voltage}
본 발명은 역률 보상 제어 장치에 관한 것으로, 보다 상세히는 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어 장치에 관한 것이다.
직류회로의 전력계산에서는 전압과 전류를 곱하기만 하면 되지만 교류회로의 전력계산에서는 전류, 전압이 동상인 경우를 제외하고는 반드시 전압과 전류의 실효치에 cosθ라는 계수를 곱해야 한다. 이 계수를 역률(power factor)이라고 하며 보통 p.f라 칭한다.
일반적으로, 부스트 컨버터(Booster converter)의 역률 보상을 위한 제어방식은 인덕터에 흐르는 전류의 모양에 따라 불연속 전류모드(DCM ; Discontinuous Conduction Mode), 경계 전류 모드(BCM ; Boundary Conduction Mode) 그리고 연속 전류 모드(CCM ; Continuous Conduction Mode)와 같이 크게 세 가지로 나눌 수 있다.
그런데 제어 성격상 상기한 불연속 전류모드와 경계 전류 모드는 동작 중에 큰 피크 전류(peak current)가 발생되므로, 출력 부하가 큰 경우에는 이용되지 않고 비교적 경부하를 제어할 때 이용되고 있다. 반면에 연속 전류 모드는 불연속 전류모드이나 BCM에서와 같은 피크 전류가 발생되지 않기 때문에 출력 파워가 약 300W 이상 되는 시스템의 제어기로써 사용된다.
또한 부스트 컨버터를 연속 전류 모드로 동작시키기 위한 방법은 지금까지 여러 가지 방법이 알려져 있으며, 이중에서 평균 전류 모드 제어(Average current mode control), 충전 제어(Charge control), 피크치 전류 모드 제어(Peak current mode control), 히스테리시스 제어(Hysteresis control) 등이 주류를 이루고 있다.
도 1은 1989년 11월 3일에 허먼 뉴펠드(Herman Neufeld)에 의해 출원되어 USPN 5,006,975로 특허 허여된 역률 보상 회로(POWER FACTOR CORRECTION CIRCUIT)의 구성도이다.
도 1에서와 같이, 허먼 뉴펠드의 히스테리시스 제어를 이용한 역률 보상 회로는 부스트 컨버터부(10), 출력전압감지부(20), 전압검출부(30), 그리고 비교연산부(40)로 구성되어, 저항(R1, R2)에 의해 고기준 전압을 만들고, 저항(R3, R4, R5)과 전류원(Isource)에 의해 저기준 전압을 만들고 있으며, 이러한 히스테리시스 레벨이 바로 검출전압(vcs)과 비교되는 순간에 스위칭 모스 트랜지스터(S1)로 구성된 메인 스위치를 온/오프 제어하고 있다.
도 2는 상기한 도 1의 기본적인 동작 개념을 설명하기 위한 파형도이다.
도 2를 참조하면, 파형 A는 최초 부하 변동이 없을 때의 고기준 전압의 파형이고, 파형 B는 부하가 변동했을 때의 고기준전압의 파형이고, 파형 C는 부하가 변동했을 때의 저기준전압의 파형이고, 파형 D는 부하가 변동했을 때의 고기준 전압의 변화 파형이고, 그리고 파형 E는 부하가 변동했을 때의 저기준 전압의 변화 파형이다.
그러나 부스트 컨버터를 출력 파워가 약 300W 이상 되는 시스템의 제어기로써 사용되는 연속 전류 모드로 동작시키기 위한 상기한 히스테리시스 제어방식은 그것을 구현하기 위해 구성이 복잡하다는 단점이 있다.
종래, 고역률 회로를 구현하기 위한 방식으로 연속 전류 모드(Continuous Current Mode; CCM) 제어 방식이 알려져 있다.
연속 전류 모드 제어방식을 이용한 역률 개선방식으로는 피크전류 제어방식, 가변 히스테리시스 제어방식, 평균전류 제어방식 등이 있으며, 이들 개개의 방식들은 높은 역률을 얻을 수 있는 장점이 있었다.
그러나, 피크전류 검출 제어 방식은 외부 인덕터 전류의 왜곡, 사각 왜곡(dead angle distortion), 최대 듀티비를 50% 이하로 유지해야 하는 등의 단점들 때문에 정확한 보정을 할 수 없다는 단점이 있다.
또한, 가변 히스테리시스 제어방식은 인덕터 전류 감지에 따른 가변 주파수 방식으로 입력 전압이 낮아지는 경우 인덕터 전류제어를 위해 주파수가 무한히 증가하기 때문에 주파수 제어의 한계가 있다.
또한, 평균 전류 제어방식은 단위 역률을 구현하기 위한 제어방식의 구성이 매우 복잡하다는 단점이 있다.
본 발명의 기술과 과제는 이러한 종래의 단점을 해결하기 위해 안출된 것으로, 간단한 방법으로도 경부하 및 중대용량의 출력부하에 따라 불연속 전류모드 및 연속 전류 모드로 동작할 수 있도록 구성하여 간단하게 고역률을 보상할 수 있는 입력 전압의 히스테리시스를 이용한 역률 보상 제어 장치를 제공하는 것이다.
도 1은 1989년 11월 3일에 허먼 뉴펠드(Herman Neufeld)에 의해 출원되어 USPN 5,006,975로 특허 허여된 역률 보상 회로의 구성도이다.
도 2는 도 1의 기본적인 동작 개념을 설명하기 위한 파형도이다.
도 3은 본 발명에 의한 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치의 구성도이다.
도 4는 도 3의 본 발명에 의한 히스테리시스 전압의 출력 파형도이다.
도 5는 도 3의 입력 필터 후단의 입력 전압 파형도이다.
도 6은 도 3의 컨버터부의 인덕터에 흐르는 전류 파형도이다.
도 7은 도 3의 입력 필터 후단의 입력 전류 파형도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 100 : 부스트 컨버터부 20, 200 : 출력전압감지부
30, 300 : 전압검출부 40, 400 : 비교연산부
S1 : 스위칭 모스 트랜지스터 310 : 제1 전압검출부
320 : 제2 전압검출부 410 : 전압보상부
420 : 승산부 422 : 제2 기준전압발생기
424 : 감산기 426 : 승산기
430 : 비교부 440 : RS플립플롭
COMP1 : 제1 비교기 COMP2 : 제2 비교기
상기한 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 입력 전압의 히스테리시스를 이용한 역률 보상 장치는, 상용교류전원을 브릿지 다이오드로 정류하고, 정류된 신호를 인덕터에 유기하여 제1 전압을 출력하고, 상기 유기된 신호의 출력을 스위칭소자로 제어하여 DC전압을 출력하는 컨버터부, 상기 DC 전압의 레벨을 검출하여 제2 전압을 출력하는 출력전압감지부, 상기 브릿지 다이오드의 출력측에 연결되어 입력전류의 하이 및 로우 레벨의 히스테리시스 전압을 검출하는 전압검출부, 그리고 상기 제2 전압에 따라 출력되는 오차전압을 상기 제1 전압에 승산 연산하여 출력되는 제3 전압과 상기 하이 및 로우 레벨의 히스테리시스 전압을 비교 연산하여 상기 스위칭 소자의 스위칭 듀티비를 제어하는 비교연산부로 이루어진다.
그러면, 통상의 지식을 지닌 자가 본 발명을 용이하게 실시할 수 있도록 본 발명의 일 실시예에 관해 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 입력전압의 히스테리시스 특성을 이용한 부스트 컨버터의 역률 보상 제어장치의 구성도이다.
도 3에서와 같이, 본 발명의 실시예에 따른 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치는 컨버터부(100), 출력전압감지부(200), 전압검출부(300), 그리고 비교연산부(400)를 포함한다.
컨버터부(100)는 브릿지 다이오드를 포함하여 상용교류전원을 정류하는 정류부와, 브릿지 다이오드의 출력측에 연결되어 입력전류에 의해 에너지를 저장하여 도시되지 않은 2차측 인덕터에 전류를 유기시키는 인덕터(L1)와, 인덕터(L1)에 흐르는 입력전류를 제어하는 스위칭 소자(S1)와, 스위칭 소자(S1)의 스위칭 동작에 응답하여 인덕터(L1)를 경유하는 전압에 비례하여 레벨다운된 제1 전압(Vcs)을 발생하기 위한 스위칭저항(Rs)과, 인덕터의 출력전압을 정류하여 부하단으로 공급하는 다이오드(D1), 캐패시터(C1) 및 저항(R5)으로 구성되어, DC 전압을 출력한다.
출력전압감지부(200)는 직렬 연결된 저항(R6)과 저항(R7)을 컨버터부(100)의 출력측에 병렬 연결구조로 구성되어, 저항(R6)의 일단을 통해 DC 출력전압(Vout)을 제공받고, 저항(R6)과 저항(R7)의 접점을 통해 레벨다운된 검출전압(Vout')을 검출하여 비교연산부(400)에 출력한다.
전압검출부(300)는 브릿지 다이오드의 출력측에 연결되어 입력전류의 하이 및 로우 레벨의 히스테리시스 전압(311, 321)을 검출하여 비교연산부(400)에 출력한다.
보다 상세히는, 전압검출부(300)는 제1 전압검출부(310)와 제2 전압검출부(320)를 포함한다.
제1 전압검출부(310)는 일단이 브릿지 다이오드에 연결된 저항(R1)과, 일단이 저항(R1)의 타단에 직렬 연결되고 타단이 접지된 저항(R2)을 구비하여, 두 저항(R1, R2)의 접점을 통해 로우 레벨의 히스테리시스 전압(311)을 검출하여 비교연산부(400)에 출력한다.
제2 전압검출부(320)는 일단이 저항(R1)의 일단에 연결된 저항(R3)과, 일단이 저항(R3)의 타단에 직렬 연결되고 타단이 접지된 저항(R4)을 구비하여, 저항(R3, R4)의 접점을 통해 하이레벨의 히스테리시스 전압(321)을 검출하여 비교연산부(400)에 출력한다.
상기한 제1 전압검출부(310)와 제2 전압검출부(320)로부터 각각 검출되는 로우레벨의 히스테리시스 전압(311)과 하이레벨의 히스테리시스 전압(321)은 저항(R1)에 대한 저항(R2)의 비(R1/R2)와 저항(R3)에 대한 저항(R4)의 비(R3/R4)에 응답하여 출력된다.
예를 들어, 저항(R1)과 저항(R3)의 크기가 동일하다고 가정하면, 저항(R2)의 값을 저항(R4)의 값보다 크게 설정하므로써 제1 전압검출부(310)로부터는 로우레벨의 히스테리시스 전압을 검출하고, 제2 전압검출부(320)로부터는 로우레벨보다는 상대적으로 큰 하이레벨의 히스테리시스 전압을 검출할 수 있다.
비교연산부(400)는 출력전압감지부(200)로부터 출력전압(Vout')을 제공받고, 부스트 컨버터부(100)로부터 제1 전압(Vcs)을 제공받으며, 또한 전압검출부(300)로부터 하이 및 로우 레벨의 히스테리시스 전압(311, 321)을 각각 제공받아 컨버터부(100)의 스위칭 소자(S1)의 스위칭 듀티비를 제어한다.
보다 상세히는, 비교연산부(400)는 전압보상부(410), 승산부(420), 비교부(430), 그리고 RS플립플롭(440)을 포함한다.
전압보상부(410)는 부스트 컨버터부(100)로부터 출력되는 출력전압(Vout)의 검출전압(Vout')과 제1 기준 전압(Vref)을 비교하여 이 비교값을 증폭하기 위한 것이며, 제1 기준전압(Vref)을 공급하기 위한 직류전원과, 제1 기준전압(Vref)과 레벨다운된 출력전압(Vout')의 비교치를 증폭하기 위한 에러증폭기와, 에러증폭기의 반전단자에 피드백 연결된 캐패시터(C2)로 구성되어 출력전압감지부(200)로부터 검출전압(Vout')을 제공받아 오차전압(Verr)을 승산부(420)에 제공한다.
승산부(420)는 제2 기준전압발생기(422), 감산기(424), 그리고 승산기(426)를 구비하여, 전압보상부(410)로부터 출력되는 오차전압(Verr)과 제2 기준전압발생기(422)로부터 출력되는 제2 기준전압(Vref')를 감산 연산하여 감산 연산된 값과 부스트 컨버터부(100)로부터 출력되는 제1 전압(Vcs)을 승산 연산하여 제2 전압(Vmo)을 비교부(430)에 제공한다.
비교부(430)는 제1 비교기(COMP1)와 제2 비교기(COMP2)를 구비하여, 승산부(420)로부터 제2 전압(Vmo)을 제공받고, 전압검출부(300)로부터 하이 또는 로우 레벨의 히스테리시스 전압(311, 321)을 제공받아 비교신호를 RS플립플롭(440)에 각각 제공한다.
보다 상세히는 제1 비교기(COMP1)는 승산부(420)로부터 제공되는 제2 전압(Vmo)과 제2 전압검출부(320)로부터 제공되는 하이레벨의 히스테리시스 전압(321)을 비교하여 제1 비교신호(431)를 플립필롭(440)에 제공하고, 또한 제2 비교기(COMP2)는 승산부(420)로부터 제공되는 제2 전압(Vmo)과 제1 전압검출부(310)로부터 제공되는 로우 레벨의 히스테리시스 전압(311)을 비교하여 제2 비교신호(433)를 RS플립플롭(440)에 제공한다.
일반적으로 비교회로는 OP앰프 등의 차동 증폭기를 사용하여 전위차를 살피는 회로로, 한쪽 입력 단자에 기준 전압을, 다른 쪽에 입력 단자에 입력 전압을 인가하여 전압의 차에 따른 양(+) 또는 음(-)의 전압을 출력한다.
본 발명의 일 실시예에서 도시되는 제1 비교기(COMP1)의 반전단자에 하이레벨의 히스테리시스 전압이 인가되고, 제2 비교기(COMP2)의 비반전단자에는 로우레벨의 히스테리시스 전압이 인가되며, 제1 비교기(COMP1)의 비반전단자 및 제2 비교기(COMP2)의 반전단자에 제2 전압이 인가되는 구조로 되어 있어, 제2 전압을 기준전압으로 하여 하이 및 로우 레벨의 히스테리시스 전압을 비교하여 하이 또는 로우 신호를 RS플립플롭(440)의 R단자 및 S단자에 출력한다.
RS플립플롭(440)은 제1 비교신호(431)와 제2 비교신호(433)를 R단자와 S단자를 통해 각각 제공받아 부스트 컨버터부(100)의 스위칭 모스 트랜지스터(S1)의 스위칭 동작을 제어한다.
이러한 비교연산부(400)의 동작을 보다 상세히 설명하면 다음과 같다.
기준전압이 되는 제2 전압(Vmo)이 두 비교기(COMP1, COMP2)의 비반전단자 및 반전단자에 각각 인가되는 경우에, 제1 비교기(COMP1)는 하이레벨의 히스테리시스 전압(321)과 비교하여 하이레벨의 히스테리시스전압(321)이 제2 전압(Vmo)보다 큰 경우에는 로우신호를 RS플립플롭(440)에 출력하고, 하이레벨의 히스테리시스전압(321)이 제2전압(Vmo)보다 작은 경우에는 하이신호를 RS플립플롭(440)에 출력한다.
또한, 제2 비교기(COMP2)는 로우레벨의 히스테리시스전압(311)이 제2 전압(Vmo)보다 큰 경우에는 하이신호를 RS플립플롭(440)에 출력하고, 로우레벨의 히스테리시스전압(311)이 제2 전압(Vmo)보다 작은 경우에는 로우신호를 RS플립플롭(440)에 출력한다.
이어, 두 비교기(COMP1, COMP2)로부터 하이 또는 로우신호를 제공받은 RS플립플롭(440)은 S단자를 통해 하이신호를, R단자를 통해 로우신호를 제공받는 경우에는 반전출력단자(/Q)를 통해 로우신호를 출력하여 스위칭 모스 트랜지스터(S1)를 오프 시키고, 그 역으로 S단자를 통해 로우신호를, R단자를 통해 하이신호를 제공받는 경우에는 반전출력단자(/Q)를 통해 하이신호를 출력하여 스위칭 모스 트랜지스터(S1)를 온 시킨다.
도 3을 참조하면, 입력단을 통해 인가되는 상용교류전원(Vin)은 브릿지 다이오드인 정류부(110)를 통해 전파 정류되고, 이는 평활부의 저항 및 평활용 콘덴서를 통하여 직류전원으로 평활된다. 이와 같이, 평활된 직류전원은 레귤레이터인 정전압부를 통하여 각 부하에 알맞은 정전압(Vout)으로 안정화되어 출력단(Out)을 통해 도시되지 않은 부하측에 공급된다.
도 4는 상기한 도 3에서 도시한 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치의 기본 동작을 설명하기 위한 도면이다.
도 3과 도 4를 참조하면, 제1 기준전압검출부(310)의 저항(R1, R2)에 의해 입력전압의 로우 레벨 히스테리시스 전압(VHY(L), 311)을 생성하고, 제2 기준전압검출부(320)의 저항(R3, R4)에 의해 입력전압의 하이 레벨 히스테리시스 전압(321)을 생성하므로써 승산기(426)의 최종 출력이 입력전압의 하이 레벨 히스테리시스 전압(321)과 비교되는 순간 스위칭 모스 트랜지스터(S1)를 오프시키고, 그와 반대로 입력전압의 로우 레벨 히스테리시스 전압(311)과 비교되는 순간에 스위칭 모스 트랜지스터(S1)를 온시키는 것을 알 수 있다.
그러므로, 승산기(426)의 최종 출력은 항상 로우 레벨 히스테리시스 전압(311)과 하이 레벨 히스테리시스 전압(321) 사이에서 스위칭 모스 트랜지스터(S1)의 스위칭 동작을 일으키게 된다. 그리고 이러한 로우 및 하이 레벨 히스테리시스 전압(311, 321)은 입력 전압에 그대로 비례하므로 입력전압에 따른 주파수 가변(variable frequency)된 온/오프 신호가 발생되게 한다.
또한 부하변동에 따른 출력전압의 오차량을 검출하기 위해 두개의 저항(R6, R7)을 구성하여 검출전압(Vout')을 검출하고, 검출전압을 에러증폭기를 포함하는 전압보상부(410)에 부궤환시킴으로써 결과적으로 스위칭 모스 트랜지스터(S1)가 오프되는 시간을 조절하도록 하였다.
만일 출력부하가 감소하여 출력전압이 상승하게 되면, 에러증폭기의 출력은 로우 레벨이 되고, 최종 승산기(426)의 출력은 하이 레벨이 되어 스위칭 모스 트랜지스터(S1)를 빨리 오프시키도록 제어하며, 출력전압이 하강시에는 에러증폭기(426)의 출력전압(Vmo)이 하이 레벨이 되어 결과적으로 스위칭 모스 트랜지스터(S1)의 온 타임이 길어져 출력전압이 정류된다.
이러한 일련의 과정을 수식으로 설명하면 다음과 같다.
먼저 메인 스위치(S1)가 오프될 때에는 하이레벨의 히스테리시스 전압(VTH(H), 321)과 승산기(426)의 출력전압(Vmo)이 같을 때이므로, 하기하는 수학식 1과 같다.
Vmo = VTH(H)
Verr * Vcs * Km = VTH(H)
상기한 수학식 2에서, Vcs = iL(t) * Rs 이므로,
Verr * iL(t) * Rs * Km = VTH(H)
그러므로 스위치가 오프되는 순간의 인덕터(L1)에 흐르는 입력 전류는 하기하는 수학식 4와 같다.
상기한 수학식 4에 의하면, 스위칭 모스 트랜지스터(S1)가 오프되는 순간에 인덕터에 흐르는 전류는 입력 전압에 그대로 비례하는 전류가 얻어진다.
같은 방법으로 스위칭 모스 트랜지스터(S1)가 온될 때는 로우 히스테리시스 전압과 승산기의 출력이 같을 때이므로 하기하는 수학식 5와 같다.
Vmo = VTH(L)
Verr * Vcs * Km = VTH(L)
인덕터(L1)에 흐르는 전류, iL(t)에 대해 정리하면, 스위칭 모스 트랜지스터(S1)가 온되는 순간의 인덕터에 흐르는 입력전류는 하기하는 수학식 7과 같다.
그러므로 상기한 수학식 4와 수학식 7을 종합하여 보면 인덕터에 흐르는 전류, iL(t)는 iL(switch-off)과 iL(switch-on) 사이에 항상 위치하게 되며, 입력전류 iin은 상기한 수학식 4와 수학식 7의 산술평균치가 되므로 이를 표시하면 하기한 수학식 8과 같다.
iin= [iL(switch-off)+iL(switch-on)]/2
따라서 입력전압(Vin)에 비례하는 입력전류(iin)를 얻을 수 있다.
도 5는 상기한 도 3의 본 발명에서 제안한 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어기에 대한 피스파이스(PSpice) 시뮬레이션 결과에 따른 파형도이다.
보다 상세히는, 도 5는 상기한 도 3의 시간에 따른 입력 필터 후단의 입력 전압 파형을 도시하고, 도 6은 상기한 도 3의 부스터 컨버터부(100)의 인덕터(L)에 흐르는 시간에 따른 전류 파형을 도시하고, 도 7은 상기한 도 3의 입력 필터 후단의 시간에 따른 입력 전류 파형을 도시한다.
도 6에서 보인 바와 같이, 본 발명에 의한 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치는 부하 조건에 따라 연속 전류 모드(CCM)와 불연속 전류모드(DCM)로 동작하는 것을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치는 고기준 전압을 만들기 위해서 제1 및 제2 저항(R1, R2)에 의해 입력전압의 정보를 가져온 것을 오차증폭기의 출력과 서로 승산함으로써, 결과적으로 히스테리시스 제어장치의 기준전압이 되는 승산기의 출력전압이 변화하기 때문에 출력 부하의 변동에 응답하여 고기준 전압과 저기준 전압 자체가 변동되어 안정되게 부하단에 정전압을 공급할 수 있다.
또한, 출력부하 변동에 상관없이 항상 불연속 전류모드이나 경계 전류 모드로 동작하는 제어기를 적용한 시스템에 비해 전원단의 입력 필터의 사이즈가 작아진다는 장점도 가지게 된다.

Claims (3)

  1. 상용교류전원을 브릿지 다이오드로 정류하고, 정류된 신호를 인덕터에 유기하여 제1 전압을 출력하고, 상기 유기된 신호의 출력을 스위칭소자로 제어하여 DC전압을 출력하는 컨버터부;
    상기 DC 전압의 레벨을 검출하여 제2 전압을 출력하는 출력전압감지부;
    상기 브릿지 다이오드의 출력측에 연결되어 입력전류의 하이 및 로우 레벨의 히스테리시스 전압을 검출하는 전압검출부; 그리고
    상기 제2 전압에 따라 출력되는 오차전압을 상기 제1 전압에 승산 연산하여 출력되는 제3 전압과 상기 하이 및 로우 레벨의 히스테리시스 전압을 비교 연산하여 상기 스위칭 소자의 스위칭 듀티비를 제어하는 비교연산부를 구비하는 것을 특징으로 하는 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어 장치.
  2. 제1항에 있어서, 상기 전압검출부는
    일단이 상기 브릿지 다이오드에 연결된 제1 저항과, 일단이 상기 제1 저항의 타단에 연결되고 타단이 접지된 제2 저항을 구비하여, 상기 제1 및 제2 저항의 접점을 통해 로우 레벨의 히스테리시스 전압을 검출하는 제1 전압검출부; 그리고
    일단이 상기 제1 저항의 일단에 연결된 제3 저항과, 일단이 상기 제3 저항의 타단에 연결되고 타단이 접지된 제4 저항을 구비하여, 상기 제3 및 제4 저항의 접점을 통해 하이레벨의 히스테리시스 전압을 검출하는 제2 전압검출부로 이루어지는 것을 특징으로 하는 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치.
  3. 제1항에 있어서, 상기 비교연산부는
    상기 전압검출부로부터 제2 전압을 제공받아 기설정된 제1 기준전압을 근거로 보상전압을 발생하는 전압보상부;
    상기 보상전압과 기설정된 제2 기준전압과의 차전압을 상기 제1 전압에 승산 연산하여 제3 전압을 출력하는 승산부;
    상기 제3 전압을 기준전압으로 제공받고, 상기 하이 및 로우 레벨의 히스테리시스 전압을 제공받아 비교신호를 출력하는 비교부; 그리고
    상기 비교부로부터 비교신호를 제공받아 상기 스위칭소자의 스위칭 동작을 제어하는 RS플립플롭으로 이루어지는 것을 특징으로 하는 입력전압의 히스테리시스 특성을 이용한 역률 보상 제어장치.
KR1019990016314A 1999-05-07 1999-05-07 입력전압의 히스테리시스를 이용한 역률 보상 제어장치 KR20000073180A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990016314A KR20000073180A (ko) 1999-05-07 1999-05-07 입력전압의 히스테리시스를 이용한 역률 보상 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990016314A KR20000073180A (ko) 1999-05-07 1999-05-07 입력전압의 히스테리시스를 이용한 역률 보상 제어장치

Publications (1)

Publication Number Publication Date
KR20000073180A true KR20000073180A (ko) 2000-12-05

Family

ID=19584137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016314A KR20000073180A (ko) 1999-05-07 1999-05-07 입력전압의 히스테리시스를 이용한 역률 보상 제어장치

Country Status (1)

Country Link
KR (1) KR20000073180A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422033B1 (ko) * 2001-05-03 2004-03-10 삼성전기주식회사 역률 보상 방식의 전원 공급 장치
KR100755396B1 (ko) * 2002-01-10 2007-09-04 엘지전자 주식회사 역률 보상 회로
KR101275608B1 (ko) * 2010-08-23 2013-06-17 샤프 가부시키가이샤 Ｌｅｄ 구동 회로 및 이것을 이용한 ｌｅｄ 조명 장치
KR20140041356A (ko) * 2012-09-27 2014-04-04 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 오프―라인 전력 컨버터 및 이에 사용하기에 적합한 집적 회로
KR20200044107A (ko) * 2017-09-05 2020-04-28 더 가버닝 카운슬 오브 더 유니버시티 오브 토론토 전기 차량용 전력 허브 및 동작 모드

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422033B1 (ko) * 2001-05-03 2004-03-10 삼성전기주식회사 역률 보상 방식의 전원 공급 장치
KR100755396B1 (ko) * 2002-01-10 2007-09-04 엘지전자 주식회사 역률 보상 회로
KR101275608B1 (ko) * 2010-08-23 2013-06-17 샤프 가부시키가이샤 Ｌｅｄ 구동 회로 및 이것을 이용한 ｌｅｄ 조명 장치
KR20140041356A (ko) * 2012-09-27 2014-04-04 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 오프―라인 전력 컨버터 및 이에 사용하기에 적합한 집적 회로
KR20200044107A (ko) * 2017-09-05 2020-04-28 더 가버닝 카운슬 오브 더 유니버시티 오브 토론토 전기 차량용 전력 허브 및 동작 모드

Similar Documents

Publication Publication Date Title
KR100333973B1 (ko) 역률보상 제어기
US5949229A (en) Power factor correction circuit having an error signal multiplied by a current signal
US7436685B2 (en) Piecewise on-time modulation apparatus and method for a power factor corrector
JP5649158B2 (ja) 力率改善（ｐｆｃ）コンバータで用いられるコントローラ、および力率改善（ｐｆｃ）回路を制御する方法
KR101026248B1 (ko) 역률 보상 회로
US6122180A (en) SMPS with constant power control circuit
US7919950B2 (en) Power factor correction converter
US6980445B2 (en) Power factor improving converter and control method thereof
KR101532423B1 (ko) 역률 보상 회로 및 역률 보상 회로의 구동 방법
JP5141774B2 (ja) Ｐｆｃコンバータ
US8041524B2 (en) Method of power factor correction
US20050018458A1 (en) Switching power supply device
US7352599B2 (en) Switching power source apparatus
KR19990085821A (ko) 역률 보상회로
US20120250381A1 (en) Power supply circuit
TWI320990B (en) Loading variation compensation circuit for a switching-mode power converter, and switching-mode power converter and conversion using the same
JP2868422B2 (ja) 電力変換における電流検出装置及び方法
JP2010041891A (ja) 充電器
JP6911677B2 (ja) 交流−直流変換装置
JP2003219635A5 (ko)
KR20000073180A (ko) 입력전압의 히스테리시스를 이용한 역률 보상 제어장치
EP3424140B1 (en) Buck-boost controller achieving high power factor and valley switching
JP2726356B2 (ja) スイッチング電源形充電器
JP4362166B2 (ja) 電源装置
JP3463865B2 (ja) Ａｃーｄｃコンバータ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination