KR100755396B1 - 역률 보상 회로 - Google Patents

역률 보상 회로 Download PDF

Info

Publication number
KR100755396B1
KR100755396B1 KR1020020001527A KR20020001527A KR100755396B1 KR 100755396 B1 KR100755396 B1 KR 100755396B1 KR 1020020001527 A KR1020020001527 A KR 1020020001527A KR 20020001527 A KR20020001527 A KR 20020001527A KR 100755396 B1 KR100755396 B1 KR 100755396B1
Authority
KR
South Korea
Prior art keywords
compensator
current
capacitor
power
diode
Prior art date
Application number
KR1020020001527A
Other languages
English (en)
Other versions
KR20030061140A (ko
Inventor
이요한
이동윤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020001527A priority Critical patent/KR100755396B1/ko
Publication of KR20030061140A publication Critical patent/KR20030061140A/ko
Application granted granted Critical
Publication of KR100755396B1 publication Critical patent/KR100755396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 역률 보상 회로에 관한 것으로서, 교류 전원을 정류하는 정류부와, 상기 정류부에서 정류된 전원에 의해 소정의 크기를 가지는 전원이 충전되어 상기 교류 전류가 정류되어 발생되는 전류 비도통구간에서 전류가 일정구간동안 흐를 수 있게 하는 제1, 제2 및 제3 보상부로 구성되어, 상기 전류 비도통구간에서 전류가 흐를 수 있는 구간을 연장시킬 수 있기 때문에 상기 교류 전원에 의한 입력 역률을 향상시킬 수 있는 효과가 있다.
정류부, 제1 보상부, 제2 보상부, 제3 보상부, 입력 역률

Description

역률 보상 회로{ Power factor compensation circuit }
도1 은 종래의 기술에 따른 역률 보상 회로의 구성이 도시된 회로도,
도2 는 종래의 기술에 따른 역률 보상 회로의 동작 파형이 도시된 파형도,
도3 은 본 발명에 따른 제1 역률 보상 회로의 구성이 도시된 회로도,
도4 는 본 발명에 따른 제1 역률 보상 회로의 동작 파형이 도시된 파형도,
도5 는 본 발명에 따른 제2 역률 보상 회로의 구성이 도시된 회로도이다.
<도면의 주요 부분에 관한 부호의 설명>
2: 교류 전원 30: 정류부
40: 제1 보상부 50: 제2 보상부
60: 제3 보상부
본 발명은 역률 보상 회로에 관한 것으로서, 특히 외부의 교류 전원을 정류하여 사용할 때 발생되는 전류의 비도통구간에서 일정구간동안 전류가 흐를 수 있 도록 하여 상기 교류 전원의 입력 역률이 향상될 수 있도록 하는 역률 보상 회로에 관한 것이다.
도1 은 종래의 기술에 따른 역률 보상 회로의 회로가 도시된 회로도이다.
종래의 기술에 따른 역률 보상 회로는 도1 에 도시된 바와 같이, 외부로부터 공급되는 교류 전원(2)을 정류하는 정류부(10)와, 상기 정류부(10)에서 정류된 상기 교류 전원(2)에 의해 설정된 크기의 전원을 충전하여 상기 교류 전원(2)이 정류되어 발생되는 전류 비도통구간에서 전류가 일정 구간동안 흐를 수 있도록 하는 보상부(20)로 구성된다.
여기서, 상기 정류부(10)는 상기 교류 전원(2)에 의한 전류가 한방향으로만 흐를 수 있도록 직렬 연결되는 제1 및 제2 다이오드(D1, D2)와 제3 및 제4 다이오드(D3, D4)가 병렬 연결되고, 상기 교류 전원(2)는 상기 제1 및 제2 다이오드(D1)와 상기 제3 및 제4 다이오드(D3, D4)의 사이에 입력된다.
상기 보상부(20)는 상기 제1 및 제3 다이오드(D1, D3)를 통과한 전류가 통과되지 못하도록 상기 전류 방향에 대하여 캐소드(Cathode)가 향하도록 상기 정류부(10)와 병렬 연결되는 제5 다이오드(D5)와 상기 제5 다이오드(D5)에 직렬 연결되는 제1 캐패시터(C1)와 상기 제5 다이오드(D5) 및 제1 캐패시터(C1)와 병렬 연결되는 제2 캐패시터(C2)와 상기 제2 캐패시터에 캐소드(Cathode)가 향하도록 직렬 연결되는 제6 다이오드(D6)으로 구성되고, 상기 제2 및 제1 캐패시터(C2, C1)사이에 연결되어 상기 제2 캐패시터(C2)로 입력되는 전류가 상기 제1 캐패시터(C1)로 흐를 수 있도록 캐소드(Cathode)가 상기 제1 캐패시터(C1)을 향하도록 연결되는 제7 다이오드(D7)를 포함한다.
상기와 같이 구성된 종래 기술에 따른 역률 보상 회로의 동작을 살펴보면 다음과 같다.
도2 의 (a)는 종래의 기술에 따른 보상부의 동작파형이 도시된 파형이고, 도2 의 (b)는 교류 전원의 전압 및 전류가 도시된 파형이다.
종래의 기술에 따른 역률 보상 회로의 동작은 먼저, 상기 교류 전원(2)이 상기 정류부(10)에 입력되어 정류된다.
상기 제1 및 제3 다이오드(D1, D3)를 통과한 전류는 상기 제2 캐패시터(C2), 제7 다이오드(D7) 및 제1 캐패시터(C1)를 따라 흐르게 되고 이로 인해 상기 제2 캐패시터(C2)와 제1 캐패시터(C1)가 전원이 충전된다.
이때, 상기 교류 전원(2)의 크기를 Vdc라 했을 때 상기 제2 캐패시터(C2)와 제1 캐패시터(C1)에는 각각 Vdc/2의 크기를 가지는 전원이 충전된다.
한편, 상기 교류 전원(2) 크기가 Vdc/2이하로 내려가게 되면 상기 제1 및 2 캐패시터(C1, C2)에 충전된 전원이 각각 독립적인 방전 경로에 따라 방전된다. 즉, 상기 제1 캐패시터(C1)는 제1 캐패시터(C1) 및 제5 다이오드(D5)의 경로를 따라 방전되고 상기 제2 캐패시터(C2)는 제2 캐패시터(C2) 및 제6 다이오드(D6)의 경로를 따라 방전된다.
이때, 상기 제1 및 제2 캐패시터(C1, C2)의 방전은 상기 교류 전원(2)의 크기가 Vdc/2이상이 될 때까지 유지되고, 상기 교류 전원(2)의 크기가 Vdc/2를 초과하게 되면 상기 제1 및 제2 캐패시터(C1, C2)는 방전이 중지되고 충전이 시작되게 된다.
그러나, 상기와 같은 종래의 기술에 따른 역률 보상 회로는 도2 의 (a)에 도시된 바와 같이, 상기 교류 전원(2)의 입력 전원의 반주기를 180도라 했을 때, 0 내지 30도와 150도 내지 180도에서 전류의 비도통구간이 발생하게 되기 때문에 상기 교류 전원(2)에 의한 입력 역률이 저해되는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 교류 전원이 정류되어 발생되는 전류 비도통구간에서 전류가 흐를는 구간을 연장시킴으로써 교류 전원에 의한 입력 역률이 향상되는 역률 보상 회로를 제공하는데 그 목적이 있다.
상기한 과제를 해결하기 위한 본 발명에 따른 역률 보상 회로의 특징에 따르면, 외부로부터 공급되는 교류 전원을 정류하는 정류부와, 상기 교류 전원이 정류되어 발생되는 전류 비도통구간에서 전류가 흐를 수 있도록 상기 교류 전원에 의해 설정 크기의 전원이 충전되는 제1 보상부와, 상기 제1 보상부와 연결되어 상기 제1 보상부에 충전된 전원이 분배되도록 하여 상기 전류 비도통구간에서 전류가 흐르는 구간이 연장될 수 있도록 하는 제2 보상부로 구성된다.
또한, 본 발명에 따른 역률 보상 회로의 또 다른 특징에 따르면, 상기 제2 보상부와 동일한 구성을 가지며, 상기 제1 및 제2 보상부의 충전 전원을 분배하여 충전 전원의 크기가 낮아지도록 하여 상기 전류 비도통구간에서 전류가 흐르는 구간이 연장될 수 있도록 하는 제3 보상부가 더 포함된다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도3 은 본 발명에 따른 제1 역률 보상 회로의 구성이 도시된 회로도이다.
본 발명에 따른 제1 역률 보상 회로는 도3 에 도시된 바와 같이, 교류 전원(2)을 정류하는 정류부(30)와, 상기 교류 전원에 의해 설정 크기의 전원이 충전되어 상기 교류 전원(30)이 정류되어 발생되는 전류 비도통구간에서 전류가 흐를 수 있도록 하는 제1 보상부(40)와, 상기 제1 보상부에 충전된 전원이 분배되도록 하여 상기 전류 비도통구간에서 전류가 흐르는 구간이 연장되도록 하는 제2 보상부(50)로 구성된다.
여기서, 상기 정류부(30)는 직렬 연결되는 제1 및 제2 다이오드(D8, D9)와 제3 및 제4 다이오드(D10, D11)가 병렬 연결되어 상기 제1 및 제2 다이오드(D8, D9)의 사이와 제3 및 제4 다이오드(D10, D11)사이에 입력되는 상기 교류 전원(2)이 한방향으로만 흐르도록 함과 동시에 상기 교류 전원(2)이 정류되도록 한다.
또한, 상기 제1 보상부(40)는 상기 정류부(30)와 병렬 연결되며, 상기 정류부(30)를 통과한 전류에 대해 캐소드(Cathode)가 향하도록 하여 상기 전류가 차단되도록 하는 제5 다이오드(D12)와, 상기 제5 다이오드(D12)와 직렬 연결되는 제1 캐패시터(C3)와, 상기 제5 다이오드 및 제1 캐패시터(D12, C3)와 병렬 연결되는 제2 캐패시터(C4)와, 상기 제2 캐패시터(C4)에 캐소드(Cathode)가 향하도록 직렬 연결되는 제6 다이오드(D13)와, 상기 제2 캐패시터(C4)로 입력되는 전류가 상기 제1 캐패시터(C3)로 흐를 수 있도록 연결되는 제7 다이오드(D14)로 구성된다.
한편, 상기 제2 보상부(50)는 상기 정류부(30)를 통과한 전류가 차단될 수 있도록 상기 전류 방향에 대하여 캐소드(Cathode)가 향하도록 상기 정류부(30)와 병렬 연결되는 제8 다이오드(D15)와, 상기 제8 다이오드(D15)와 직렬 연결되는 제3 캐패시터(C5)와, 상기 제2 캐패시터(C3)에 캐소드(Cathode)가 향하도록 직렬 연결되는 제9 다이오드(D16)와, 상기 제1 캐패시터(C3)로 입력되는 전류가 상기 제3 캐패시터(C5)로 입력될 수 있도록 상기 제3 캐패시터(C5)에 캐소드(Cathode)가 향하도록 연결되는 제10 다이오드(D17)로 구성된다.
상기와 같이 구성된 본 발명에 따른 제1 역률 보상 회로의 동작을 살펴보면 다음과 같다.
도4 의 (a)는 본 발명에 따른 역률 보상 회로의 동작 파형이 도시된 파형도이고, 도4 의 (b)는 교류 전원의 전압 및 전류 파형이 도시된 파형도이다.
먼저, 상기 교류 전원(2)이 상기 정류부(30)에 의해 정류되어 상기 제1 보상부(40)에 입력된다.
상기 제1 보상부(40)에 입력된 전류는 상기 제2 캐패시터(C4), 제7 다이오드(D14) 및 제1 캐패시터(C3)따라 흐르게 되고 상기 제1 캐패시터(C3)을 통과한 전류는 상기 제2 보상부(50)로 입력된다.
상기 제2 보상부(50)에 입력된 전류는 제10 다이오드(D17) 및 제3 캐패시터(C5)를 따라 흐르게 된다.
이때, 상기 교류 전원(2)의 크기를 Vdc라고 할 경우 상기 제2, 제1 및 제3 캐패시터(C4, C3, C5)를 따라 전류가 흐르면서 상기 제2, 제1 및 제3 캐패시터(C4, C3, C5)에는 각각 Vdc/3의 크기를 가지는 전원이 충전되고, 상기 교류 전원(2)의 크기가 Vdc/3이하로 내려갈 경우 상기 제1 내지 제3 캐패시터(C3, C4, C5)는 각각 독립적인 방전 경로를 따라 방전된다.
즉, 상기 제1 캐패시터(C3)는 제1 캐패시터(C3), 제5 다이오드(D12) 및 제9 다이오드(D16)를 따라 방전되고, 제2 캐패시터(C4)는 제2 캐패시터(C4) 및 제6 다이오드(D13)를 따라 방전되며, 상기 제3 캐패시터(C5)는 제3 캐패시터(C5) 및 제8 다이오드(D15)를 따라 방전된다.
이때, 상기 교류 전원(2)의 크기가 Vdc/3이상으로 커지게 되면 상기 제1 내지 제3 캐패시터(C3, C4, C5)는 방전이 중지되고 충전된다.
따라서, 상기 교류 전원(2)이 Vdc/3 이상에서 전류가 흐르기 때문에 상기 교류 전원(2)이 정류되어 발생되는 전류 비도통구간에서 전류가 흐르는 구간이 연장되기 때문에 전류 비도통구간이 33퍼센트 감소하게 되어 상기 교류 전원(2)의 입력 역률을 향상시킬 수 있게 되는 것이다.
도5 는 본 발명에 따른 제2 역률 보상 회로의 구성이 도시된 회로도이다.
본 발명에 따른 제2 역률 보상 회로는 상기 도3 에서 설명된 상기 제1 역률 보상 회로의 제2 보상부(50)가 다수개로 형성되어 이루어지게 된다.
즉, 상기 제1 역률 보상 회로의 제1 보상부(40)에 연결되는 제2 보상부(50)와 동일한 구성을 가지는 제3 보상부(60)가 상기 제2 보상부(50)에 연결되는 것이 다.
이때, 상기 제3 보상부(60)는 상기 제1 및 제2 보상부(40, 50)의 연결관계와 동일한 연결관계를 가지고 상기 제2 보상부(50)에 연결된다.
이러한 제3 보상부(60)는 정류부(30)를 통과한 전류가 차단될 수 있도록 하는 제11 다이오드(D18)와, 상기 제11 다이오드(D18)에 직렬 연결되는 제4 캐패시터(C6)와, 상기 제2 보상부(60)의 제3 캐패시터(C5)에 캐소드(Cathode)가 향하도록 직렬 연결되는 제12 다이오드(D19)와, 상기 제3 캐패시터(C5)로 입력되는 전류가 상기 제4 캐패시터(C6)로 입력될 수 있도록 하는 제13 다이오드(D20)가 상기 제4 캐패시터(C6)에 캐소드(Cathode)가 향하도록 연결된다.
상기와 같이 구성된 본 발명에 따른 제2 역률 보상 회로의 동작을 살펴보면 다음과 같다.
먼저, 교류 전원(2)이 제1 내지 제4 다이오드(D8, D9, D10, D11)로 이루어진 정류부(30)에 의해 정류되어 제1 보상부(40)에 입력된다.
상기 제1 보상부(40)에 입력되는 전류는 제2 캐패시터(C4), 제7 다이오드(D14) 및 제1 캐패시터(C3)를 따라 흐르게 되어 제2 보상부(50)에 입력된다.
상기 제2 보상부(50)에 입력되는 전류는 제10 다이오드(D17) 및 제3 캐패시터(C5)를 따라 제3 보상부(60)에 입력되고, 상기 제3 보상부(60)에 입력되는 전류는 제13 다이오드(D20) 및 제4 캐패시터(C6)을 따라 흐르게 된다.
이때, 상기 교류 전원(2)의 크기를 Vdc라 할 경우 상기 전류가 상기 제2, 제1, 제3 및 제4 캐패시터(C4, C3, C5, C6)을 따라 흐를 때 상기 제2, 제1, 제3 및 제4 캐패시터(C4, C3, C5, C6)에는 각각 Vdc/4 의 크기를 가지는 전원이 충전되고, 상기 교류 전원(2)의 크기가 Vdc/4이하로 내려가는 경우 상기 제2, 제1, 제3 및 제4 캐패시터(C4, C3, C5, C6)는 각각 독립적인 경로를 따라 방전된다.
즉, 상기 제2 캐패시터(C4)는 제2 캐패시터(C4) 및 제6 다이오드(D12)를 따라 방전되고, 상기 제1 캐패시터(C3)는 제1 캐패시터(C3), 제5 다이오드(D12) 및 제9 다이오드(D16)를 따라 방전되며, 상기 제3 캐패시터(C5)는 제3 캐패시터(C5), 제8 다이오드(D15) 및 제12 다이오드(D19)을 따라 방전되고, 상기 제4 캐패시터(C6)은 제4 캐패시터(C6) 및 제11 다이오드(D18)을 따라 방전된다.
이때, 상기 교류 전원(2)의 크기가 Vdc/4 이상으로 커지게 되면 상기 제2, 제1, 제3 및 제4 캐패시터(C4, C3, C5, C6)는 방전을 중지하고 충전된다.
따라서, 상기 교류 전원(2)이 Vdc/4 이상에서 전류가 흐르기 때문에 상기 교류 전원(2)이 정류되어 발생되는 전류 비도통구간에서 전류가 흐르는 구간이 연장되기 때문에 도4 의 (b)에 도시된 바와 같이, 전류 비도통구간이 감소하게 되어 상기 교류 전원(2)의 입력 역률을 향상시킬 수 있게 되는 것이다.
결국, 본 발명에 따른 역률 보상 회로는 상기 제1 보상부에 충전되는 전원의 크기를 낮추어 상기 전류 비도통구간에서 전류가 흐르는 구간이 연장될 수 있도록 하는 제2 및 제3 보상부를 추가적으로 형성함으로써, 복수개의 보상부에 충전되는 전원의 크기를 낮추게 되고, 이로 인해 상기 전류 비도통구간에서 전류가 흐르는 구간을 연장시키게 되어 상기 교류 전원의 입력 역률이 향상되도록 하는 것이다.
또한, 상기 제2 및 제3 보상부의 수를 늘림으로써, 보상부에 충전되는 전원의 크기를 더욱 낮출 수 있기 때문에 상기 전류 비도통구간에서 전류가 흐르는 구간을 상기 제2 및 제3 보상부만이 형성되었을 경우보다 더욱 연장이 가능하게 된다.
상기와 같이 구성되는 본 발명의 역률 보상 회로는 교류 전원을 정류하는 정류부와, 상기 정류부에서 정류된 전원에 의해 소정의 크기를 가지는 전원이 충전되어 상기 교류 전류가 정류되어 발생되는 전류 비도통구간에서 전류가 일정구간동안 흐를 수 있게 하는 제1 내지 제3 보상부로 구성되어, 상기 전류 비도통구간에서 일정구간동안 전류가 흐를 수 있도록 하여 상기 교류 전원에 의한 입력 역률을 향상시킬 수 있는 효과가 있다.







Claims (4)

  1. 외부로부터 공급되는 교류 전원을 정류하는 정류부와;
    상기 교류 전원이 정류되어 발생되는 전류 비도통구간에서 전류가 흐를 수 있도록 설정 크기의 전원이 충전되는 제1 보상부와;
    상기 제1 보상부와 연결되어 상기 제1 보상부에 충전된 전원이 분배되도록 하여 상기 전류 비도통구간에서 전류가 흐르는 구간이 연장될 수 있도록 제2 보상부를 포함하는 역률 보상 회로.
  2. 제1 항에 있어서,
    상기 제2 보상부는 상기 정류부에서 정류된 교류 전원의 입력이 차단되도록 전류의 방향에 대하여 캐소드(Cathode)가 향하도록 병렬 연결되는 제1 다이오드와; 상기 제1 다이오드와 직렬 연결되는 캐패시터와; 상기 캐패시터에 상기 제1 보상부로부터의 전류가 공급될 수 있도록 상기 캐패시터에 캐소드(Cathode)가 향하도록 연결되는 제2 다이오드와; 상기 캐패시터와 병렬 연결되어 상기 제1 보상부로부터의 전류가 상기 제2 다이오드로 흐를 수 있도록 전류의 방향에 대하여 캐소드(Cathode)가 향하도록 연결되는 제3 다이오드를 포함하는 역률 보상 회로.
  3. 외부로부터 공급되는 교류 전원을 정류하는 정류부와;
    상기 교류 전원이 정류되어 발생되는 전류 비도통구간에서 전류가 흐를 수 있도록 설정 크기의 전원이 충전되는 제1 보상부와;
    상기 제1 보상부와 연결되어 상기 제1 보상부에 충전된 전원이 분배되도록 하여 상기 전류 비도통구간에서 전류가 흐르는 구간이 연장될 수 있도록 제2 보상부와;
    상기 제1 및 제2 보상부에 충전되는 전원의 크기가 낮아지도록 하여 상기 전류 비도통구간에서 전류가 흐르는 구간이 연장될 수 있도록 하는 상기 제2 보상부에 연결되는 제3 보상부를 포함하는 역률 보상 회로.
  4. 제3 항에 있어서,
    상기 제3 보상부는 상기 정류부에서 정류된 상기 교류 전원에 의한 전류가 차단되도록 상기 전류에 대하여 캐소드(Cathode)가 향하도록 상기 정류부와 병렬 연결되는 제1 다이오드와; 상기 제1 다이오드에 직렬 연결되는 캐패시터와; 상기 제2 보상부의 캐패시터에 캐소드(Cathode)가 향하도록 직렬 연결되는 제2 다이오드와; 상기 제2 보상부의 캐패시터와 상기 제2 다이오드에 연결되오 상기 제2 보상부로부터의 전류가 상기 캐패시터에 공급될 수 있도록 상기 캐패시터에 캐소드(Cathode)가 향하도록 연결되는 제3 다이오드를 포함하는 역률 보상 회로.
KR1020020001527A 2002-01-10 2002-01-10 역률 보상 회로 KR100755396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020001527A KR100755396B1 (ko) 2002-01-10 2002-01-10 역률 보상 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020001527A KR100755396B1 (ko) 2002-01-10 2002-01-10 역률 보상 회로

Publications (2)

Publication Number Publication Date
KR20030061140A KR20030061140A (ko) 2003-07-18
KR100755396B1 true KR100755396B1 (ko) 2007-09-04

Family

ID=32217628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020001527A KR100755396B1 (ko) 2002-01-10 2002-01-10 역률 보상 회로

Country Status (1)

Country Link
KR (1) KR100755396B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304568A (ja) * 1997-04-25 1998-11-13 Sanken Electric Co Ltd 電力補償装置
KR20000073180A (ko) * 1999-05-07 2000-12-05 김덕중 입력전압의 히스테리시스를 이용한 역률 보상 제어장치
KR20010002302A (ko) * 1999-06-14 2001-01-15 김덕중 역률보상 제어기
KR20010047576A (ko) * 1999-11-22 2001-06-15 구자홍 역률 보상회로
KR20030060541A (ko) * 2002-01-09 2003-07-16 엘지전자 주식회사 역률 보상 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304568A (ja) * 1997-04-25 1998-11-13 Sanken Electric Co Ltd 電力補償装置
KR20000073180A (ko) * 1999-05-07 2000-12-05 김덕중 입력전압의 히스테리시스를 이용한 역률 보상 제어장치
KR20010002302A (ko) * 1999-06-14 2001-01-15 김덕중 역률보상 제어기
KR20010047576A (ko) * 1999-11-22 2001-06-15 구자홍 역률 보상회로
KR20030060541A (ko) * 2002-01-09 2003-07-16 엘지전자 주식회사 역률 보상 회로

Also Published As

Publication number Publication date
KR20030061140A (ko) 2003-07-18

Similar Documents

Publication Publication Date Title
US8717789B2 (en) Three-phase buck-boost power factor correction circuit and controlling method thereof
US8937818B2 (en) Low-volume programmable-output PFC rectifier with dynamic efficiency and transient response optimization
JP6065262B2 (ja) 電源装置
US9369037B2 (en) Step-up converter having two reciprocally clocked switches
EP1968178B1 (en) Switching power supply circuit
US6788039B2 (en) Low power inductorless DC-DC Regulator with capacitive charging/discharging
GB2454216A (en) Surge protector for a bridgeless boost converter
KR101982497B1 (ko) 전원 장치
US6288919B1 (en) Single stage AC/DC converter high frequency AC distribution systems
EP2385750B1 (en) Power supply device having current control circuit capable of correcting power factor
EP2218169B1 (en) Bridgeless boost ac-dc converter
EP1511166B1 (en) Power converter
KR100755396B1 (ko) 역률 보상 회로
EP4239837A1 (en) Power factor correction and dc-dc multiplexing converter and uninterruptible power supply including the same
AU2018200341A1 (en) Driver for LED Lighting and Method of Driving LED Lighting
US6788040B2 (en) Power holdup circuit with increased power factor
CN113691119B (zh) 三相功率因素校正装置
US20230067594A1 (en) Electrical Conversion
CN109088552A (zh) 基于双电容器的ac线路频率低压dc供电电路
KR100680193B1 (ko) 역률 보상 회로
KR102485120B1 (ko) 인버터 직류링크 캐패시터의 전압분배 회로
Soeiro et al. Comparison of concepts for improving the line power quality of electrostatic precipitator systems
JP2008035592A (ja) 直流電源装置
CN105207472A (zh) 提升buck输出电压的电路
Rahul D et al. An Ameliorated Boost Packed E-Cell Nine-level Single/Multiple Output Buck PFC Rectifier

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee