KR102485120B1 - 인버터 직류링크 캐패시터의 전압분배 회로 - Google Patents

인버터 직류링크 캐패시터의 전압분배 회로 Download PDF

Info

Publication number
KR102485120B1
KR102485120B1 KR1020180012688A KR20180012688A KR102485120B1 KR 102485120 B1 KR102485120 B1 KR 102485120B1 KR 1020180012688 A KR1020180012688 A KR 1020180012688A KR 20180012688 A KR20180012688 A KR 20180012688A KR 102485120 B1 KR102485120 B1 KR 102485120B1
Authority
KR
South Korea
Prior art keywords
resistor
capacitor
voltage
switch
resistance value
Prior art date
Application number
KR1020180012688A
Other languages
English (en)
Other versions
KR20190093271A (ko
Inventor
김경진
Original Assignee
엘에스일렉트릭(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스일렉트릭(주) filed Critical 엘에스일렉트릭(주)
Priority to KR1020180012688A priority Critical patent/KR102485120B1/ko
Publication of KR20190093271A publication Critical patent/KR20190093271A/ko
Application granted granted Critical
Publication of KR102485120B1 publication Critical patent/KR102485120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

인버터 직류링크 캐패시터의 전압분배 회로가 개시된다. 본 발명의 일실시예의 회로는, 제1캐패시터에 병렬로 연결되는 제1저항, 제2캐패시터에 병렬로 연결되는 제2저항, 제2저항에 병렬로 연결되는 제3저항, 제3저항과 제2저항의 연결을 스위치하는 스위치를 포함하고, 제1저항의 저항값은 제1 또는 제2캐패시터의 누설전류에 대응하는 전류가 흐르도록 결정되고, 제2저항의 저항값은 제1저항의 저항값보다 크게 결정된다.

Description

인버터 직류링크 캐패시터의 전압분배 회로{VOLTAGE BALANCING CIRCUIT FOR DC LINK CAPACITOR IN INVERTER}
본 발명은 인버터 직류링크 캐패시터의 전압분배 회로에 대한 것이다.
일반적으로, 인버터는 교류(AC)전원을 수신하여 직류(DC)로 정류한 후, 다시 원하는 주파수와 크기로 교류전원을 출력하는 장치이다. 이때 인버터의 정류부의 직류링크에 평활용 전해 캐패시터가 연결된다.
입력전압이 400V 타입인 인버터의 경우, 평활부의 전해 캐패시터에 충전되는 전압이 약 500 내지 800V이지만, 일반적인 전해 캐패시터의 정격전압은 400V이므로, 입력전압이 400V인 인버터의 평활부를 설계할 경우 전해 캐패시터를 직렬로 연결하여 평활부의 등가 정격전압이 800Vdc가 되도록 설계하고 있다.
도 1은 일반적인 인버터 구조를 설명하기 위한 구성도이다.
평활부(200)는 정류부(100)에 의해 정류된 직류전원을 평활하여 인버터부(300)에 인가하기 위한 것으로서, 도 1과 같이 두개의 캐패시터가 직렬로 연결되어 구성될 수 있다.
이와 같이 직렬접속된 두개의 캐패시터 구조에서, 일반적으로 캐패시터에는 내부에 연결된 저항으로 인해 소자의 특성상 누설전류가 흐르게 되며, 이 누설전류는 캐패시터마다 차이가 있다.
이 누설전류의 차이로 인해 병렬로 연결된 캐패시터의 전압균형이 틀어질 수 있으며, 이를 지속적으로 방치할 경우 상부 캐패시터나 하부 캐패시터 중 한쪽으로 고전압이 인가되고, 이 전압이 캐패시터의 한계전압을 넘어서면 캐패시터 소자가 파괴될 수 있다. 이러한 문제를 해결하기 위해 산업용 인버터에서는 병렬로 연결된 캐패시터에 저항을 병렬로 연결하여 전압균형을 유지한다.
도 2는 종래의 전압분배회로를 설명하기 위한 것이다.
도 2의 종래기술에서는, 평활부(210)의 캐패시터에 각각 저항을 병렬로 연결하여 각 캐패시터의 전압을 균등하게 유지하도록 하였다.
그러나, 도 2와 같은 형태로 캐패시터에 각각 병렬로 저항이 접속되는 경우, 전압 불균형을 방지할 수는 있으나, 이 분압저항에 캐패시터의 누설전류보다 약 10배 정도 크기가 큰 전류가 흐르게 되므로, 발열 및 손실로 이어지게 된다.
즉, 전압균형을 위해 캐패시터에 병렬로 연결된 저항에 전류가 지속적으로 흐르게 되면, 이 전류로 인하여 저항에는 전력손실이 생기게 되는데, 이 전력손실은 인버터의 상태와 관계없이 전원이 입력되는 한 계속하여 유지되므로, 이에 의해 인버터의 효율이 저항의 소모전력만큼 낮아지는 문제점이 있다.
또한, 일정한 전력손실이 있는 경우 저항의 발열이 필연적인데, 저항이 클수록 발열이 적어지므로, 인버터에 따라 저항의 크기가 커져야 하며, 이로 인해 인버터의 크기 역시 커질 수 밖에 없는 문제점이 있다.
또한, 일반적으로 저항은 캐패시터에 바로 접속되며, PCB 패턴 또는 와이어를 이용하여 연결되는 경우 이 역시 저항으로 간주되므로, 캐패시터에 영향을 미치게 되며, 또, 저항은 보통 캐패시터의 바로 근처에 배치되는데, 이로 인해 저항의 발열은 캐패시터에 열적인 상승을 유도하며, 이는 캐패시터의 발열과 더불어 온도상승을 유발하게 된다. 이에 따라, 캐패시터의 열화가 촉진되며, 캐패시터의 수명이 짧아지는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는, 직렬연결된 캐패시터에 연결되는 분압저항에 흐르는 전류의 크기를 줄임으로써, 저항이 캐패시터에 미치는 영향을 최소화하는, 인버터 직류링크 캐패시터의 전압분배 회로를 제공하는 것이다.
상기와 같은 기술적 과제를 해결하기 위해, 직렬로 연결되는 제1 및 제2캐패시터로 구성되는 평활부를 포함하는 인버터 시스템에서, 상기 제1 및 제2캐패시터로 인가되는 전압을 분배하는 본 발명의 일실시예의 회로는, 상기 제1캐패시터에 병렬로 연결되는 제1저항; 상기 제2캐패시터에 병렬로 연결되는 제2저항; 상기 제2저항에 병렬로 연결되는 제3저항; 및 상기 제3저항과 상기 제2저항의 연결을 스위치하는 스위치를 포함하고, 상기 제1저항의 저항값은 상기 제1 또는 제2캐패시터의 누설전류에 대응하는 전류가 흐르도록 결정되고, 상기 제2저항의 저항값은 상기 제1저항의 저항값보다 크게 결정될 수 있다.
본 발명의 일실시예의 전압분배 회로는, 직렬로 연결되고, 상기 평활부에 병렬로 접속되는 제4저항 및 제5저항; 및 상기 제4 및 제5저항 사이의 노드(중성점)와 상기 제1 및 제2캐패시터 사이의 노드(기준점) 사이에 연결되는 제6저항을 포함할 수 있다.
본 발명의 일실시예에서, 상기 스위치는, 상기 기준점의 전압(기준점 전압)과 상기 중성점의 전압(중성점 전압)의 차이에 의해 상기 제2 및 제3저항의 병렬연결을 스위칭할 수 있다.
본 발명의 일실시예에서, 상기 기준점 전압이 상기 중성점 전압보다 상기 스위치의 문턱값보다 커지는 경우, 상기 스위치가 턴온되어 상기 제2 및 제3저항이 병렬연결될 수 있다.
본 발명의 일실시예에서, 상기 스위치의 턴온에 의해 상기 기준점 전압과 상기 중성점 전압의 차이가 소정 전압 이하가 되는 경우, 상기 스위치가 턴오프될 수 있다.
본 발명의 일실시예에서, 상기 스위치의 게이트는 상기 중성점에 연결되고, 드레인은 상기 기준점에 연결될 수 있다.
본 발명의 일실시예에서, 상기 제2저항의 저항값은, 상기 제1저항의 저항값의 110%에 대응할 수 있다.
본 발명의 일실시예에서, 상기 제3저항의 저항값은, 상기 제2저항의 저항값의 150%에 대응할 수 있다.
상기와 같은 본 발명은, 종래의 전압분배 회로에서 저항에 흐르던 전류보다 1/10배까지 전류를 줄임으로써 저항에서 발생하는 손실을 줄이고, 이에 의해 저항의 발열도 줄어 저항이 캐패시터에 미치는 영향을 최소화할 수 있으며, 회로에 사용되는 반도체 스위치의 개수를 최소화함으로써 회로의 설계비용을 줄이도록 하는 효과가 있다.
도 1은 일반적인 인버터 구조를 설명하기 위한 구성도이다.
도 2은 종래의 전압분배회로를 설명하기 위한 것이다.
도 3은 본 발명의 일실시예의 인버터 직류링크 캐패시터의 전압분배 회로의 구성도이다.
도 4a 및 도 4b는 도 3의 평활부의 등가회로를 나타낸 일예시도이다.
도 5 및 도 6은 본 발명의 일실시예의 전압분배 회로의 동작을 설명하기 위한 일예시도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성요소는 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성요소의 비율은 과장되거나 축소될 수 있다.
'제1', '제2' 등의 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 상기 구성요소는 위 용어에 의해 한정되어서는 안 된다. 위 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 '제1구성요소'는 '제2구성요소'로 명명될 수 있고, 유사하게 '제2구성요소'도 '제1구성요소'로 명명될 수 있다. 또한, 단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. 본 발명의 실시예에서 사용되는 용어는 다르게 정의되지 않는 한, 해당 기술분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하에서는, 도 3 내지 도 6을 참조하여 본 발명의 일실시예에 따른 인버터 직류링크 캐패시터의 전압분배 회로를 설명하기로 한다.
도 3은 본 발명의 일실시예의 인버터 직류링크 캐패시터의 전압분배 회로의 구성도로서, 도 3의 직류링크 캐패시터(10)가 도 1의 인버터에서 정류부(100) 및 인버터부(300) 사이에 배치될 수 있다.
본 발명의 일실시예에서, 평활부(10)는 직렬로 연결되는 제1캐패시터 C1 및 제2캐패시터 C2를 포함할 수 있다. 다만, 본 발명의 일실시예에서는 제1캐패시터 C1 및 제2캐패시터 C2가 직렬로 연결된 것을 한정하여 설명하고 있으나, 이는 등가회로의 개념으로써, 더욱 많은 수의 캐패시터가 연결되어 제1캐패시터 C1 및 제2캐패시터 C2를 구성할 수도 있을 것이다.
도 4a 및 도 4b는 도 3의 평활부의 등가회로를 나타낸 일예시도이다.
즉, 도 4a와 같이, 2개의 캐패시터가 연결된 형태일 수도 있고, 도 4b와 같이 2개의 전해 캐패시터의 연결이 병렬로 연결되어 있을 수도 있을 것이다. 위에서 설명한 바와 같이, 도 4b의 경우에도 도 4a와 같이 등가적으로 나타낼 수 있을 것임은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 자명하다 할 것이다.
이하에서는, 제1캐패시터 C1 및 제2캐패시터 C2 사이의 노드 A를 '기준점'이라고 하고, 노드 A의 전압을 '기준점 전압'이라고 하기로 한다.
다시 도 3을 참조로 하면, 본 발명의 일실시예의 전압분배 회로는, 제1캐패시터 C1과 제2캐패시터 C2에 각각 병렬로 연결되어 제1캐패시터 C1과 제2캐패시터 C2의 전압을 조정하는 제1저항 R1 및 제2저항 R2과, 제2저항 R2에 병렬로 연결되는 제5저항을 포함하고, 제1캐패시터 C1 및 제2캐패시터 C2에 분배된 전압의 크기를 확인하기 위한 제3저항 R3 및 제4저항 R4을 포함할 수 있다. 이때, 제3저항 R3 및 제4저항 R4 사이의 노드 B를 '중성점'이라고 하고, 노드 B의 전압을 '중성점 전압'이라고 하기로 한다.
또한, 본 발명의 일실시예의 전압분배 회로는, 제1캐패시터 C1 및 제2캐패시터 C2의 전압 불균형에 따라 온 또는 오프상태가 되는 스위치 Q1, 및 스위치 Q1의 동작을 위해 기준점 전압과 중성점 전압의 크기를 비교하기 위한 제6저항 R6을 포함할수 있다.
스위치 Q1은 제6저항 R6에 전압이 인가되어 기준점 전압과 중성점 전압이 소정 크기 이상이 되는 경우 온상태가 될 수 있는 소자로 구성될 수 있다. 예를 들어, 스위치 Q1은 전계효과 트랜지스터(field effect transistor, FET), 또는 금속 산화막 반도체 전계효과 트랜지스터(metal oxide semiconductor field effect transistor, MOSFET) 등일 수 있다. 다만, 이는 예시적인 것으로서, 본 발명이 이에 한정되는 것은 아니고, 제6저항 R6에 인가되는 전압에 따라 온 또는 오프상태가 되는 다양한 스위칭 소자가 사용될 수 있을 것이다.
스위치 Q1이 FET인 경우에, 스위치 Q1의 게이트는 중성점 B와 연결되고, 드레인은 기준점 A와 연결될 수 있다. 또한, 스위치 Q1의 소스는 제5저항 R5에 연결되도록 구성될 수 있을 것이다.
한편, 보통 캐패시터는 누설전류가 존재하는 것은 이미 설명한 바와 같다. 보통 누설전류란, 캐패시터에 전압을 가하였을 때 캐패시터의 소자 내부에 병렬연결된 저항에 흐르는 약한 전류를 말하는 것으로서, 캐패시터의 내부상태나 외부상태에 따라 차이가 발생하며, 캐패시터에 따른 누설전류는 미리 결정되어 있다.
본 발명의 일실시예에서는, 제1캐패시터 C1에 연결되는 제1저항 R1과 제2캐패시터에 연결되는 제2저항 R2의 저항값의 크기를 제1캐패시터 C1 및 제2캐패시터 C2의 누설전류에 해당하는 전류가 제1저항 R1 및 제2저항 R2에 흐르도록 저항값을 결정하여 사용하되, 제2저항 R2의 저항값을 제1 및 제2캐패시터의 오차범위보다 다소 크게 선정한다. 예를 들어, 제2저항 R2의 저항값을 제1저항 R1의 저항값보다 110% 정도 크게 선정할 수 있다. 다만, 이는 예시적인 것으로서, 누설전류의 오차범위에 따라 제2저항 R2의 저항값이 제1저항 R1의 저항값보다 다소 크거나 다소 작을 수 있을 것이다.
제2저항 R2의 저항값이 제2캐패시터 C2의 오차범위보다 크게 선정되는 경우, 제2캐패시터 C2에 충전되는 전압은 언제나 제1캐패시터 C1에 충전되는 전압보다 지속적으로 커지게 된다.
제2캐패시터 C2가 지속적으로 충전되어 기준점 전압이 중성점 전압보다 소정 값 이상 커지면, 스위치 Q1의 게이트에 걸리는 전압이 커지게 되어 스위치 Q1이 턴온하게 된다.
이때, 스위치 Q1이 턴온하는 기준점 전압과 중성점 전압의 차이는, 예를 들어 2V일 수 있다. 보통 스위치 Q1이 FET인 경우, 문턱값(threshold)이 2V이므로, 이에 의해 선정될 수 있을 것이다. 다만, 이는 예시적인 것으로서, 본 발명이 이에 한정되는 것이 아님은 자명하다. 스위치 Q1이 턴온하는 경우, 제5저항 R5이 제2저항 R2에 병렬연결되므로, 이에 따라 저항값이 작아지게 되어, 다시 제2캐패시터 C2에 충전된 전압이 방전될 수 있다. 제5저항 R5의 저항값은 제2저항 R2의 저항값보다 약 1.5배가 되도록 설계할 수 있다.
이와 같이 제2캐패시터 C2가 충방전을 반복하면서, 제1캐패시터 C1에 충전되는 전압은 고정된 상태로 유지될 수 있다.
위에서 설명한 본 발명의 회로의 동작을 도면을 통해 설명하기로 한다.
도 5 및 도 6은 본 발명의 일실시예의 전압분배 회로의 동작을 설명하기 위한 일예시도로서, 도 5는 스위치 Q1이 오프인 상태에서의 도 3의 등가회로도이고, 도 6은 스위치 Q1이 온인 상태에서의 도 3의 등가회로도이다.
도 5와 같이 스위치 Q1이 오프인 상태에서, 제1저항 R1 및 제2저항 R2의 저항값의 크기차에 의해 제2캐패시터 C2에 더 큰 전압이 충전된다. 제2캐패시터 C2가 지속적으로 충전되어 기준점 전압이 중성점 전압보다 스위치 Q1의 문턱값보다 커지게 되면, 스위치 Q1이 턴온된다.
도 6을 참조로 하면, 스위치 Q1의 턴온에 의해, 제2저항 R2에 제5저항 R5가 병렬로 연결될 수 있다.
예를 들어 제1저항 R1의 저항값이 캐패시터의 누설전류를 기준으로, 캐패시터의 누설전류에 대응하는 전류가 제1저항 R1에 흐르도록 설정된 R인 경우, 본 발명의 일실시예에 의하면, 제2저항 R2의 저항값은 캐패시터 C2의 누설전류의 오차범위를 고려한 1.1R이 될 수 있다. 위에서 설명한 바와 같이 제5저항 R5의 저항값은 제2저항 R2의 1.5배 정도이므로, 예를 들어 1.65R일 수 있다. 따라서, 제5저항 R5가 제2저항 R2에 연결된 경우, 양 저항의 병렬연결에 의한 저항값은 약 0.66R로 작아지므로, 제2캐패시터 C2는 방전하기 시작한다.
제2캐패시터 C2의 방전에 의해 기준점 전압과 중성점 전압은 그 차이가 다시 줄어들게 되고, 소정 전압 이하가 되면 다시 스위치 Q1은 턴오프되어, 도 5와 같은 등가회로로 표현될 수 있다.
이에 의해 제2캐패시터 C2는 다시 충전될 수 있다.
이와 같이, 제1캐패시터 C1은 일정한 전압을 유지하고, 제2캐패시터 C2에 병렬로 연결되는 저항에 의해 제1캐패시터 C1과 제2캐패시터 C2의 전압의 차이가 스위치 Q1의 문턱값보다 커지면 스위치 Q1이 턴온되어 제2캐패시터 C2가 방전을 하게 되고, 다시 제1캐패시터 C1과 제2캐패시터 C2의 전압의 차이가 소정 전압보다 낮아지거나 동일해지면 스위치 Q1이 턴오프될 수 있다.
위와 같은 본 발명의 일실시예의 회로에 의하면, 제1저항 R1과 제2저항 R2의 저항값을 제1캐패시터 C1 및 제2캐패시터 C2의 누설전류에 해당하도록 사용함으로써 종래 도 2에서 저항에 흐르던 전류보다 1/10배까지 전류를 줄임으로써 저항에서 발생하는 손실을 줄일 수 있다.
이에 의해, 저항의 발열도 줄어 저항이 캐패시터에 미치는 영향을 최소화할 수 있으며, 회로에 사용되는 반도체 스위치의 개수를 최소화함으로써 회로의 설계비용을 줄일 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 청구범위에 의해서 정해져야 할 것이다.
10: 평활부

Claims (8)

  1. 직렬로 연결되는 제1 및 제2캐패시터로 구성되는 평활부를 포함하는 인버터 시스템에서, 상기 제1 및 제2캐패시터로 인가되는 전압을 분배하는 회로에 있어서,
    상기 제1캐패시터에 병렬로 연결되는 제1저항;
    상기 제2캐패시터에 병렬로 연결되는 제2저항;
    상기 제2저항에 병렬로 연결되는 제3저항;
    상기 제3저항과 상기 제2저항의 연결을 스위치하는 스위치;
    직렬로 연결되고, 상기 평활부에 병렬로 접속되는 제4저항 및 제5저항; 및
    상기 제4 및 제5저항 사이의 노드(중성점)와 상기 제1 및 제2캐패시터 사이의 노드(기준점) 사이에 연결되는 제6저항을 포함하고,
    상기 제1저항의 저항값은 상기 제1 또는 제2캐패시터의 누설전류에 대응하는 전류가 흐르도록 결정되고, 상기 제2저항의 저항값은 상기 제1저항의 저항값보다 크게 결정되는 전압분배 회로.
  2. 삭제
  3. 제1항에 있어서, 상기 스위치는,
    상기 기준점의 전압(기준점 전압)과 상기 중성점의 전압(중성점 전압)의 차이에 의해 상기 제2 및 제3저항의 병렬연결을 스위칭하는 전압분배 회로.
  4. 제3항에 있어서, 상기 기준점 전압이 상기 중성점 전압보다 상기 스위치의 문턱값보다 커지는 경우, 상기 스위치가 턴온되어 상기 제2 및 제3저항이 병렬연결되는 전압분배 회로.
  5. 제4항에 있어서, 상기 스위치의 턴온에 의해 상기 기준점 전압과 상기 중성점 전압의 차이가 소정 전압 이하가 되는 경우, 상기 스위치가 턴오프되는 전압분배 회로.
  6. 제1항에 있어서, 상기 스위치의 게이트는 상기 중성점에 연결되고, 드레인은 상기 기준점에 연결되는 전압분배 회로.
  7. 제1항에 있어서, 상기 제2저항의 저항값은, 상기 제1저항의 저항값의 110%에 해당하는 전압분배 회로.
  8. 제1항에 있어서, 상기 제3저항의 저항값은, 상기 제2저항의 저항값의 150%에 해당하는 전압분배 회로.
KR1020180012688A 2018-02-01 2018-02-01 인버터 직류링크 캐패시터의 전압분배 회로 KR102485120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180012688A KR102485120B1 (ko) 2018-02-01 2018-02-01 인버터 직류링크 캐패시터의 전압분배 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180012688A KR102485120B1 (ko) 2018-02-01 2018-02-01 인버터 직류링크 캐패시터의 전압분배 회로

Publications (2)

Publication Number Publication Date
KR20190093271A KR20190093271A (ko) 2019-08-09
KR102485120B1 true KR102485120B1 (ko) 2023-01-04

Family

ID=67613824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180012688A KR102485120B1 (ko) 2018-02-01 2018-02-01 인버터 직류링크 캐패시터의 전압분배 회로

Country Status (1)

Country Link
KR (1) KR102485120B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575358Y2 (ja) * 1991-09-06 1998-06-25 いすゞ自動車株式会社 高耐圧電気２重層コンデンサ装置
JP2008043036A (ja) 2006-08-04 2008-02-21 Matsushita Electric Ind Co Ltd 蓄電装置
JP2010041858A (ja) 2008-08-06 2010-02-18 Fdk Corp 蓄電システムのモジュール間電圧バランス補正回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575358Y2 (ja) * 1991-09-06 1998-06-25 いすゞ自動車株式会社 高耐圧電気２重層コンデンサ装置
JP2008043036A (ja) 2006-08-04 2008-02-21 Matsushita Electric Ind Co Ltd 蓄電装置
JP2010041858A (ja) 2008-08-06 2010-02-18 Fdk Corp 蓄電システムのモジュール間電圧バランス補正回路

Also Published As

Publication number Publication date
KR20190093271A (ko) 2019-08-09

Similar Documents

Publication Publication Date Title
US8564982B2 (en) Interleaved power factor compensation circuit controller
US9502963B2 (en) Switching power supply device, switching power supply control method and electronic apparatus
US9281758B1 (en) Constant inrush current circuit for AC input power supply unit
KR101199199B1 (ko) 전원 공급 장치
JP7401385B2 (ja) スイッチモード電源装置における入力フィルタコンデンサ制御回路および制御方法ならびにそれを用いた電源装置
US20200304019A1 (en) Enhancing high-voltage startup voltage rating for pwm controllers with internal high voltage startup circuit
US9882495B2 (en) Switching power supply with internal power supply circuit
KR20150026289A (ko) 역률 보상 회로
JP2019017231A (ja) 電子機器
WO2011067974A1 (ja) Ｐｆｃコンバータ
KR102485120B1 (ko) 인버터 직류링크 캐패시터의 전압분배 회로
JP7123733B2 (ja) 電源制御装置
JP4217979B2 (ja) 入出力絶縁型ｄｃ−ｄｃコンバータ
JP2013009486A (ja) インバータ装置の蓄積電力放電回路
US9820351B1 (en) Circuit and method for abnormal fault testing in an LED driver
US20170346409A1 (en) Dc-dc converter
JP2014236639A (ja) スイッチング電源装置
KR102485917B1 (ko) 인버터의 dc 링크 커패시터 전압분배 회로
JP6371226B2 (ja) 逆電流保護付きスイッチング電源装置
JP2004127907A (ja) 照明装置
JP2012239292A (ja) 整流器のスナバ回路
Cresswell et al. The analysis of the occurrence of high in-rush currents in DC power supplies
JP2006042498A (ja) 電力変換装置
US20230318443A1 (en) Power supply apparatus
JP3610838B2 (ja) 電源装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180201

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210106

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180201

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220610

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration