KR20000069379A - 단일 채널을 통한 비동기식 전이중 방식의 통신 - Google Patents

Abstract

통신 시스템에서 두 개의 송수신기 간에 전이중 방식의 비동기식 통신을 제공하기 위한 방법 및 장치가 개시된다. 먼저, 각 비트 주기를 반으로 분할하여 전송 절반 비트 주기 및 수신 절반 비트 주기를 생성하는데, 여기서 각 송수신기는 전송 절반 비트 주기 동안 데이타를 전송할 수 있고 수신 절반 비트 주기 동안 데이타를 수신할 수 있다. 두 개의 송수신기의 비트 주기들은 각 송수신기의 전송 절반 비트 주기들이 다른 송수신기의 수신 절반 비트 주기들과 정렬되도록 동기화된다.

Description

단일 채널을 통한 비동기식 전이중 방식의 통신{ASYNCHRONOUS FULL DUPLEX COMMUNICATIONS OVER A SINGLE CHANNEL}

직렬 링크를 통해 데이타를 비동기식으로 전송하는 통상적인 방법은 매체상으로 "비트" 스트림을 임프레싱(impressing)하는 것이다. ASCII 테이블에서 "01000001"의 비트 셋트로 표시되는 알파벳 "A"와 같은 문자는 도 1에 도시된 바와 같이 전송된다. 비트 셋트는 최하위 비트(LSB)가 먼저 전송되고 스타트 비트에 의해 시작된다. '1'은 마크 또는 포지티브 레벨로 표시되며 '0'은 스페이스로 표시된다. 직렬 스트림은 수신기단에서의 페이싱 클럭(pacing clock)의 도움으로 복구된다. 마크 및 스페이스는 전체 비트 주기를 점유하고 전이중 방식의 데이타 교환을 위해 별도의 경로들이 요구된다.

매체가 자유 공간이고 데이타를 전송하기 위해 광 펄스를 사용하면, 직렬 비트 스트림은 도 2에 도시된 바와 같이 보일 수 있다. 이 시스템에서, '1'은 광이 없는 것으로 표시하고 '0'은 소정의 시간 윈도우 내의 짧은 광 펄스로 표시한다. 종전대로, 수신기의 클럭을 사용하여 비트를 복구하고 스트레치함으로써 복구된 비트 스트림이 도 1에 도시된 비트 스트림과 같이 보이도록 한다. 도 2에 도시된 경우에는, 전송 및 수신 경로가 동일 매체, 즉, 자유 공간이기 때문에, 송수신기는 통상 전체 비트 블럭을 전송할 때는 수신기를 차단(shut down)하고 비트 블럭을 수신할 때는 전송을 억제한다. 따라서, 시스템은 데이타 통신 장치들이 교대로 매체를 통해 전송해야 하기 때문에 반이중 방식이다. 한 개의 장치에 의해 사용되는 대역폭은 다른 장치에는 사용될 수가 없다. 따라서, 반이중 방식의 통신만이 본래 가능했던 방법 및 장치에 전이중 방식의 통신을 제공하는 것이 유리하다.

동시 양방향 통신 시스템은 본 기술 분야에서 공지되어 있다. U.S. 특허 제3,721,763호에는 동일한 극성의 펄스를 전송하는 두 개의 별개의 단극성 송신기를 개시하고 있는데, 여기서는 2선식 접속 시스템이 사용된다. 각 단의 송신기와 수신기 사이에 반전형 변환기(inverting transformer)를 개재하여 수신된 펄스를 인식하기 위해 그리고 동일한 단부에 동시에 전송되는 포지티브 펄스와의 간섭을 피하기 위해 반전시킨다. 그러나, 송신기와 수신기 간의 3선식 접속이라고 말할 수 있는 그라운드 접속이 또한 개시되어 있는데 이 그라운드 접속은 가장 바람직하지 못한 그라운드 루프 간섭을 초래할 수 있다.

2선식 동시 양방향 통신을 개시하는 다른 예시적 특허로는 U.S. 특허 제4,012,590호, 제4,112,253호 및 제4,117,277호가 있다. 이 특허들은 근본적인 문제에 대한 대안적인 접근 방법을 제시하고 있기는 하나 전류 또는 전압 레벨을 비교 또는 차별화하는 통신 기술 또는 특수 엔코딩 및 디코딩 동작을 행하여 양방향 동시 통신을 구현하는 다른 통신 기술을 이용하고 있다.

이러한 시스템들이 갖는 문제들 중의 하나는 송신과 수신 간의 올바른 동기화를 제공해야 한다는 것이다. U.S. 특허 제4,326,287호는 펄스의 중첩을 피하기 위해 복귀 전송을 동기화하고 수신된 비트가 1인지 0인지를 결정하기 위해 각 수신기에 위상 록 루프(phase locked loop)를 배치하여 전송된 신호들로부터 클럭킹 정보를 추출한다. 위상 록 루프가 갖는 한 가지 문제는 이 루프가 비교적 복잡하고 비싸다는 것이다. 위상 록 루프는 통상 특정 주파수로 동조되고 보 레이트(baud rate)를 변화시킬 때에는 재동조를 필요로 한다.

〈발명의 요약〉

본 발명의 목적은 수신기 주파수를 송신기의 주파수로 동기화하기 위해 위상 록 루프를 사용할 필요 없이 전송 윈도우와 수신 윈도우 간의 동기화를 유지하는 비동기식 전이중 방식의 통신을 제공하는 것이다.

본 발명의 한 실시예에 따르면, 동일한 물리적 매체 내에서 비동기식 전이중 방식의 통신을 가능하게 하는 방법이 개시된다. 본 발명의 한 실시예에 따르면, 보 주기의 절반을 펄스를 전송하는데 할당하고 보 주기의 나머지 다른 절반은 펄스를 수신하는데 할당한다.

본 발명의 한 실시예에 따르면, 통신 시스템에서 두개의 송수신기 간에 전이중 방식의 비동기식 통신을 제공하기 위한 방법이 개시된다. 먼저, 각 비트 주기를 반으로 분할하여 전송 절반 비트 주기(transmit half bit period)와 수신 절반 비트 주기(receive half bit period)를 생성하는데, 여기서 각 송수신기는 전송 절반 비트 주기 동안 데이타를 전송하고 수신 절반 비트 주기 동안 데이타를 수신할 수 있다. 두 개의 송수신기의 비트 주기들은 각 송수신기의 전송 절반 비트 주기들이 다른 송수신기의 수신 절반 비트 주기들과 정렬되도록 동기화된다.

본 발명의 다른 실시예에 따르면, 두 개의 장치 간의 전이중 방식의 비동기식 통신을 허용하는 통신 시스템이 개시된다. 이 시스템에서는, 각 장치는 송수신기를 갖고 통신 링크가 상기 두 개의 장치 사이에 제공되고, 이 통신 링크를 통해 데이타가 비트 레이트를 갖는 비트 스트림으로 전송된다. 각 비트 주기를 반으로 분할하여 전송 절반 비트 주기와 수신 절반 비트 주기를 생성하기 위한 수단이 제공되는데, 여기서 각 송수신기는 전송 절반 비트 주기 동안 전송을 할 수 있고 수신 절반 비트 주기 동안 수신을 할 수 있다. 동기화 수단이 제공되어 두 개의 송수신기의 비트 주기들을 동기화함으로써 각 송수신기의 전송 절반 비트 주기들과 다른 송수신기의 수신 절반 비트 주기들을 정렬시킨다.

본 발명은 통신 시스템에서의 데이타 전송에 관한 것으로 특히 반이중 방식의 데이타 교환만이 가능한 하나의 채널 또는 물리적 데이타 파이프를 통해 전이중 방식의 비동기식 직렬 데이타 통신 링크를 구현하는 방법에 관한 것이다.

본 발명의 이러한 특징 및 이점 그리고 다른 특징 및 이점은 당 기술 분야에 숙련된 자에게는 도면과 관련하여 기재된 다음 설명으로부터 명백할 것이다.

도 1은 비동기식 직렬 문자 전송을 도시하는 도면.

도 2는 비동기식 적외선 직렬 스트림을 도시하는 도면.

도 3은 본 발명의 한 실시예에 따른 전송/수신 비트 인터리빙을 도시하는 도면.

도 4는 본 발명의 한 실시예에 따른 스테이트 머신(state machine)을 도시하는 도면.

도 5는 본 발명의 한 실시예에 따른 싱글 엔드형 시스템(single ended system)을 도시하는 도면.

도 6은 본 발명의 한 실시예에 따른 차동 시스템을 도시하는 도면.

도 7은 본 발명의 한 실시예에 따른 적외선 시스템을 도시하는 도면.

후술하는 전이중식 방법은 반이중식 기술을 이용한 경우에 얻어지는 데이타 스루풋(throughput)에 비하여 두 배의 데이타 스루풋을 효율적으로 얻는다. 당 기술에 숙련된 자는 이 기술이 전송 매체가 자유 공간, 광섬유 또는 유선 직렬 링크일 수 있으나 이에 국한되지 않는 각종 응용 분야에 유용하다는 것을 이해할 것이다.

본 발명의 전이중식 방법은 비트를 펄스로 나타낸다는 아이디어에 착안하여, 전송된 비트와 수신된 비트 간의 시간 윈도우를 이용한다. 도 3은 통신 장치들(송수신기들) 중 하나에 의해 보이는 바와 같은 전송된 비트 스트림과 수신된 비트 스트림 간의 상대적인 타이밍을 도시한다. 도 3은 비트 스트림 "010001..."을 전송하고 비트 스트림 "00010..."을 수신하고 있는 장치를 도시한다. 본 발명에 따르면, 비트 주기는 두 개로 분할되는데, 하나는 전송을 위해 사용되고 다른 하나는 수신을 위해 사용된다. 따라서, 장치는 폭이 비트 주기의 절반이 되는 전송 윈도우(W_TX) 동안 전송하도록 되어 있으며, 폭이 비트 주기의 절반이 되는 수신 윈도우 (W_RX) 동안 비트를 수신하는 것으로 보인다.

각각의 데이타 통신 장치가 서로 다른 클럭으로 실행되고 이 클럭들이 약간씩 다른 속도로 실행될 것으로 예상할 수 있기 때문에, 비트 발생을 동기화하기 위한 적당한 매체가 제공되지 않으면 전송 펄스와 수신 펄스간의 위상 관계가 유지되지 않거나, 심지어는 위상 관계가 얻어지지 않을 것으로 예상된다.

본 발명은 한 장치에 의한 비트 전송을 올바르게 동기화하기 위한 장치를 제공한다. 제안된 장치는 송수신기들(만능 비동기 송·수신기) 중 적어도 하나 내에서 프로세서에 의해 구현되는 스테이트 머신(state machine)이고, 이 스테이트 머신은 전송의 보(baud) 레이트 또는 비트 레이트 보다 적어도 8배 빠른 클럭으로 페이스(pace)된다. 본 발명을 설명하겠지만, 여기서 스테이트 머신은 보 레이트보다 8배 빠른 클럭으로 페이스되나, 본 발명은 이에 국한되지 않는다. 보 레이트보다 8배 빠른 클럭을 이용하여, 비트 주기가 8개의 세그먼트로 분할될 수 있고, 4개의 세그먼트는 전송 윈도우용이고 4개의 세그먼트를 수신 윈도우용이다. 전송된 펄스의 폭은 1 주기 이상이고 페이싱 클럭의 3 주기 이하일 것으로 예상된다. 그 결과, 전송된 펄스는 전송 윈도우 내에 있고 수신된 펄스는 수신 윈도우 내에 있을 것이다. 스테이트 머신은 수신된 비트 스트림을 관찰하고 수신된 비트의 리딩(leading) 에지가 검출된 순간에 따라 자신의 비트의 전송을 진행(advance)시키거나 지연시킴으로써 동기화를 유지한다.

본 발명의 양호한 실시예는 UART중 적어도 하나 내에 내장된 스테이트 머신이다. 스테이트 머신은 도 4에 도시되어 있다. 도면은 전송의 일반적인 보 레이트 (초당 비트수)보다 8배 빠른 페이싱 클럭을 가정한 스테이트 머신을 도시한다. 그러나, 속도가 일반적인 보 레이트보다 8배 이상 빠른 페이싱 클럭을 사용하는 스테이트 머신을 기술하기 위해 도면을 쉽게 연장할 수 있다. 모든 스테이트 머신은 동일한 보 주기 내에서 발생할 수 있다.

스테이트 머신은 송수신기의 자체 클럭에 의해 페이스되는데, 상기 스테이트 머신의 스테이트는 머신의 현재 스테이트 및 두 개의 별도의 입력으로부터 도출된 이벤트, 즉, SYNC 명령이 UART의 마스터 제어기에 의해 발행되었는지 그리고 수신기가 '0' 비트를 검출하였는지 또는 '1' 비트를 검출하였는지에 따라 변한다. 그 이벤트를 나열하여 다음 표에 기재하였다.

이벤트	설명	Rx 스테이트
EO	Sync 명령이 없고 수신기가 '0' 비트 검출	0
E1	Sync 명령이 없고 수신기가 '1' 비트 검출	1
EX	입력에 대하여 신경쓰지 않음	X
ES	Sync 명령이 발행되고 입력 무시	X

보 레이트의 8배의 페이싱 클럭을 갖는 스테이트 머신은 후술하는 11개의 가능한 스테이트를 갖는다.

스테이트	설명	이벤트에 대한 응답
S0	Tx 윈도우 내의 첫 번째 주기. 송수신기는 전송하지 않을 수 있다.	EX
S1	Tx 윈도우 내의 두 번째 주기. 송수신기는 전송할 수 있다.	EX
S2	Tx 윈도우 내의 세 번째 주기. 송수신기는 전송하지 않을 수 있다.	EX
S3	Tx 윈도우 내의 네 번째 주기. 송수신기는 전송하지 않을 수 있다. 주기의 종료시의 Rx 펄스를 찾기 시작한다.	E0, E1
S4	Rx 윈도우 내의 첫 번 째 주기. Rx 펄스를 계속해서 찾는다.	E0, E1
S50	Rx 윈도우 내의 두 번째 주기. Rx 펄스는 아직 검출되지 않았다. Rx 펄스를 찾는다.	E0, E1
S51	Rx 윈도우 내의 두 번째 주기. Rx 펄스가 이미 검출되었다.	EX
S60	Rx 윈도우 내의 세 번째 주기 Rx 펄스가 아직 검출되지 않았다. Rx 펄스를 계속해서 찾는다. 그러나, Sync 명령이 우선 순위를 갖는다.	E0, E1, ES
S61	Rx 윈도우 내의 세 번째 주기. Rx 펄스는 이미 검출되었다.	EX
S70	Rx 윈도우 내의 네 번째 주기. Rx 펄스는 아직 검출되지 않았다. Rx 펄스를 계속해서 찾는다.	E0, E1
S71	Rx 윈도우 내의 네 번째 주기. Rx 펄스는 이미 검출되었다.	EX

스테이트 머신은 각 스테이트의 주기 동안 자신의 입력을 검사하고 다음 페이싱 클럭 신호에서 스테이트를 전환한다. 스테이트 머신이 가정한 스테이트는 도 4에 도시된 바와 같이 현재 스테이트와 검출된 이벤트 모두에 기초한다.

도 4에 도시된 바와 같이, 스테이트 S0, S1 및 S2 동안, 머신은 페이싱 클럭 틱(pacing clock tick)이 발생함에 따라 자신의 입력 (이벤트 Ex)을 무시하고 다음 스테이트로 단순히 진행한다. 전송할 비트가 있으면, 머신을 구현하는 UART는 스테이트 S1 동안 전송할 수 있다. 송수신기는 스테이트 S2 동안 연속 전송을 할 수 있으나 스테이트 S2 동안에는 송신을 시작할 수 없다. 송수신기는 다른 스테이트 동안에는 전송을하지 않을 수 있다. 스테이트 Sx1 동안, 펄스는 이미 검출되었고 머신은 자신의 피어(peer)와 성공적으로 동기된다고 가정할 수 있다. 펄스가 주기 S3의 종료시까지 수신되면, 머신은 S51로 건너뛰어 자신의 피어와 동기화된다 (즉, 스테이트는 스킵된다). UART 피어가 동기화되면, 주기 S4의 종료시까지 펄스의 수신이 예상된다. Sx0 스테이트 동안 펄스가 검출되면, 머신은 진행하지 않고, 대신에 스테이트 S51로 이동하여 자신의 수신 윈도우 (래그되는 것으로 가정함)를 자신의 피어의 전송 윈도우와 재동기화한다.

UART 전송 및 수신 시간 윈도우가 올바르게 동기화는 되었지만, 그들의 페이싱 클럭이 예상한 바와 같이 조금씩 서로 다른 경우, 주어진 충분한 시간 동안, 그들의 Tx/Rx 윈도우는 1 페이싱 클럭 주기 (또는 예를 들면 보 주기의 12.5%)만큼 시간이 드리프트될 것이다. 그들의 페이싱 클럭이 0.01%, 통상적인 값만큼 오프되면, 그들은 1250초 또는 대략 20분의 페이싱 클럭 주기를 드리프트할 것이다. 그러나, 일반적인 상황에서, 더 빠른 클럭에 의해 페이스되는 UART의 스테이트 머신은 스테이트 S3 (또는 S50)에서 S51로 스킵하여 20분마다 자신의 피어와 재동기화를 야기시킨다. 그 결과, UART는 방해받지 않는 전이중 방식의 대화를 용이하게 유지할 수 있다.

스테이트 S60은 SYNC 명령이 활성화인 경우일 때만이라는 점에서 특수한 경우이다. 첫 번째로 통신을 하고 있는 UART가 활성화가 되는 경우의 가능한 초기 조건을 고려한다. 이 때, 자신의 전송 윈도우를 피어의 수신 윈도우와 동상으로 하는 대신에, 각각의 UART의 전송 윈도우를 다른 전송 윈도우와 완전하게 동상으로 하는 것이 가능하다. UART가 전송 윈도우 동안 수신된 입력을 무시할 것으로 예상되기 때문에, 상위 계층 프로토콜은 UART의 동작을 감시하여 그들의 전송을 초기에 동기화시켜야 한다.

이미 동기되어 있지 않으면, 상위 계층 프로토콜은, 예를 들면, 자신의 송수신기에 BREAK를 생성하도록 명령함으로써 대화를 초기화할 수 있다. BREAK는 UART로하여금 보의 주기 전송 윈도우 동안 보 주기당 한번씩 일련의 펄스를 전송하도록 한다. 피어 UART의 상위 계층 프로토콜은, UART가 BREAK를 검출할 수 있으면, 특정 프로토콜 (즉, 일반적인 통신 개시 또는 다른 BREAK)에 지정된 수단에 의해 BREAK를 확인할 것으로 예상된다. 대화를 초기화했던 UART가 응답을 수신하지 않으면, 상위 계층 프로토콜은 Tx/Rx 윈도우가 올바르게 동기화되지 않은 것으로 가정할 수 있다. 그 결과, 상위 계층 프로토콜이 자신의 UART에 SYNC 명령을 발행하고 BREAK를 재전송한다. UART는 자신의 스테이트 머신이 스테이트 S60에 진입했을 때 SYNC 명령에 응답하여, 강제적으로 스테이트 S50에 점프하여, 본질적으로 자신의 RX 윈도우를 2 보 주기 (90도) 이동시킨다. 수신 펄스들이 위에서 제안한 바와 같이 적어도 1 페이싱 클럭 주기만큼 넓으면, 피어 UART는 1 보 주기 내에서 서로 동기화될 것이다. 동기화는 피어 장치 응답이 제공된 임의의 비트 스트림을 거의 전송함으로써도 얻어질 수 있다. 스테이트 머신은 2개 이상의 연속 비트가 검출되는 한 동기화를 보장한다.

수신 및 전송 윈도우를 동기화하도록 제안된 BREAK는 또한 일반적인 비동기 환경에서 실행할 수 없는 오토 보 기능을 수행하는 데에도 사용될 수 있다. 일반적인 환경에서, BREAK는 수신 UART를 연속적으로 유도하기 위해 송신기에 의해 유지되는 논리 '0' 레벨을 초래한다. 그러나, 위에서 제안한, 펄스되고, 역으로 된 논리를 이용하여, BREAK가 노 스톱 비트를 포함하기 때문에 BREAK는 시간 간격이 동일한 펄스 스트림을 초래한다. 그 다음, 수신 UART는 공지된 방식으로 자신의 보 레이트를 입력된 스트림으로부터 검출된 안정적인 레이트로 조절할 수 있다.

다음의 도면은 본 발명이 사용될 수 있는 비동기식 형태의 송수신기 시스템을 도시한다. 각각의 경우, Tx/Rx 윈도우를 동기화하는데 요구되는 스테이트 머신은 UART 내에 포함된다.

도 5는 RS-232 송수신기로 구현될 수 있는 싱글 엔드형 시스템을 도시한다. 도 5에서, 송수신기(50)는 송신기(51)와 수신기(52)를 포함하는데, 이 송신기와 수신기는 송수신기(53)의 송신기(54)와 수신기(55)에 링크를 통해 접속된다. 본 발명에 따르면, 송수신기들(50 또는 53) 중의 적어도 하나에 상술한 바와 같이 송신/수신 윈도우를 동기화하기 위한 수단이 장비되어 있다. 본 발명에 따르면, 송신기는 UART가 자신의 수신 윈도우 동안에는 자신의 출력을 디스에이블시킬 필요가 있는데, 이는 RS-232 통신에서는 일반적으로 행해지지 않는 것이다.

도 6은 RS-422 송수신기로 구현될 수 있는 차동 시스템을 도시한다. 도 6에서, 송수신기(60)는 송신기(61)와 수신기(62)를 포함하는데, 이 송신기와 수신기는 송수신기(63)의 송신기(64)와 수신기(65)에 링크를 통해 접속된다. 본 발명에 따르면, 송수신기들(60 또는 63) 중의 적어도 하나에는 상술한 바와 같이 송신/수신 윈도우를 동기화하기 위한 수단이 장비되어 있다. 이 장치들이 멀티-드롭 구성에 일반적으로 사용되기 때문에, 송신기들은 UART의 수신 윈도우 동안 그들의 출력을 디스에이블 시키기 위해 입력을 포함하기 쉽다.

도 7은 적외선 소자를 이용하여 조립될 수 있는 적외선 시스템을 도시한다. 도 7에서, 두 개의 송수신기(72 및 74)는 서로 대향하도록 정렬되어 있으나 당 기술에 숙련된 자는 각 송수신기로부터의 광이 다른 송수신기로 향하도록 될 수 있는 한 다른 구성으로도 대치할 수 있다는 것을 이해할 것이다. 각 송수신기는 적외선 송신기(76 및 78)와, 적외선 수신기(80 및 82)를 각각 갖는다. 또한, 송수신기들 중의 적어도 하나에는 상술한 바와 같이 송신/수신 윈도우들을 동기화하기 위한 수단이 장비되어 있다. 각각의 송신기와 그들 자신의 수신기 사이에는 오패크 베리어(84)가 배치되어 있다. 오패크 베리어(84)는 자신의 수신기의 부근의 적외선 송신기가 전송을 할 때 자신의 수신기를 포화시킬 것이기 때문에 필요하다. 방출된 광의 강도가 매우 커서 시스템은 수신기가 정보를 수신하도록 요구되기 이전에 수신기가 포화에서 빠져나오도록 하는 "송·수신 반전 시간(turn around time)"을 구현하도록 요구된다. 적외선 소자는 송신기와 수신기 소자들 간의 오패크 베리어 없이 일반적으로 장착되어, 송수신기의 제조가격을 낮춘다. 먼저 소자들 사이에 단순히 베리어를 설치하면 적외선 소자가 전이중 방식 모드에서 동작하도록 할 수 있으나, 이는 전송된 광 빔 근처 또는 그 경로에 있는 오브젝트들이 수신기에 광을 다시 반사할 수 있기 때문에 그런 것은 아니다라는 것이 나타날 것이다. 반사광은 비교적 약하고 수신기를 포화시키기 어려우나, UART 입력에 수신된 신호를 발생시키기에는 아직도 강할 수 있다. 따라서, 보 주기 내에서 전송/수신 윈도우를 멀티플렉스하는 것이 여기서 제안된 바와 같이 구현되지 않았다면, 전이중 방식의 통신은 여전히 적외선 시스템에서 가능하지 않을 것이다.

당 기술에 숙련된 자는 본 발명이 본 발명의 사상과 중심 특징으로부터 벗어나지 않고 다른 특정 형태에서 실현될 수 있다는 것을 이해할 것이다. 따라서, 현재 개시된 실시예들은 예시적일뿐 제한적인 것이 아닌 것으로 고려되어야 한다. 본 발명의 사상은 전술한 설명보다는 첨부된 특허 청구 범위에 의해 나타내어 지고 본 발명의 의미 및 범위 내의 모든 변화들을 포함하고자 하는 것이다.

Claims (26)

1. 통신 시스템에서 두 개의 송수신기 간에 전이중 방식의 비동기식 통신을 제공하기 위한 방법에 있어서,

   각 비트 주기를 반으로 분할하여 전송 절반 비트 주기(transmit half bit period)와 수신 절반 비트 주기(receive half bit period)를 생성하는 단계 -각각의 송수신기는 상기 전송 절반 비트 주기들 동안 데이타를 전송할 수 있고 상기 수신 절반 비트 주기들 동안 데이타를 수신할 수 있음-; 및

   상기 두 개의 송수신기의 비트 주기들을 동기화하여 각각의 송수신기의 전송 절반 비트 주기들이 다른 송수신기의 수신 절반 비트 주기들과 정렬되도록 하는 단계

   를 포함하는 방법.
2. 제1항에 있어서, 수신된 비트 스트림을 관찰하여 수신된 비트의 리딩(leading) 에지가 언제 검출되는가에 따라 비트의 전송을 진행시키거나 지연시킴으로써 동기화를 유지시키는 방법.
3. 제1항에 있어서, 상기 두 개의 장치 간의 초기 동기화는 초기화 장치가 BREAK 명령을 발행하도록 함으로써 획득되고, BREAK 명령에 대한 응답이 수신되지 않으면, 상기 초기화 장치가 자신의 송수신기에 동기화 명령을 발행하고, 상기 동기화 명령은 상기 송수신기로 하여금 자신의 전송 윈도우를 앞으로 이동시키게 하는 방법
4. 제1항에 있어서, 상기 두 개의 장치의 보 레이트들은 BREAK 명령을 발행하고 상기 송수신기의 보 레이트(baud rate)를 입력된 데이타 스트림으로부터 검출된 레이트로 조절함으로서 초기에 결정될 수 있는 방법.
5. 제1항에 있어서, 상기 두 개의 장치 간의 초기 동기화는 한 장치에서 다른 장치로 상기 다른 장치가 비트 스트림에 응답하는 한 비트 스트림을 전송함으로써 획득되는 방법.
6. 두 개의 장치 간의 전이중 방식의 비동기식 통신이 가능한 통신 시스템에 있어서,

   상기 장치들 각각에 배치된 송수신기;

   비트 레이트를 갖는 비트 스트림으로 된 데이타가 전송되는, 상기 두 개의 장치 간의 통신 링크;

   각 비트 주기를 반으로 분할하여 전송 절반 비트 주기와 수신 절반 비트 주기를 생성하기 위한 수단 -각각의 상기 송수신기는 상기 전송 절반 비트 주기 동안 전송할 수 있고 상기 수신 절반 비트 주기 동안 수신할 수 있음-; 및

   상기 두 개의 송수신기의 비트 주기들을 동기화하여 상기 각각의 송수신기의 전송 절반 비트 주기들이 다른 송수신기의 수신 절반 비트 주기들과 정렬되도록 하기 위한 수단

   을 포함하는 통신 시스템.
7. 제6항에 있어서, 상기 동기화 수단은 상기 송수신기들 중 적어도 하나에 배치되는 통신 시스템.
8. 제7항에 있어서, 상기 동기화 수단은 스테이트 머신(state machine)을 구현하는 프로세서인 통신 시스템.
9. 제8항에 있어서, 상기 스테이트 머신은 전송의 비트 레이트보다 적어도 8배 빠른 클럭에 의해 페이스(pace)되는 통신 시스템.
10. 제8항에 있어서, 상기 스테이트 머신은 수신된 비트 스트림을 관찰하여 수신된 비트의 리딩 에지가 언제 검출되는가에 따라 비트의 전송을 진행시키거나 지연시킴으로써 동기화를 유지시키는 통신 시스템.
11. 제6항에 있어서, 상기 두 개의 장치 간의 초기 동기화는 초기화 장치가 BREAK 명령을 발행하도록 함으로써 획득되고, BREAK 명령에 대한 응답이 수신되지 않으면, 상기 초기화 장치는 자신의 송수신기에 동기화 명령을 발행하고, 상기 동기화 명령은 상기 송수신기로 하여금 자신의 전송 윈도우를 앞으로 이동시키게 하는 통신 시스템.
12. 제6항에 있어서, 상기 두 개의 장치의 보 레이트들은 BREAK 명령을 발행하고 상기 송수신기의 보 레이트를 입력된 데이타 스트림으로부터 검출된 레이트로 조절함으로써 초기에 결정될 수 있는 통신 시스템.
13. 제6항에 있어서, 상기 두 개의 장치 간의 초기 동기화는 한 장치에서 다른 장치로 상기 다른 장치가 비트 스트림에 응답하는 한 비트 스트림을 전송함으로써 획득되는 통신 시스템.
14. 제6항에 있어서, 상기 송수신기는 상기 송수신기들의 수신 윈도우 동안 자신의 출력을 디스에이블시키는 통신 시스템.
15. 제6항에 있어서, 상기 송수신기는 수신 윈도우 동안 상기 송수신기들의 출력을 디스에이블시키는 입력을 갖는 통신 시스템.
16. 제6항에 있어서, 상기 통신 링크는 유선 직렬 링크인 통신 시스템.
17. 제6항에 있어서, 상기 통신 링크는 광섬유인 통신 시스템.
18. 제6항에 있어서, 상기 통신 링크는 자유 공간인 통신 시스템.
19. 두 개의 적외선 장치 간의 전이중 방식의 비동기식 통신이 가능한 적외선 통신 시스템에 있어서,

    각각의 장치 내에 배치되고, 송신기 및 수신기와 상기 송신기로부터 상기 수신기를 차폐하기 위해 상기 송신기와 상기 수신기 사이에 배치된 오패크 베리어를 포함하는 송수신기 -상기 송수신기들은 서로로부터 광 펄스를 수신하도록 배열됨-;

    각 비트 주기를 반으로 분할하여 전송 절반 비트 주기와 수신 절반 비트 주기를 생성하기 위한 수단 -각각의 상기 송수신기는 상기 전송 절반 비트 주기 동안 전송을 할 수 있고 상기 수신 절반 비트 주기 동안 수신을 할 수 있음-; 및

    상기 두 개의 송수신기의 비트 주기들을 동기화하여 각각의 상기 송수신기의 전송 절반 비트 주기들과 다른 상기 송수신기의 수신 절반 비트 주기들이 정렬되도록 하기 위한 수단

    을 포함하는 적외선 통신 시스템.
20. 제19항에 있어서, 상기 동기화 수단은 송수신기들 중 적어도 하나에 배치되는 적외선 통신 시스템.
21. 제20항에 있어서, 상기 동기화 수단은 스테이트 머신을 구현하는 회로인 적외선 통신 시스템.
22. 제21항에 있어서, 상기 스테이트 머신은 전송의 비트 레이트보다 적어도 8배 빠른 클럭에 의해 페이스되는 적외선 통신 시스템.
23. 제21항에 있어서, 상기 스테이트 머신은 수신된 비트 스트림을 관찰하여 수신된 비트의 리딩 에지가 언제 검출되는가에 따라 비트의 전송을 진행시키거나 지연시키는 적외선 통신 시스템.
24. 제19항에 있어서, 상기 두 개의 장치 간의 초기 동기화는 초기화 장치가 BREAK 명령을 발행하도록 함으로써 이루어지고, BREAK 명령에 대한 응답이 수신되지 않으면, 상기 초기화 장치가 자신의 송수신기에 동기화 명령을 발행하고, 상기 동기화 명령은 상기 송수신기가 다음 윈도우로 스킵하게 하는 적외선 통신 시스템.
25. 제19항에 있어서, 상기 두 개의 장치의 보 레이트들은 BREAK 명령을 발행하고 상기 송수신기의 보 레이트를 상기 입력된 데이타 스트림으로부터 검출된 레이트로 조절함으로써 초기에 설정될 수 있는 적외선 통신 시스템.
26. 제19항에 있어서, 상기 두 개의 장치 간의 초기 동기화는 한 장치에서 다른 장치로 상기 다른 장치가 비트 스트림에 응답하는 한 상기 비트 스트림을 전송시킴으로써 이루어지는 적외선 통신 시스템.