KR20000062600A

KR20000062600A - 고주파 회로 장치, 안테나 공용기 및 통신기 장치

Info

Publication number: KR20000062600A
Application number: KR1020000008677A
Authority: KR
Inventors: 아토카와마사유키; 혼다노부요시; 수에마사하지메
Original assignee: 무라타 야스타카; 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 1999-02-23
Filing date: 2000-02-23
Publication date: 2000-10-25
Also published as: CN1159795C; CN1264930A; KR100337164B1; JP3319418B2; JP2000244207A; US6351195B1

Abstract

본 발명의 안테나 공용기에 있어서, 송신 단자와 안테나 단자 사이에 송신 필터가 전기적으로 접속되고, 수신 단자와 안테나 단자 사이에 수신 필터가 전기적으로 접속된다. 회로 기판의 공진기 탑재면상에는, 신호 패턴 및 접지 전극이 형성된다. 접지 전극상에는, 송신 필터를 구성하는 공진기가 일체적으로 솔더링되며 또한 수신 필터를 구성하는 공진기가 일체적으로 솔더링된다. 회로 기판의 실장면상에는, 송신 필터용 접지 전극 및 수신 필터용 접지 전극이 형성된다. 양 접지 전극은 갭(슬릿)에 의하여 서로 이격되며, 서로 비도통이다.

Description

고주파 회로 장치, 안테나 공용기 및 통신기 장치{High Frequency Circuit Device, Antenna-Sharing Device, and Communication Apparatus}

본 발명은 예를 들면 마이크로파 대역에서 사용되는 고주파 회로 장치, 안테나 공용기 및 통신기 장치에 관한 것이다.

하나의 회로 기판상에 복수의 고주파 회로를 형성한 고주파 회로 장치가 알려져 있다. 예를 들면, 고주파 회로인 송신 필터와 수신 필터를 하나의 회로 기판에 실장한 안테나 공용기가 있다. 이 경우, 송신 단자, 안테나 단자 및 수신 단자의 영역을 제외하고 회로 기판의 실장면(이면)의 거의 전면에 하나의 접지 전극이 형성되어 있다. 이 접지 전극은 송신 필터와 수신 필터의 공통의 접지 전극이다.

휴대 전화 시스템에는, 아날로그 방식, CDMA 방식 등과 같이, 송신과 수신이 동시에 동작하는 방식이 있다. 이들 방식에 사용되는 안테나 공용기는, 송신 신호가 수신 필터를 통하여 수신계 회로의 저노이즈 증폭기 등에 악영향을 미치지 않도록, 수신 필터에 의해 송신 신호를 감쇠시키는 주파수 특성(이하, 아이솔레이션 특성이라 함)을 지니고 있다.

그러나, 상술한 안테나 공용기에 있어서는, 송신 필터의 접지 전극과 수신 필터의 접지 전극이 공통이다. 따라서, 송신 필터의 접지 전류와 수신 필터의 접지 전류가 접지 전극에서 서로 전자기적으로(electromagnetically) 간섭하여, 결합되는 경우가 있다. 이 전자기 결합이 발생하면, 아이솔레이션 특성이 나빠진다.

상술한 문제를 해결하기 위하여, 본 발명의 바람직한 실시형태는 고주파 회로의 접지 전류간의 전자기 결합을 억제할 수 있는 고주파 회로 장치, 안테나 공용기 및 통신기 장치를 제공한다.

도 1은 본 발명의 제 1 실시형태에 따른 안테나 공용기의 실장 구조를 나타낸 사시도이다.

도 2는 도 1에 나타낸 안테나 공용기의 전기 회로도이다.

도 3은 도 1에 나타낸 안테나 공용기에 사용되는 공진기의 한 예를 나타내는 단면도이다.

도 4는 도 1에 나타낸 안테나 공용기의 평면도이다.

도 5는 도 1에 나타낸 안테나 공용기에 사용되는 회로 기판을 그 실장면측에서 본 평면도이다.

도 6은 도 1에 나타낸 안테나 공용기의 아이솔레이션 특성을 나타낸 그래프이다.

도 7은 도 1에 나타낸 안테나 공용기에 사용되는 회로 기판의 저면의 변형예를 나타낸 도이다.

도 8은 본 발명의 제 2 실시형태에 따른 안테나 공용기의 사시도이다.

도 9는 도 8에 나타낸 안테나 공용기의 전기회로도이다.

도 10은 도 8에 나타낸 안테나 공용기에 사용되는 회로 기판을 공진기 탑재면측에서 본 평면도이다.

도 11은 도 8에 나타낸 안테나 공용기에 사용되는 회로 기판을 실장면측에서 본 평면도이다.

도 12는 본 발명의 제 3 실시형태에 따른 안테나 공용기의 사시도이다.

도 13은 본 발명의 제 4 실시형태에 따른 안테나 공용기의 사시도이다.

도 14는 본 발명의 다른 실시형태에 따른 고주파 회로 장치의 평면도이다.

도 15는 본 발명의 다른 실시형태에 따른 통신기 장치의 블럭도이다.

도 16은 본 발명의 또 다른 실시형태에 따른 고주파 회로 장치의 평면도이다.

도 17은 도 16에 나타낸 고주파 회로 장치에 사용되는 회로 기판을 실장면측에서 본 평면도이다.

도 18은 도 16에 나타낸 고주파 회로 장치의 전기 회로도이다.

(도면의 주요 부분에 있어서의 부호의 설명)

1, 39, 70: 안테나 공용기

2∼8, 2₁∼7₁, 2₂∼7₂: 동축 유전체 공진기

9, 101, 103: 송신 필터

10, 102, 104: 수신 필터

21, 72: 송신 필터용 접지 전극

22, 73: 수신 필터용 접지 전극

23, 74, 93: 갭

30, 40, 71, 142: 회로 기판

35: 도전체

41, 44: 송신측 회로용 접지 전극

42, 45: 수신측 회로용 접지 전극

55: 송신측 회로

56: 수신측 회로

57: 주파수 가변형 대역 저지 필터 회로

58: 주파수 가변형 대역 통과 필터 회로

61, 163: 갭

62, 63: 실드 커버

81, 82: 유전체 필터

90: 필터 장치

D1∼D6: PIN 다이오드

Tx, Tx1, Tx2: 송신 단자

Rx, Rx1, Rx2: 수신 단자

ANT, ANT1, ANT2: 안테나 단자

120: 휴대 전화

123: 듀플렉서

141: 안테나 스위치

155: 송신 단자측 회로

156: 수신 단자측 회로

161: 송신 단자측 회로용 접지 전극

162: 수신 단자측 회로용 접지 전극

본 발명의 한 바람직한 실시형태는, 하나의 회로 기판상에 배치된 복수의 고주파 회로를 포함하며, 상기 복수의 고주파 회로의 각각의 접지 전극이 상기 회로 기판상에서 서로 비도통인 고주파 회로 장치를 제공한다. 더욱 구체적으로는, 복수의 고주파 회로 각각에 대하여 회로 기판에 접지 전극을 형성한다. 상기 접지 전극에는 서로 이격되도록 슬릿이 형성된다. 복수의 고주파 회로 중에서 적어도 하나로서, 예를 들면 동축 유전체 공진기를 포함하는 필터, 일체형 유전체 필터, 또는 전압 제어 가능한 리액턴스 소자를 갖는 주파수 가변형 필터를 사용할 수 있다.

상술한 구성에 의하여, 각 고주파 회로의 접지 전류가 접지 전극에서 서로 전자기적으로 간섭하는 것이 억제되며, 이에 따라서 고주파 회로의 접지 전류간의전자기 결합을 방지할 수 있다.

바람직하게는, 인접하는 고주파 회로 사이에 갭을 형성하여 상기 고주파 회로를 구성하는 전자 부품을 회로 기판에 실장함과 아울러, 상기 고주파 회로 사이에 형성된 갭의 위치에 접지 전극 사이에 형성된 슬릿의 위치를 포갠다. 이에 따라서, 고주파 회로를 구성하는 전자 부품이 서로 접촉하여 일어나는 접지 진류의 전자기 결합을 방지할 수 있을 뿐만 아니라, 접지 전극에서의 고주파 회로의접지 전류간의 전자기 결합을 방지할 수 있다.

또한, 바람직하게는, 복수의 고주파 회로 각각에 대응하도록 실드 커버가 형성되고, 이 실드 커버는 접지 전극에 각각 독립하여 접속된다. 이에 따라서, 접지 전극에서의 고주파 회로의 접지 전류간의 전자기 결합을 더욱 효과적으로 방지할 수 있다.

바람직하게는, 본 발명의 고주파 회로 장치에 있어서, 고주파 회로중의 적어도 2개의 고주파 회로가 공용의 입출력 단자를 가지며, 상기 2개의 고주파 회로의 각각의 접지 전극의 공용의 입출력 단자 근방의 부위를 전기적 접속부에 의하여 서로 전기적으로 접속한다.

복수의 고주파 회로의 각각의 접지 전극을 서로 비도통으로 하면, 고주파 회로 장치를 실제로 휴대 전화 등의 전자 기기에 조립할 때, 고주파 회로 장치를 실장하는 인쇄 배선판의 접지 전극의 형상 및 크기에 따라서, 접지가 불충분하게 되는 경우가 있다. 이 경우, 복수의 접지 전극의 소정의 부위를 전기적 접속부에 의하여 도통시킴으로써, 충분한 접지를 얻을 수 있다. 각 접지 전극의 일부에서만 도통이 행해지므로, 고주파 회로의 접지 전류간의 불필요한 전자기 결합은 거의 무시할 수 있다.

또한, 본 발명에 따른 안테나 공용기 및 통신기 장치에서는, 상술한 특성을 갖는 고주파 회로 장치를 구비한다. 따라서, 고주파 회로의 접지 전류간의 전자기 결합을 억제할 수 있으며, 또한 우수한 아이솔레이션 특성을 얻을 수 있다.

(바람직한 실시형태의 설명)

이하, 본 발명에 따른 고주파 회로장치, 안테나 공용기 및 통신기 장치의 실시형태를 첨부된 도면을 참조하여 설명하겠다.

제 1 실시형태(도 1 내지 도 7)

도 1은 회로 기판(30)상에 부품들을 실장한 안테나 공용기(1)를 나타낸 사시도이다. 안테나 공용기(1)에 있어서, 송신 단자(Tx)와 안테나 단자(ANT) 사이에 송신 필터(9)가 전기적으로 접속되며, 수신 단자(Rx)와 안테나 단자(ANT) 사이에 수신 필터(10)가 전기적으로 접속된다. 안테나 단자(ANT)는 송신 필터(9)와 수신 필터(10)의 공용 입출력 단자이다. 송신 필터(9)는 공진기(2, 3, 4), 커패시터(C1, C2, C3), 코일(L1, L2, L3), 및 커패시터 어레이 기판(15)을 포함한다. 커패시터 어레이 기판(15)상에는 4개의 커패시터(C4∼C7)(도 2 참조)가 배치된다. 한편, 수신 필터(10)는 공진기(5, 6, 7, 8), 커패시터(C8, C13), 및 커패시터 어레이 기판(16)을 포함한다. 커패시터 어레이 기판(16)상에는 4개의 커패시터(C9∼C12)가 배치된다.

도 2는 안테나 공용기(1)의 전기 회로도이다. 송신 필터(9)는 3단으로 결합된 공진 회로를 포함하는 대역 저지 필터이다. 공진기(2)는 공진용 커패시터(C1)를 통하여 송신 단자(Tx)에 전기적으로 접속된다. 공진기(2)와 공진용 커패시터(C1)를 포함하는 직렬 공진 회로, 공진기(3)와 공진용 커패시터(C2)를 포함하는 직렬 공진 회로 및 공진기(4)와 공진용 커패시터(C3)를 포함하는 직렬 공진 회로는, 결합용 코일(L1, L2)을 통하여 서로 전기적으로 접속된다. 이들 3개의 각 직렬 공진 회로에 대하여 병렬로 커패시터(C4, C5, C6)가 전기적으로 접속된다. 안테나 단자(ANT)는 결합용 코일(L3)과 커패시터(C7)를 포함하는 L형 LC 회로를 통하여, 공진기(4)와 공진용 커패시터(C3)를 포함하는 직렬 공진 회로에 전기적으로 접속된다. 공진용 커패시터(C1∼C3)는 저지 대역 감쇠량을 결정한다.

수신 필터(10)는 4단으로 결합된 공진 회로를 포함하는 대역 통과 필터이다. 공진기(5)는 결합용 커패시터(C8)를 통하여 안테나 단자(ANT)에 전기적으로 접속된다. 공진기(5), 공진기(6) 및 공진용 커패시터(C10)를 포함하는 직렬 공진 회로는 결합용 커패시터(C9, C11, C13)를 통하여 공진기(7), 공진기(8) 및 공진용 커패시터(C12)를 포함하는 직렬 공진 회로에 전기적으로 접속된다.

여기서, 공진기(2∼8)로서는, 예를 들면 도 3에 나타낸 바와 같이 λ/4 동축 유전체 공진기가 사용된다. 도 3에 있어서, 공진기(2)를 대표적 공진기로 나타내고 있다. 유전체 공진기(2∼8)는 각각 TiO₂계 세라믹 등의 고유전율 재료로 형성된 원통형 유전체(17)와, 원통형 유전체(17)의 외주면에 형성된 외부 도체(18), 및 원통형 유전체(17)의 내벽에 형성된 내부 도체(19)를 포함한다. 외부 도체(18)는 유전체(17)의 한쪽의 개구 단면(17a)(이하, 개방측 단면(17a)이라 함)에서 내부 도체(19)로부터 전기적으로 개방(분리)되며, 다른쪽의 개구 단면(17b)(이하, 단락측 단면(17b)이라 함)에서 내부 도체(19)에 전기적으로 단락(도통)된다. 유전체 공진기(2)는 개방측 단면(17a)에 있어서 유전체(20)를 통하여 커패시터(C1)에 전기적으로 접속된다. 각 유전체 공진기(2∼4)의 외부 도체(18)는 송신 필터용 접지 전극(21)(후술함)에 전기적으로 접속된다. 각 유전체 공진기(5∼8)의 외부 도체(18)는 수신 필터용 접지 전극(22)에 전기적으로 접속된다. 이들 유전체 공진기(2∼8)는 외부 도체(18)에서 서로 솔더링되어 일체화된다.

회로 기판(30)은 도 1에 나타낸 바와 같이, 단부에 송신 단자(Tx), 안테나 단자(ANT) 및 수신 단자(Rx)가 형성된다. 도 4에 나타낸 바와 같이, 회로 기판(30)의 공진기 탑재면(30a)(도 1에 있어서 상면측)측에는, 신호 패턴 및 접지 전극(24)이 형성된다. 접지 전극(24)은 공진기 탑재면(30a)의 면적의 거의 절반을 차지한다. 접지 전극(24)에는 공진기(2∼8)가 일체적으로 솔더링된다. 한편, 도 5에 나타낸 바와 같이, 회로 기판(30)의 실장면(30b)(도 1에 있어서 하면측)에는, 송신 필터용 접지 전극(21) 및 수신 필터용 접지 전극(22)(사선으로 표시함)이 형성된다. 즉 회로 기판(30)의 공진기 탑재면(30a)에 형성된 접지 전극(24)은, 송신 필터(9) 및 수신 필터(10)의 공용이다. 한편, 실장면(30b)측에 형성된 접지 전극(21, 22)은 각각 송신 필터(9) 및 수신 필터(10)의 전용이다. 도 5에 나타낸 바와 같이 관통 구멍(26)이 형성된다.

회로 기판(30)의 실장면(30b)에 형성된 송신 필터용 접지 전극(21) 및 수신 필터용 접지 전극(22)은, 갭(슬릿)(23)을 형성하여 서로 이격되며, 이들 전극은 서로 비도통이다. 갭(23)의 폭은 예를 들면 0.2∼1.0㎜의 범위로 설정된다. 갭(23)의 길이 방향은 유전체 공진기(2∼8)의 내부 도체(19)의 길이 방향에 평행하게 설정된다. 갭(23)은 송신 필터(9)와 수신 필터(10)가 서로 인접한 위치(더욱 구체적으로는, 공진기(4, 5)가 서로 인접한 위치)에 포개진다. 송신 필터용 접지 전극(21)은 관통 구멍(26)을 이용하거나, 또는 단부(21a∼21e)가 회로 기판(30)의 단면을 돌도록 하여, 공진기 탑재면(30a)에 형성된 접지 전극(24)에 전기적으로 접속된다. 또한, 수신 필터용 접지 전극(22)은, 관통 구멍(26)을 이용하거나, 또는 단부(22a∼22d)가 회로 기판(30)의 단면을 돌도록 하여, 접지 전극(24)에 전기적으로 접속된다.

상술한 구성을 갖는 안테나 공용기(1)는, 송신계 회로로부터 송신 단자(Tx)에 들어온 송신 신호를 송신 필터(9)를 통하여 안테나 단자(ANT)에 출력하고, 안테나 단자(ANT)를 통하여 수신된 수신 신호를 수신 필터(10)를 통하여 수신 단자(Rx)로부터 수신계 회로에 출력한다.

그리고, 송신 필터용 접지 전극(21) 및 수신 필터용 접지 전극(22)은 서로 비도통이다. 따라서, 송신 필터(9)의 접지 전류 및 수신 필터(10)의 접지 전류는 회로 기판(30)의 실장면(30b)상에서 서로 전기적으로 독립된 것이 된다. 따라서, 필터(9, 10)의 접지 전류가 회로 기판(30)의 실장면(30b)측의 접지 전극(21, 22)에서 서로 전자기적으로 간섭하지 않고, 필터(9, 10)의 접지 전류간의 전자기 결합을 억제할 수 있다. 그 결과, 송신 단자(Tx)와 수신 단자(Rx)간의 아이솔레이션 특성이 우수한 안테나 공용기(1)를 얻을 수 있다. 도 6은 안테나 공용기(1)의 아이솔레이션 특성을 나타낸다(실선 32 참조). 비교를 위하여, 종래의 안테나 공용기의 아이솔레이션 특성도 나타내며(점선 33 참조), 이로부터 종래의 안테나 공용기의 수신 필터에서의 송신 신호의 감쇠량이 나쁘다는 것을 알 수 있다.

또한, 송신 필터용 접지 전극(21) 및 수신 필터용 접지 전극(22)을 서로 비도통으로 하면, 안테나 공용기(1)를 실제로 휴대 전화 등에 사용할 때, 안테나 공용기(1)를 실장하는 인쇄 배선판의 접지 전극의 형상 및 크기에 따라서, 접지가 불충분해지는 경우가 있다. 따라서, 도 7에 나타낸 바와 같이, 접지 전극(21, 22)의 안테나 단자(ANT)의 근방의 부위를 도전체(35)에 의하여 전기적으로 접속함으로써, 충분한 접지를 얻을 수가 있다. 접지 전극(21, 22)간의 도통은 각 접지 전극의 일부에서면 행해지므로, 도전체(35)에 의한 필터(9, 10)간의 불필요한 전자기 결합은 거의 무시할 수 있다.

제 2 실시형태(도 8 내지 도 11)

도 8은 회로 기판(40)상에 부품들을 실장한 안테나 공용기(39)의 사시도이다. 안테나 공용기(39)에 있어서, 송신 단자(Tx)와 안테나 단자(ANT) 사이에 송신측 회로(55)(도 9참조)가 전기적으로 접속되고, 수신 단자(Rx)와 안테나 단자(ANT) 사이에 수신측 회로(56)가 전기적으로 접속된다.

도 9는 안테나 공용기(39)의 전기 회로도이다. 송신측 회로(55)는 주파수 가변형 대역 저지 필터 회로(57) 및 위상 회로(59)를 포함한다. 주파수 가변형 대역 저지 필터 회로(57)는 2단으로 접속된 공진 회로를 포함하며, 공진용 커패시터(C1)를 통하여 송신 단자(Tx)에 전기적으로 접속되는 공진기(2), 및 공진용 커패시터(C2)를 통하여 위상 회로(59)에 전기적으로 접속되는 공진기(3)를 포함한다. 공진용 커패시터(C1, C2)는 저지 대역 감쇠량을 결정한다. 공진기(2)와 공진용 커패시터(C1)를 포함하는 직렬 공진 회로는 공진기(3)와 공진용 커패시터(C2)를 포함하는 직렬 공진 회로에 결합용 코일(L1)을 통하여 전기적으로 접속된다. 게다가, 커패시터(C5, C6)가 각각 이들 2개의 직렬 공진 회로에 대하여 병렬로 전기적으로 접속된다.

공진기(2)와 공진용 커패시터(C1)의 중간 접속점에는, 대역 가변용 커패시터(C3)를 통하여, 리액턴스 소자인 PIN 다이오드(D1)가, 캐소드를 송신측 회로용 접지 전극(44)(후술)에 접속한 상태로, 공진기(2)에 대하여 병렬로 전기적으로 접속된다. 한편, 공진기(3)와 공진용 커패시터(C2)의 중간 접속점에는, 2개의 PIN 다이오드(D2, D3)의 직렬 결합이 대역 가변용 커패시터(C4)를 통하여 공진기(3)에 대하여 병렬로 전기적으로 접속된다. PIN 다이오드(D2)의 캐소드 및 애노드는 각각 대역 가변용 커패시터(C4) 및 PIN 다이오드(D3)의 애노드에 전기적으로 접속된다. PIN 다이오드(D3)의 캐소드는 송신측 회로용 접지 전극(44)에 접속된다. 대역 가변용 커패시터(C3, C4)는 주파수 가변형 대역 저지 필터 회로(57)의 감쇠 특성의 2개의 감쇠극 주파수를 변경하기 위한 커패시터이다. 또한 PIN 다이오드(D1, D2)가 온 상태일 때, 직류 전류가 흐르도록 하기 위하여, PIN 다이오드(D2)의 캐소드와 송신측 회로용 접지 전극(44) 사이에 초크 코일(L4)을 접속한다.

전압 제어 단자(CONT1)는 제어 전압 공급용 저항(R1), 커패시터(C22) 및 초크 코일(L2)을 통하여 PIN 다이오드(D1)의 애노드와 대역 가변용 커패시터(C3)의 중간 접속점에 전기적으로 접속됨과 아울러, 제어 전압 공급용 저항(R1), 커패시터(C22) 및 초크 코일(L3)을 통하여 PIN 다이오드(D2, D3)의 애노드의 중간 접속점에 전기적으로 접속된다.

위상 회로(59)는 대역 저지 필터 회로(57)와 안테나 단자(ANT) 사이에 전기적으로 접속된 코일(L20)과, 수신측 회로용 접지 전극(45)(후술)과 안테나 단자(ANT) 사이에 전기적으로 접속된 커패시터(C15), 및 수신측 회로(56)의 대역 통과 필터 회로(58)(후술)와 안테나 단자(ANT) 사이에 전기적으로 접속된 코일(L21)을 포함하는 T자형 회로이다.

한편, 수신측 회로(56)는 주파수 가변형 대역 통과 필터 회로(58)와 위상 회로(59)를 포함한다. 제 2 실시형태에 있어서, 수신측 회로(56)는 위상 회로(59)를 송신측 회로(55)와 공용하고 있다. 그러나, 물론 송신측 회로(55)와 수신측 회로(56)가 각각 독립된 위상 회로를 가져도 된다.

대역 통과 필터 회로(58)는 3단으로 결합된 공진 회로를 포함하며, 공진용 인덕턴스(L9)를 통하여 위상 회로(59)에 전기적으로 접속된 공진기(4)와, 공진용 인덕턴스(L10)를 통하여 수신 단자(Rx)에 전기적으로 접속된 공진기(6), 및 결합 커패시터(C11, C12, C13, C14)를 통하여 공진기(4, 6)의 사이에 전기적으로 접속된 공진기(5)를 포함한다.

공진기(4)와 공진용 인덕턴스(L9)의 중간 접속점에는, 대역 가변용 커패시터(C7)과 PIN 다이오드(D4)를 포함하는 직렬 회로가, PIN 다이오드(D4)의 캐소드를 수신측 회로용 접지 전극(42)(후술)에 접속한 상태로, 공진기(4)에 대하여 병렬로 전기적으로 접속된다. 공진기(5)와 결합 커패시터(C12, 13)의 중간 접속점에는, 대역 가변용 커패시터(C8)와 PIN 다이오드(D5)를 포함하는 직렬 회로가, PIN 다이오드(D5)의 캐소드를 수신측 회로용 접지 전극(45)에 접속한 상태로, 공진기(5)에 대하여 병렬로 전기적으로 접속된다. 공진기(6)와 공진용 인덕턴스(L10)의 중간 접속점에는, 대역 가변용 커패시터(C9)와 PIN 다이오드(D6)를 포함하는 직렬 회로가, PIN 다이오드(D6)의 캐소드를 수신측 회로용 접지 전극(42)에 접속한 상태로, 공진기(6)에 대하여 병렬로 전기적으로 접속된다.

전압 제어 단자(CONT2)는 제어 전압 공급용 저항(R2), 커패시터(C23) 및 초크 코일(L6)을 통하여 PIN 다이오드(D4)의 애노드와 대역 가변용 커패시터(C7)의 중간 접속점에 전기적으로 접속되고, 제어 전압 공급용 저항(R2), 커패시터(C23) 및 초크 코일(L7)을 통하여 PIN 다이오드(D5)의 애노드와 대역 가변용 커패시터(C8)의 중간 접속점에 전기적으로 접속되고, 또한 제어 전압 공급용 저항(R2), 커패시터(C23) 및 초크 코일(L8)을 통하여 PIN 다이오드(D6)의 애노드와 대역 가변용 커패시터(C9)의 중간 접속점에 전기적으로 접속된다.

또한, 공진기(2∼6)로서, λ/4 동축 유전체 공진기가 사용된다. 유전체 공진기(2, 3)의 외부 도체는 송신측 회로용 접지 전극(41)(후술함)에 전기적으로 접속된다. 유전체 공진기(4∼6)의 외부 도체는 수신측 회로용 접지 전극(42)에 전기적으로 접속된다.

회로 기판(40)은 도 8에 나타낸 바와 같이, 단부에 송신 단자(Tx), 안테나 단자(ANT) 및 수신 단자(Rx)가 형성된다. 도 10에 나타낸 바와 같이, 회로 기판(40)의 공진기 탑재면(40a)(도 8에 있어서 상면측)에는, 신호 패턴, 송신측 회로용 접지 전극(41) 및 수신측 회로용 접지 전극(42)이 형성된다. 도 11에 나타낸 바와 같이, 회로 기판(40)의 실장면(40b)(도 8에 있어서 하면측)에는, 송신측 회로용 접지 전극(44) 및 수신측 회로용 접지 전극(45)이 형성된다. 도 10 및 도 11에 있어서, 접지 전극(41, 42, 44, 45)은 사선으로 표시하고 있으며, 47은 관통 구멍이다.

회로 기판(40)의 공진기 탑재면(40a)에 형성되어 있는 송신측 회로용 접지 전극(41)과 수신측 회로용 접지 전극(42)은, 갭(슬릿)(43)에 의하여 서로 이격된다. 회로 기판(40)의 실장면(40b)에 형성되어 있는 송신측 회로용 접지 전극(44)과 수신측 회로용 접지 전극(45)은 부분적으로 구불구불한 갭(슬릿)(46)에 의하여 서로 이격된다. 갭(43, 46)의 길이 방향은 유전체 공진기(2∼6)의 내부 도체의 길이 방향에 평행하게 설정된다. 갭(43, 46)은 송신측 회로(55)와 수신측 회로(56)가 서로 인접해 있는 위치(더욱 구체적으로는, 공진기(3, 4)가 서로 인접해 있는 위치)에 포개져 있다. 송신측 회로용 접지 전극(41)은 관통 구멍(47)을 이용하거나, 또는 단부가 회로 기판(40)의 단면을 돌도록 하여, 송신측 회로용 접지 전극(44)에 전기적으로 접속된다. 수신측 회로용 접지 전극(42)은 관통 구멍(47)을 이용하거나, 또는 단부가 회로 기판(40)의 단면을 돌도록 하여, 수신측 회로용 접지 전극(45)에 전기적으로 접속된다.

다음으로, 상술한 구성을 갖는 안테나 공용기(39)의 작용에 대하여 설명하겠다.

송신측 회로(55)의 주파수 가변형 대역 저지 필터 회로(57)의 트랩 주파수는, 대역 가변용 커패시터(C3)와 공진용 커패시터(C1) 및 공진기(2)를 포함하는 공진계, 및 대역 가변용 커패시터(C4)와 공진용 커패시터(C2) 및 공진기(3)를 포함하는 공진계의 각각의 공진 주파수에 의하여 결정된다. 그리고, 전압 제어 단자(CONT1)에 제어 전압으로서 정전압을 인가하면, PIN 다이오드(D1, D2, D3)는 온 상태가 된다. 따라서, 대역 가변용 커패시터(C3, C4)는 PIN 다이오드(D1, D2, D3)를 거쳐서 접지되고, 2개의 감쇠극 주파수가 모두 낮아지며, 송신측 회로(55)의 통과 대역이 낮아진다.

반대로, 제어 전압으로서 부전압을 인가하면, PIN 다이오드(D1, D2, D3)는 오프 상태가 된다. 부전압을 인가하는 대신에, 전압 제어 단자(CONT1)에 제어 전압을 공급하는 콘트롤 회로에 100kΩ 이상의 높은 임피던스을 제공하여, 전압 제어 단자(CONT1)에 전압이 인가되지 않도록 함으로써, PIN 다이오드(D1∼D3)를 오프 상태로 해도 된다. 이에 따라서, 대역 가변용 커패시터(C3, C4)는 개방 상태가 되고, 2개의 감쇠극 주파수가 높아지며, 송신측 회로(55)의 통과 대역이 높아진다. 이와 같이, 송신측 회로(55)는 전압 제어에 의하여 대역 가변용 커패시터(C3, C4)를 접지하거나 개방함으로서, 2개의 상이한 통과 대역 특성을 가질 수가 있다.

한편, 수신측 회로(56)의 주파수 가변형 대역 통과 필터 회로(58)의 통과 주파수는, 대역 가변용 커패시터(C7)와 공진용 인덕턴스(L9) 및 공진기(4)를 포함하는 공진계와, 대역 가변용 커패시터(C8) 및 공진기(5)를 포함하는 공진계, 및 대역 가변용 커패시터(C9)와 공진용 인덕턴스(L10) 및 공진기(6)를 포함하는 공진계의 각각의 공진 주파수에 의하여 결정된다. 그리고, 전압 제어 단자(CONT2)에 제어 전압으로서 정의 전압을 인가하면, PIN 다이오드(D4, D5, D6)는 온 상태가 된다. 따라서, 대역 가변용 커패시터(C7, C8, C9)는 각각 PIN 다이오드(D4, D5, D6)를 거쳐서 접지되며, 통과 주파수가 낮아진다. 반대로, 제어 전압으로서 부전압을 인가하면, PIN 다이오드(D4, D5, D6)는 오프 상태가 되며, 이에 따라서, 대역 가변용 커패시터 (C7, C8, C9)는 개방 상태가 되며, 통과 주파수는 높아진다. 이와 같이, 수신측 회로(56)는 전압 제어에 의하여 대역 가변용 커패시터(C7∼C9)를 접지하거나 개방함으로써, 2개의 상이한 통과 대역 특성을 가질 수가 있다.

이 주파수 가변형 대역 통과 회로(58)는 송신측 회로(55)의 고, 저 2개의 통과 대역의 전환에 따라서, 송신 대역으로서 저주파 통과 대역이 선택되었을 때는 대역 통과 주파수를 낮게 하고, 송신 대역으로서 고주파 통과 대역이 선택되었을 때는 대역 통과 주파수를 높게 하도록 전압 제어된다. 이에 따라서, 송신측 회로(55)와의 위상 합성을 이상적으로 행할 수 있다.

게다가, 안테나 공용기(39)에 있어서, 송신측 회로(55)에서 안테나 단자(ANT)에 가장 가까이 위치하며 또한 안테나 단자(ANT)에 전기적으로 접속된 공진기(3)에만 2개의 PIN 다이오드(D2, D3)의 직렬 결합을 병렬로 접속하고, PIN 다이오드(D2, D3)의 각각의 애노드에 전압 제어 단자(CONT1)를 접속하여, 고주파 전압을 분압할 수 있다. 이에 따라서, 송신파(F1)와 안테나 단자(ANT)로부터의 송신파(F2)의 상호변조 왜곡파(distortion wave)(F3)를 효율성 좋게 억제할 수가 있다.

그리고, 송신측 회로용 접지 전극(41, 44)은 서로 비도통이고, 수신측 회로용 접지 전극(42, 45)은 서로 비도통이다. 따라서, 필터 회로(57)의 접지 전류와 필터 회로(58)의 접지 전류는 서로 전기적으로 독립된 것이 된다. 따라서, 필터 회로(57, 58)의 접지 전류는 회로 기판(40)의 공진기 탑재면(40a) 및 실장면(40b)에 형성된 접지 전극에서 서로 전자기적으로 간섭하지 않는다. 그러므로, 필터 회로(57, 58)의 접지 전류간의 전자기 결합을 억제할 수 있다. 그 결과, 송신 단자(Tx)와 수신 단자(Rx)간의 아이솔레이션 특성이 우수한 안테나 공용기(39)를 얻을 수가 있다.

제 3 실시형태(도 12)

안테나 공용기에 있어서, 필터의 접지 전류간의 전자기 결합은, 회로 기판상에서의 접지 전극의 배치 및 크기 등에 따라서 변할 수 있다. 따라서, 상기 제 1 및 제 2 실시형태에서 설명한 바와 같이, 회로 기판의 접지 전극에 갭을 형성하여 접지 전극을 서로 비도통으로 하는 것만으로는, 필터의 접지 전류간의 전자기 결합을 충분히 억제할 수 없는 경우가 있다. 따라서, 유전체 공진기가 서로 솔더링되고 필터의 접지 전류가 서로 전자기적으로 결합되어 있는 경우에는, 송신 필터의 공진기와 수신 필터의 공진기를 갭을 형성하여 이격하며, 이에 따라서, 접지 전극에서의 필터의 접지 전류간의 전자기 결합을 방지할 수 있을 뿐만 아니라, 필터의 상호 접촉에 기인한 접지 전류의 전자기 결합을 방지할 수 있다.

구체적으로는, 예를 들면, 상기 제 1 실시형태에 있어서, 도 12에 나타낸 바와 같이, 송신 필터(9)의 공진기(2∼4)와 수신 필터(10)의 공진기(5∼8) 사이에 갭(61)을 형성할 수 있다. 이 갭(61)의 위치는 도 4 및 도 5에 나타낸 바와 같이, 회로 기판(30)의 실장면(30b)에 형성된 송신 필터용 접지 전극(21)과 수신 필터용 접지 전극(22) 사이에 형성된 갭(슬릿)(23)의 위치에 포개져 있다.

게다가, 송신 필터(9)의 유전체 공진기(2∼4)의 개방측 단면에 대향하여 송신 필터용 실드 커버(62)를 배치하고, 수신 필터(10)의 유전체 공진기(5∼8)의 개방측 단면에 대향하여 수신 필터용 실드 커버(63)를 배치한다. 그 이유는 다음과 같다. 실드 커버(62, 63)에 의하여 유전체 공진기(2∼8)를 충분히 접지하여, 안테나 공용기의 통과 대역외에서의 감쇠량을 확보하고, 품질이 높은 통신을 행할 수 있기 때문이다. 실드 커버(62, 63)에 있어서는, 한 단부(62a, 63a)가 유전체 공진기(2∼4, 5∼8)의 외부 도체에 각각 솔더링되며, 다른 단부(62b, 63b)는 회로 기판(30)의 접지 전극(24)의 단부(24a, 24b)에 각각 솔더링된다. 실드 커버(62)와 (63) 사이에는 갭이 형성된다. 이와 같이, 실드 커버(62, 63)를 대응하는 필터에 각각 독립하여 전기적으로 접속함으로써, 필터(9, 10)의 접지 전류간의 전자기 결합을 더욱 효과적으로 억제할 수 있다.

제 4 실시형태(도 13)

제 4 실시형태에서는 일체형 유전체 필터를 포함하는 안테나 공용기에 대하여 설명하겠다. 도 13에 나타낸 바와 같이, 안테나 공용기(70)는 회로 기판(71)과, 이 회로 기판(71)에 실장되는 일체형 유전체 필터(81, 82)를 포함한다.

일체형 유전체 필터(81, 82)는 각각 직사각형 평행육면체 형상을 갖는 단일의 유전체 블록(83)을 갖는다. 도 13에서 보아 전방 단면에서 후방 단면으로 각 블럭(83)을 관통하도록 관통 구멍(84, 85)을 형성한다. 도 13에서 보아 전방 단면을 제외한 유전체 블록(83)의 외벽에는 외부 도체(86)가 형성된다. 관통 구멍(84, 85)의 각각의 내벽에는, 내부 도체가 형성된다. 관통 구멍(84, 85)과 그 내부 도체는, 외부 도체(86) 및 유전체 블록(83)과 함께, 2개의 유전체 공진기를 구성한다. 유전체 블록(83)의 각각의 대향하는 측면에는 외부 단자(87, 88)가 형성된다. 유전체 필터(81)는 송신 필터로서 사용되며, 유전체 필터(82)는 수신 필터로서 사용된다.

상술한 구성을 갖는 유전체 필터(81, 82)는 각 관통 구멍(84, 85)의 축방향이 회로 기판(71)의 표면에 대하여 평행하게 되도록, 회로 기판(71)상에 배치된다. 회로 기판(71)의 단부에는, 송신 단자(Tx), 안테나 단자(ANT) 및 수신 단자(Rx)가 형성된다. 회로 기판(71)의 유전체 필터 탑재면(71a)(도 13에 있어서 상면측)에는, 송신 필터용 접지 전극(72) 및 수신 필터용 접지 전극(73)이 형성된다. 송신 필터용 접지 전극(72)과 수신 필터용 접지 전극(73) 사이에는, 갭(슬릿)(74)을 형성하여 양자를 서로 이격한다. 즉, 양자는 서로 비도통이다. 유전체 필터(81, 82)의 외부 도체(86)는 각각 접지 전극(72, 73)에 솔더링된다. 유전체 필터(81)와 (82)사이에는 갭이 형성되며, 이 갭의 위치는 접지 전극(72, 73)사이의 갭(74)의 위치에 포개진다. 게다가, 도 13에 도시하고 있지 않지만, 회로 기판(71)의 실장면(71b)(도 13에 있어서 하면측)에는, 갭에 의하여 서로 이격되어 있는 다른 송신 필터용 접지 전극과 수신 필터용 접지 전극이 형성된다.

상술한 구성을 갖는 안테나 공용기(70)에 있어서, 유전체 필터(81, 82)의 접지 전류간의 전자기 결합을 방지할 수 있다.

제 5 실시형태(도 14)

제 5 실시형태에 있어서, 고주파 회로 장치로서, 4개의 필터를 포함하는 듀얼 시스템의 필터 장치에 대하여 설명하겠다. 도 14는 회로 기판(91)의 공진기 탑재면(91a)상에 각 부품을 실장한 필터 장치(90)를 나타낸 평면도이다. 필터 장치(90)에 있어서, 송신 단자(Tx1)와 수신 단자(Rx1) 사이에, 제 1 시스템의 송신 필터(101) 및 수신 필터(102)가 전기적으로 접속된다. 송신 단자(Tx2)와 수신 단자(Rx2) 사이에, 제 2 시스템의 송신 필터(103) 및 수신 필터(104)가 전기적으로 접속된다.

송신 필터(101)는 동축 유전체 공진기(2₁, 3₁, 4₁)와, 커패시터(C1₁, C2₁, C3₁)와, 코일(L1₁, L2₁, L3₁) 및 커패시터 어레이 기판(106)을 포함한다. 수신 필터(102)는 동축 유전체 공진기(5₁, 6₁, 7₁) 및 커패시터 어레이 기판(16₁)을 포함한다. 송신 필터(103)는 동축 유전체 공진기(2₂, 3₂, 4₂)와, 커패시터(C1₂, C2₂, C3₂)와, 코일(L1₂, L2₂, L3₂)을 포함한다. 수신 필터(104)는 동축 유전체 공진기(5₂, 6₂, 7₂) 및 커패시터 어레이 기판(16₂)을 포함한다. 도 14에 있어서, 칩 커패시터(110), 코일(111) 및 관통 구멍(112)이 도시된다.

도시하고 있지 않지만, 회로 기판(91)의 실장면(91b)에는, 제 1 시스템의 송신 필터용 접지 전극 및 수신 필터용 접지 전극 및 제 2 시스템의 송신 필터용 접지 전극 및 수신 필터용 접지 전극이 형성된다. 각각의 접지 전극은 십자 형상의 갭(슬릿)(93)에 의하여 서로 이격되며, 서로 비도통이다.

상술한 구성을 갖는 필터 장치(90)에 있어서, 필터(101∼104)의 접지 전류간의 전자기 결합을 방지할 수 있다.

제 6 실시형태(도 15)

제 6 실시형태에서는 본 발명에 따른 통신기 장치의 한 예를 설명한다. 본 실시형태에서는, 휴대 전화를 예로 들어 설명한다. 도 15는 휴대 전화(120)의 RF 부분의 전기 회로 블럭도이다. 도 15에 있어서, 안테나 소자(122), 듀플렉서(123), 송신측 아이솔레이터(131), 송신측 증폭기(132), 송신측 단간용 밴드패스 필터(133), 송신측 믹서(134), 수신측 증폭기(135), 수신측 단간용 밴드패스 필터(136), 수신측 믹서(137), 전압 제어 발진기(VCO)(138), 로컬용 밴드패스 필터(139)가 도시된다.

듀플렉서(123)로서, 상기 제 1, 제 2 및 제 4 실시형태의 안테나 공용기(1, 39, 70) 및 제 5 실시형태의 필터 장치(90)를 사용할 수 있다. 이들 안테나 공용기(1, 39, 70) 및 필터 장치(90)를 실장함으로써, 아이솔레이션 특성이 우수한 휴대 전화를 실현할 수 있다.

제 7 실시형태(도 16 내지 도 18)

제 7 실시형태에 있어서, 고주파 회로 장치의 한 예로서, 안테나 다이버시티(antenna diversity)에 대응하는 RF 다이오드 스위치를 설명한다. 도 16은 회로 기판(142)상에, 송신 단자측 회로(155)와 수신 단자측 회로(156)(후술)를 포함하는 복합 회로 부품(145)을 실장한 상태를 나타내는 안테나 스위치(141)의 평면도이다. 도 17은 안테나 스위치(141)를 실장면측에서 본 도이다. 일반적으로, 안테나 스위치(141)는 디지탈 휴대 전화 등에 있어서 송신 회로와 수신 회로를 전환하기 위하여 사용된다.

도 18은 안테나 스위치(141)의 전기회로도이다. 송신 단자(Tx)와 수신 단자(Rx) 사이에는, 송신 단자측 회로(155)와 수신 단자측 회로(156)가 접속된다. 송신 단자(Tx)에는, 3차 로 패스 필터(150) 및 결합 커패시터(C34)를 통하여, 스위칭 소자인 다이오드(D31)의 애노드가 접속된다. 3차 로 패스 필터(150)는 코일(L31) 및 커패시터(C31∼C33)를 포함한다. 다이오드(D31)의 애노드는 코일(L32) 및 커패시터(C35)를 포함하는 직렬 회로를 통하여 접지된다. 코일(L32)과 커패시터(C35)의 중간점에는, 저항(R31)을 통하여 전압 제어 단자(CONT1)가 접속된다. 이 전압 제어 단자(CONT1)에는, 안테나 스위치(141)의 전송로를 전환하기 위한 콘트롤 회로가 접속된다. 또한, 다이오드(D31)의 캐소드는 커패시터(C36)를 통하여 안테나 단자(ANT1)에 접속된다.

스위칭 소자인 다이오드(D32)의 애노드는 커패시터(C36), 코일(L33)을 통하여 안테나 단자(ANT1)에 접속되며, 커패시터(C37, 38)를 통하여 접지에 접속된다. 다이오드(D32)의 캐소드는 코일(L34)과 커패시터(C39)를 포함하는 병렬 회로를 통하여 접지된다. 다이오드(D32)의 애노드는 코일(L35)을 통하여 수신 필터(145)와 스위칭 소자인 다이오드(D33)의 캐소드에 접속된다. 수신 필터(145)로서는, 도 13에 나타낸 일체형 유전체 필터(82)와 동일한 필터가 사용된다. 커패시터(148)는 외부 단자(88)와 외부 도체(86) 사이에 형성되는 정전 용량이다. 커패시터(149)는 외부 단자(87)와 외부 도체(86) 사이에 형성되는 정전 용량이다. 공진기(146, 147)는 관통 구멍(84, 85)과, 그 내부 도체와, 외부 도체(86) 및 유전체 블럭(83)으로 구성되어 있는 유전체 공진기이다.

다이오드(D33)의 애노드는 커패시터(C41)를 통하여 안테나 단자(ANT2)에 접속된다. 다이오드(D33)의 애노드와 커패시터(C41)의 중간점에는, 저항(R32)을 통하여 전압 제어 단자(CONT2)가 접속된다. 이 전압 제어 단자(CONT2)에는, 안테나 스위치(141)의 전송로를 전환하기 위한 콘트롤 회로가 접속된다. 또한, 저항(R33)은 다이오드(D33)의 캐소드와 접지 사이에 접속되며, 커패시터(C40)는 다이오드(D33)의 캐소드와 접지 사이에 접속되며, 커패시터(C42)는 다이오드(D33)의 애노드와 접지 사이에 접속된다.

회로 기판(142)에 있어서, 도 16 및 도 17에 나타낸 바와 같이, 단부에 송신 단자(Tx), 안테나 단자(ANT1, ANT2), 수신 단자(Rx) 및 전압 제어 단자(CONT1, CONT2)가 형성된다. 도 16에 나타낸 바와 같이, 회로 기판(142)의 부품 탑재면(142a)에는 신호 패턴 및 접지 전극이 형성된다. 한편, 도 17에 나타낸 바와 같이, 회로 기판(142)의 실장면(142b)에는, 송신 단자측 회로용 접지 전극(161) 및 수신 단자측 회로용 접지 전극(162)(사선으로 나타냄)이 형성된다. 그리고, 송신 단자측 회로용 접지 전극(161)와 수신 단자측 회로용 접지 전극(162)은, 갭(슬릿)(163)을 형성하여 서로 이격된다. 즉, 회로 기판(142)의 부품 탑재면(142a)에 형성된 접지 전극은, 송신 단자측 회로(155) 및 수신 단자측 회로(156)의 공용인데 비하여, 실장면(142b)에 형성된 접지 전극(161, 162)은 각각 송신 단자측 회로(155)와 수신 단자측 회로(156)의 전용이다. 또한 도 17에 있어서 관통 구멍(167)이 도시된다.

상기 구성을 갖는 안테나 스위치(141)에 있어서, 전압 제어 단자(CONT1, CONT2)에 정 전위 또는 접지 전위(또는 부 전위)를 인가함으로써, 다이오드(D31∼D33)를 온 상태 또는 오프 상태로 하여, 전송로를 전환할 수 있다. 그리고, 송신 단자측 회로용 접지 전극(161)과 수신 단자측 회로용 접지 전극(162)은 서로 비도통이다. 따라서, 송신 단자측 회로(155)의 접지 전류와 수신 단자측 회로(156)의 접지 전류는, 회로 기판(142)의 실장면(142b)에서 서로 전기적으로 독립된 것이 된다. 따라서, 송신 단자측 회로(155)와 수신 단자측 회로(156)의 접지 전류가 회로 기판(142)의 실장면(142b)상의 접지 전극(161, 162)에서 서로 전자기적으로 간섭하지 않는다. 그러므로, 송신 단자측 회로(155)와 수신 단자측 회로(156)의 접지 전류간의 전자기 결합을 억제할 수 있다. 그 결과, 송신 단자(Tx)와 수신 단자(Rx)간의 아이솔레이션 특성이 우수한 안테나 스위치(141)를 제공할 수가 있다.

다른 실시형태

본 발명에 따른 고주파 회로 장치, 안테나 공용기 및 통신기 장치는 상기 실시형태에 한정되는 것은 아니며, 본 발명의 요지의 범위내에서 여러가지로 변경할 수 있다. 고주파 회로 장치는 상기 안테나 공용기, 필터 장치 및 안테나 스위치 외에, 파워 증폭기, 저노이즈 증폭기, 전압 제어 발진기 등이어도 된다. 공진기는 유전체 공진기 외에, 마이크로스트립 라인 공진기, 인덕턴스 소자와 커패시턴스 소자를 조합한 LC 공진 회로 등이어도 된다.

또한, 상술한 실시형태에서는, 접지 전극의 상호 이격을, 회로 기판의 표면에 대하여 평행하게 형성한 슬릿을 사용하여 행한다. 그러나, 접지 전극의 표면에 절연막을 형성한 후, 이 절연막상에 다른 접지 전극을 형성함으로써, 접지 전극을 수직 방향으로 서로 이격하여도 된다.

이상의 설명에서 알 수 있는 바와 같이, 본 발명에 따르면, 하나의 회로기판상에 형성된 복수의 고주파 회로의 접지 전극이, 서로 비도통이다. 따라서, 각 고주파 회로의 접지 전류가 접지 전극에서 서로 전자기적으로 간섭하는 것이 방지되며, 고주파 회로의 접지 전류간의 전자기 결합을 억제할 수 있다. 그 결과, 아이솔레이션 특성이 우수한 고주파 회로 장치 및 안테나 공용기를 얻을 수 있다.

바람직하게는, 서로 인접하는 고주파 회로 사이에 갭을 형성하고, 상기 고주파 회로를 구성하는 전자 부품을 회로 기판에 실장하고, 또한 상기 고주파 회로 사이에 형성된 슬릿의 위치에, 접지 전극 사이에 형성된 갭의 위치를 포갠다. 이에 따라서, 고주파 회로의 접지 전류간의 전자기 결합이 접지 전극에서 일어나는 것을 방지할 수 있을 뿐만 아니라, 고주파 회로를 구성하는 전자 부품이 서로 접촉하여 생기는, 접지 전극에서의 고주파 회로의 접지 전류간의 전자기 결합을 방지할 수 있다.

또한, 바람직하게는, 복수의 고주파 회로에 대응하여 실드 커버를 형성하고, 실드 커버를 대응하는 접지 전극에 각각 독립하여 전기적으로 접속한다. 이에 따라서, 접지 전극에서의 고주파 회로의 접지 전류간의 전자기 결합을 더욱 효과적으로 방지할 수 있다.

고주파 회로 장치를 실제로 휴대 전화 등의 전자 기기에 조립할 때, 고주파 회로 장치를 실장하는 인쇄 배선판의 접지 전극의 형상 및 크기에 따라서 접지가 불충분한 경우가 있다. 이 경우, 복수의 접지 전극의 소정의 부위를 전기적 접속부에 의해 전기적으로 도통시킴으로써, 충분한 접지를 달성할 수 있다.

본 발명을 바람직한 실시형태를 참조하여 구체적으로 설명하였으나, 본 기술분야의 전문가라면, 본 발명의 요지를 벗어나지 않는 한, 상기 변형 및 다른 변형이 가능하다는 것을 알 것이다.

Claims

단일의 회로 기판상에 배치된 복수의 고주파 회로; 및

상기 회로 기판상에서 서로 비도통인 상기 복수의 고주파 회로의 각각의 접지 전극;을 포함하는 것을 특징으로 하는 고주파 회로 장치.
단일의 회로 기판;

상기 회로 기판상에 배치된 복수의 고주파 회로; 및

상기 복수의 고주파 회로 각각에 대하여 상기 회로 기판에 형성된 접지 전극;을 포함하며,

상기 접지 전극이 슬릿을 형성하여 서로 이격되어 있는 것을 특징으로 하는 고주파 회로 장치.
제 2항에 있어서, 상기 접지 전극이 상기 회로 기판의 실장면상에 형성되어 있는 것을 특징으로 하는 고주파 회로 장치.
제 2항 또는 제 3항에 있어서, 상기 복수의 고주파 회로 중의 적어도 2개의 고주파 회로가 공용 입출력 단자를 가지며, 상기 공용 입출력 단자의 근방에 있는상기 적어도 2개의 고주파 회로의 각각의 접지 전극의 부위가 전기적 접속 수단에 의하여 서로 전기적으로 접속되는 것을 특징으로 하는 고주파 회로 장치.
제 2항에 있어서, 인접하는 고주파 회로 사이에 갭을 형성하여, 상기 복수의 고주파 회로를 구성하는 전자 부품을 상기 회로 기판상에 실장하며, 또한 상기 접지 전극 사이에 형성되는 슬릿의 위치를 상기 고주파 회로 사이에 형성되는 갭의 위치에 포개는 것을 특징으로 하는 고주파 회로 장치.
제 2항에 있어서, 상기 복수의 고주파 회로 각각에 대응하도록 형성되는 실드 커버를 더 포함하며, 상기 실드 커버는 상기 접지 전극에 각각 독립하여 접속되는 것을 특징으로 하는 고주파 회로 장치.
제 1항 또는 제 2항에 있어서, 상기 복수의 고주파 회로가 복수의 필터를 포함하는 것을 특징으로 하는 고주파 회로 장치.
제 7항에 있어서, 상기 복수의 필터 중의 적어도 하나가, 동축 유전체 공진기를 포함하는 것을 특징으로 하는 고주파 회로 장치.
제 7항에 있어서, 상기 복수의 필터 중의 적어도 하나가, 일체형 유전체 필터인 것을 특징으로 하는 고주파 회로 장치.
제 7항에 있어서, 상기 복수의 필터 중의 적어도 하나가, 전압 제어 가능한 리액턴스 소자를 갖는 주파수 가변형 필터인 것을 특징으로 하는 고주파 회로 장치.
제 7항 내지 제 10항 중의 어느 한 항에 기재된 고주파 회로 장치를 포함하는 안테나 공용기.
제 11항에 있어서, 상기 복수의 필터가 송신 필터 및 수신 필터를 포함하며, 상기 송신 필터가 대역 저지 필터이며, 상기 수신 필터가 대역 통과 필터인 것을 특징으로 하는 안테나 공용기.
제 1항 내지 제 10항 중의 어느 한 항에 기재된 고주파 회로 장치 및 제 11항 또는 제 12항에 기재된 안테나 공용기 중의 어느 하나를 포함하는 것을 특징으로 하는 통신기 장치.