KR20000060688A - 이중 캡핑막을 이용한 반도체 장치의 실리사이드막 형성 방법 - Google Patents
이중 캡핑막을 이용한 반도체 장치의 실리사이드막 형성 방법 Download PDFInfo
- Publication number
- KR20000060688A KR20000060688A KR1019990009224A KR19990009224A KR20000060688A KR 20000060688 A KR20000060688 A KR 20000060688A KR 1019990009224 A KR1019990009224 A KR 1019990009224A KR 19990009224 A KR19990009224 A KR 19990009224A KR 20000060688 A KR20000060688 A KR 20000060688A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- titanium
- silicide
- cobalt
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 62
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000010941 cobalt Substances 0.000 claims abstract description 51
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 51
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 51
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010936 titanium Substances 0.000 claims abstract description 35
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 35
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910001873 dinitrogen Inorganic materials 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 금속 실리사이드막 형성에 관한 것으로서, 이중의 캡핑막을 사용함으로써 코발트 실리사이드막의 균일도를 향상시킬 수 있다. 캡핑막으로 코발트막 상에 티타늄막 및 티타늄 질화막이 인시추(insitu)로 증착된다. 열처리들 통해 선택된 부분에서만 실리사이드화가 일어나 금속 실리사이드막이 균일하게 형성된다.
Description
본 발명은 실리사이드막 형성 방법에 관한 것으로서, 좀 더 구체적으로는 티타늄/티타늄 질화막의 이중 캡핑막을 이용한 금속 실리사이드막 형성 방법에 관한 것이다.
반도체 소자의 제조 기술이 점차 고집적화 되고 또한 빠른 속도가 요구되어짐에 따라 새로운 반도체 제조 기술이 활발히 연구되어 지고 있다. 최근에는 특히 빠른 소자 동작 속도를 위해서 트랜지스터가 턴온(turn on)될 때 전자의 이동 경로를 최소한으로 줄이는 것이 요구되어지는 데 이를 위해 게이트 폭을 줄이는 방법과 트랜지스터의 게이트와 배선과의 콘택 저항을 최소한으로 줄이는 방법이 사용되어 지고 있다.
한편, 최근에 게이트 사이의 접합부(junction)와 게이트를 금속으로 캡핑(capping)하여 빠른 전자의 이동과 콘택 저항을 줄이는 후자의 방법이 각광을 받고 있다. 이러한 공정을 살리사이드 공정(salicide process-실리사이드막을 자기정렬적 방법으로 형성하는 공정)이라고 한다.
살리사이드 공정은 선택적으로 소자의 게이트와 접합부를 캡핑 시키는 방법으로 티타늄, 코발트, 몰리브덴 등과 같은 금속을 증착한 후, 1 차 급속 열처리 공정(rapid thermal anneal:RTA)을 수행하여 선택적으로 노출된 실리콘과 상기 금속과의 반응을 통한 상변화(phase transition)를 이용하여 실리사이드화 시키고, 화학적 식각용액을 사용하여 실리사이드화 하지 않은 금속층을 선택적으로 제거한 다음 제 2 열처리 공정을 수행하여 신뢰성 있는 금속 실리사이드막을 형성한다.
살리사이드 공정에 사용되는 금속으로 코발트가 바람직하게 사용되는데, 이는 낮은 고유 저항(resitivity)과 얕은 접합부 형성과 낮은 온도에서의 공정이 가능하기 때문이다. 통상적으로 코발트를 증착할 때에는 게이트, 소스/드레인을 포함하는 트랜지스터 형성, 자연 산화막 제거를 위한 RF식각, 코발트 증착, 캡핑 티타늄 질화막을 인시추로 진행하는데, 캡핑 티타늄 질화막은 콜리메이터(collimator)를 사용하여 약 100Å정도의 적은 양을 증착하는 데, 증착 목적은 코발트가 살리사이드화 되는 속도 및 양을 완화시켜서 소스/드레인 영역 및 게이트 상부에 균일한 코발트 실리사이드가 형성될 수 있도록 도와주는 역할을 하는 것으로 알려져 있다. 즉, 실리사이드화 되는 양이 너무 많으면 접합부 영역에서 누설(leakage)을 유발할 수 있기 때문에 적당한 두께의 코발트 실리사이드막 형성을 조절한다.
최근 반도체 장치가 고집적화 됨에 따라 반도체 소자간 거리는 점점 작아지고 있으며, 반도체 집적회로 구성 요소의 하나인 트랜지스터는 얕은 접합을 필요로 한다. 동일한 칩내에서 지역에 따라 가지고 있는 마진이 달라서 생성되는 코발트 실리사이드의 양 및 균일도는 달라진다. 특히 마진이 없는 지역의 에지 부위에서는 살리사이드화가 잘 이루어지지 않는다. 이는 자연산화막을 제거하기 위한 RF 식각시 재스퍼터(resputter)된 산소 때문에 더욱더 실리사이드화가 잘 이루어지지 않는다.
따라서 실리사이드 마진이 작은 지역의 에지 부분에서 실리사이드화 반응을 향상시켜 균일한 금속 실리사이드막을 형성할 수 있는 새로운 방법이 필요로 된다.
본 발명은 상술한 바와 같은 견지에서 제안된 것으로서, 티타늄막/티타늄 질화막의 이중 캡핑막을 사용함으로써 자연산화막 식각시 리스퍼터된 산소를 티타늄막을 이용하여 환원시켜 실리사이드 마진이 작은 영역의 에지 부분에서 실리사이드화를 향상시키는 한편 티타늄 질화막을 이용하여 균일한 실리사이드막을 형성하는 방법을 제공함에 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 실리콘 기판 상에 형성된 트랜지스터를 개략적으로 나타내는 단면도;
도 2는 도 1에 후속 하는 공정단계로 트랜지스터 및 실리콘 기판 상에 코발트막이 형성된 실리콘 기판을 개략적으로 나타내는 단면도;
도 3은 도 2에 후속 하는 공정단계로 코발트막 상에 캡핑막으로 티타늄막/티타늄 질화막이 형성된 실리콘 기판을 개략적으로 나타내는 단면도;
도 4는 도3에 후속 하는 공정단계로 제 1 열처리가 수행되어 코발트 실리사이드막이 형성된 실리콘 기판을 개략적으로 나타내는 단면도;
도 5는 도 4에 후속 하는 공정단계로 황산 스트립 및 제 2 열처리가 수행되어 원하는 부분에만 안정적인 코발트 실리사이드막이 형성된 실리콘 기판을 개략적으로 나타내는 단면도; 그리고
도 6은 티타늄 질화막 캡핑에서 질소 가스 양에 따른 SIMS 프로파일을 개략적으로 나타내는 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명
100 : 반도체 기판 102 : 소자격리막
104 : 게이트 산화막 106 : 폴리실리콘 게이트
108 : 소스/드레인 영역 110 : 게이트 스페이서
112 : 코발트막 114 : 티타늄막
116 : 티타늄 질화막 118 : 코발트 실리사이드막(CoSi)
120 : 반응하지 않은 금속막 122 : 코발트 실리사이드막(CoSi2)
(구성)
본 발명의 실리사이드막 형성 방법에 의하면, 티타늄막 및 티타늄 질화막의 이중 캡핑막이 티타늄막 상에 형성되고 열처리를 통해 코발트 실리사이드막이 균일하게 형성한다. 티타늄막은 반응성이 매우 커 실리사이드 마진이 작은 지역의 에지 부분에서 자연 산화막 제거를 위한 RF 식각시 재스퍼터된 산소와 반응하여 산소를 재거함으로서 실리사이드화 반응을 향상시킨다. 한편, 티타늄 질화막은 코발트가 실리사이드화 되는 속도 및 양을 완화시켜 균일하게 코발트 실리사이드막이 형성되도록 한다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 코발트 실리사이드막 형성 방법은, 소스/드레인 및 게이트를 포함하는 트랜지스터가 형성된 실리콘 반도체 기판 상에 코발트막이 통상적인 스퍼터 방법으로 약 160Å정도 증착되고 캡핑막으로 티타늄막 및 티타늄 질화막이 인시추로 각각 약 50Å 100Å정도 증착된다. 텅스텐 실리사이드막 형성을 위한 제 1 열처리 공정이 수행되고, 실리콘 반도체 기판과 직접적으로 접촉하는 텅스텐막이 반응하여 실리사이드막이 형성된다. 화학적 습식 식각 용액이 사용되어 살리사이드화 반응에 기여하지 않은 텅스텐막, 티타늄막, 티타늄 질화막 등의 금속막이 선택적으로 제거된다. 안정적인 낮은 고유저항을 가지는 텅스텐 실리사이드를 형성하기 위해 제 2 열처리가 수행된다.
(작용)
본 발명의 실시예에 따른 티타늄/티타늄 질화막의 이중 캡핑막을 이용한 텅스텐 실리사이드막 형성 방법에 의하면, 티타늄막은 열처리 공정에서 코발트막 내부로 확산되어 노출된 실리콘 기판에 도달하여 RF 식각시 재스퍼터된 산소와 반응한다. 실리사이드 마진이 작은 부분 특히 에지 부분의 산소와 반응하여 이를 제거함으로서 실리사이드화를 향상시킨다. 티타늄 질화막은 코발트막을 캡핑하여 실리콘이 코발트막 상부로의 이동을 억제함으로서, 실리사이드화 반응의 양 및 속도를 완화하여 균일한 실리사이드막 형성을 가능하게 한다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다. 도 1 내지 도 5는 본 발명의 실시예에 따른 반도체 장치의 코발트 실리사이드 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다. 도 1은 이미 본 발명의 실시예에 따라 여러 공정 단계가 수행된 반도체 웨이퍼의 일부분을 개략적으로 나타내는 단면도이다. 먼저 반도체 웨이퍼가 준비된다. 반도체 웨이퍼는 통상적으로 실리콘으로 만들어진 웨이퍼를 사용한다. 실리콘 기판(100) 상에 소자분리영역(102)이 형성되어 활성영역을 다른 활성영역과 전기적으로 격리시킨다. 상기 소자분리영역(102)은 본 실시예에서는 국부적 실리콘 산화법(LOCal Oxidation of Silicon: LOCOS)에 의해 형성되었지만 다른 방법 예를 들면 트렌치 격리법등에 의해서도 형성이 가능하다. 도 1에서는 설명의 간략화를 위해 단지 하나의 활성영역이 도시되어져 있다. 게이트 산화막(104) 및 게이트 전극형성을 위한 도전막 예를 들면 폴리실리콘막(106)이 상기 활성영역 상에 형성된다. 사진.식각공정을 통해 상기 폴리실리콘막 및 게이트 산화막이 식각되어 게이트 패턴이 형성된다. 소스/드레인 영역(108)이 통상적인 이온주입 공정으로 형성된다. 다음 게이트 스페이서(110)가 상기 게이트 패턴의 측벽에 통상적인 방법으로 형성된다. 여기서 상기 소스/드레인 영역(108)은 상기 게이트 패턴 형성후 낮은 농도의 이온을 주입하고 나서 상기 게이트 스페이서(110) 형성 후에 높은 농도의 이온을 주입하여 완성될 수 있다(LDD 구조). 고집적 반도체 소자에서는 상기 소스/드레인 영역(108)이 얕기 때문에, 면저항(sheet resistance)을 낮추기 위해 실리사이드가 형성된다. 또한 소스/드레인 이온주입이 끝난 후 낮은 고유저항을 갖도록 상기 게이트에 대해서도 이온주입이 수행될 수 있다.
다음 공정은 금속 실리사이드 형성을 위한 초기 단계로서 먼저 실리콘 기판(100) 상에 형성된 자연산화막을 제거하는 공정이다. 자연산화막은 잘 알려진 바와 같이 실리사이드화를 억제한다. 자연산화막의 제거는 예를 들면 아르곤 가스를 이용한 RF 식각에 의한다.
다음 도 2를 참조하면 실리사이드막 형성에 사용되는 금속막 예를 들면 코발트막(112)이 상기 실리콘 기판(100) 전체에 증착된다. 본 실시예에 있어서는 약 160Å 정도로 통상적인 스퍼터링 법(sputtering technique)에 텅스텐을 타겟으로 하여 증착된다.
동일한 반응 챔버 내에서 상기 코발트막(112) 상에 본 발명의 특징중 하나인 캡핑막으로서 티타늄막/티타늄 질화막의 이중막이 도 3에 나타난 바와 같이 증착된다. 티타늄막(114)은 약 50Å 정도로 증착되고 티타늄 질화막(116)은 약 100Å 정도로 증착된다. 티타늄막(114)은 티타늄을 타겟으로 하여 아르곤 가스를 사용하여 증착하고, 티타늄 질화막(116)은 티타늄을 타겟으로 하여 아르곤 가스 및 질소 가스를 사용하여 증착한다. 여기서 질소 가스를 감소하여 통상적인 티타늄 질화막에 비해 티타늄이 풍부한 티타늄 리치 티타늄 질화막을 형성한다. 구체적으로 상기 아르곤 가스는 약 25sccm 이고 상기 질소 가스는 약 30sccm 이다.
도 4를 참조하면, 다음 공정으로 실리사이드막 형성을 위한 제 1 열처리 공정이 진행된다. 열처리 동안 상기 티타늄막(114)의 티타늄은 상기 코발트막(112) 내로 확산하여 상기 자연산화막 제거를 위한 RF 식각시 리스퍼터(resputter) 산소를 화원시켜 제거함으로써 실리사이드화 반응을 향상시킨다. 특히 반도체 소자의 고집적화에 따른 실리사이드 마진이 없는 부분의 에지 부분에서 주로 큰 효과를 나타낸다. 상기 티타늄 질화막은 실리사이드막의 과잉성장을 억제하여 접합부 영역에서의 누설을 방지하며 균일한 코발트 실리사이드막의 형성을 가능케 한다. 한편, 상기 코발트막(112)의 코발트는 열처리 동안 노출된 실리콘 기판의 실리콘과 반응하여 그 경계면에, 즉, 상기 소스/드레인 영역 및 게이트 상부에 코발트 실리사이드(CoSi, 118)막을 형성한다. 여기서 실리콘의 소비(consumption) 속도는 약 1:1, 즉, 생성되는 실리사이드의 두께가 소비된 실리콘의 깊이와 거의 동일하다. 그리고 코발트의 소비 속도는 약 3:1, 즉, 생성되는 실리사이드의 두께는 소비되는 코발트막 두께의 약 3배이다.
도 5를 참조하면, 실리사이드화 반응에 참여하지 않은(즉 소비되지 않은) 막들(120)인 코발트막, 티타늄막 그리고 티타늄 질화막이 선택적으로 식각 용액에 의해 제거된다. 식각 용액은 예를 들면 황산, 수산화 암모늄 등을 포함한다. 다음 제 2 열처리 공정이 수행되어 상기 코발트 실리사이드막(CoSi)을 안정적인, 낮은 고유저항을 가지는 코발트 실리사이드막(CoSi2, 122)이 형성된다.
후속 공정으로 도시되지 않았지만, 통상적인 방법으로 산화막이 상기 결과물 전체에 증착되고 사진 식각공정을 통해 콘택이 형성된다. 다음 배선공정이 진행된다.
상술한 바와 같이, 본 발명은 코발트막 상에 티타늄막/티타늄 질화막의 이중 캡핑막을 증착한다. 티타늄막은 특히 실리사이드 마진이 작은 부분에서의 산소를 제거하여 실리사이드 반응을 향상시키며, 티타늄 질화막은 실리사이드의 과잉 성장을 억제한다.
실리사이드화 되는 양이 많으면 접합부 지역의 누설을 야기할 수 있으므로 적당한 두께의 실리사이드막 형성이 필요한데 이를 위해 적당한 실리사이드막이 형성될 수 있는 조건을 확보하는 것이 중요하다.
이를 알아보기 위해 배어 웨이퍼(bare wafer)에 코발트를 증착한 후 티타늄 질화막 증착 조건을 달리하여 상술한 방법으로 코발트 실리사이드막을 형성 한 후 티타늄의 깊이 프로파일(depth profile)을 SIMS분석을 통해 확인해 보았다. 분석 결과가 도 6에 나타나 있다. 도 6을 참조하면 실험의 모든 조건에서 티타늄이 코발트 내부로 확산되어 들어가는 것을 확인할 수 있으며, 질소 가스가 30sccm 이상에서는 크게 유의차가 없음을 알 수 있다.
또한 티타늄 질화막 증착시 질소 가스의 양에 따른 고유저항과 균일도를 평가한 데이터가 아래의 표 1에 나타나 있다.
표 1
| no | 캡핑막 스플릿(Ar:N2) | Co증착 | 제1열처리 | 황상 스트립 | 제2열처리 |
| 1 | TiN 100(25:0) | 7.18(3.5%) | 29.4(2.895) | 78.3(2.45%) | 3.59(3.08%) |
| 2 | TiN 100(25:10) | 8.18(3.87%) | 33(1.65%) | 82.6(1.65%) | 4(2.53%) |
| 3 | TiN 100(25:30) | 9.5(3.75%) | 48.1(1.9%) | 72.1(2.17%) | 3.14(2.29%) |
| 4 | TiN 100(25:50) | 10.7(4.51%) | 53.7(2.55%) | 75.3(2.21%) | 3.26(2.59) |
| 5 | TiN 100(25:85) | 11.43(5.1%) | 57.3(3.05%) | 76.6(2.27%) | 3.33(2.88%) |
| 6 | TiN 100(25:85) | 11.51(3.7%) | 59.9(1.95) | 76.2(1.85) | 3.2(2.46) |
표 1에 나타난 바와 같이 티타늄 질화막 증착시 질소 가스를 약 30sccm으로 하면 제 2 열처리 후 생성되는 실리사이드막의 고유저항이 가장 낮고 균일도가 가장 우수함을 알 수 있다.
이상의 실험 결과를 종합해 보면, 종래의 티타늄 질화막 증착 조건(DCS, 질소 가스 85sccm)에서 티타늄/티타늄 질화막으로 두 단계 캡핑막 조건으로 변경할 경우 마진이 없는 지역에서 균일한 코발트 실리사이드막을 형성할 수 있음을 알 수 있다.
본발명에 의한 실리사이드 형성 방법에의하면, 이중의 캡핑막을 사용함으로써 코발트 실리사이드막의 균일도를 향상시킬 수 있으며 낮은 저항의 실리사이드막을 형성할 수 있는 효과가 있다.
Claims (3)
- 반도체 장치의 코발트 실리사이드 형성 방법에 있어서,실리콘 반도체 기판 상에 코발트막을 형성하는 단계와;상기 코발트막 상에 티타늄막 및 티타늄 질화막을 차례로 증착하는 단계와; 그리고노출된 상기 실리콘 반도체 기판 상에 코발트 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 코발트 실리사이드 형성 방법.
- 제 1 항에 있어서,상기 티타늄막 및 상기 티타늄 질화막이 인시추로 증착하는 것을 특징으로 하는 반도체 장치의 코발트 실리사이드 형성 방법.
- 제 1 또는 2 항에 있어서,상기 티타늄 질화막은 티타늄 구성 성분이 질화막보다 상대적으로 많은 티타늄 풍부 티타늄 질화막인 것을 특징으로 하는 반도체 장치의 코발트 실리사이드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009224A KR100578119B1 (ko) | 1999-03-18 | 1999-03-18 | 이중 캡핑막을 이용한 반도체 장치의 실리사이드막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009224A KR100578119B1 (ko) | 1999-03-18 | 1999-03-18 | 이중 캡핑막을 이용한 반도체 장치의 실리사이드막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000060688A true KR20000060688A (ko) | 2000-10-16 |
| KR100578119B1 KR100578119B1 (ko) | 2006-05-10 |
Family
ID=19576965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990009224A KR100578119B1 (ko) | 1999-03-18 | 1999-03-18 | 이중 캡핑막을 이용한 반도체 장치의 실리사이드막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100578119B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100881502B1 (ko) * | 2006-12-27 | 2009-02-05 | 동부일렉트로닉스 주식회사 | 이중막 구조의 캡핑층을 이용한 샐리사이드 형성 방법 |
-
1999
- 1999-03-18 KR KR1019990009224A patent/KR100578119B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100881502B1 (ko) * | 2006-12-27 | 2009-02-05 | 동부일렉트로닉스 주식회사 | 이중막 구조의 캡핑층을 이용한 샐리사이드 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100578119B1 (ko) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| JP4142753B2 (ja) | スパッタターゲット、スパッタ装置、半導体装置およびその製造方法 | |
| US6451693B1 (en) | Double silicide formation in polysicon gate without silicide in source/drain extensions | |
| KR20050116433A (ko) | 반도체 소자의 제조방법 | |
| US6620718B1 (en) | Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device | |
| US5858849A (en) | Method of manufacturing self-aligned silicide | |
| US8294220B2 (en) | Method for forming silicide contacts | |
| KR100350600B1 (ko) | 반도체 장치의 제조 방법 | |
| US7217657B2 (en) | Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device | |
| US6368949B1 (en) | Post-spacer etch surface treatment for improved silicide formation | |
| US20020137268A1 (en) | Method of forming silicide contacts and device incorporation same | |
| US6171919B1 (en) | MOS Transistor formation process including post-spacer etch surface treatment for improved silicide formation | |
| US6204136B1 (en) | Post-spacer etch surface treatment for improved silicide formation | |
| KR100578119B1 (ko) | 이중 캡핑막을 이용한 반도체 장치의 실리사이드막 형성 방법 | |
| US6773978B1 (en) | Methods for improved metal gate fabrication | |
| US6767777B2 (en) | Method for manufacturing and structure for transistors with reduced gate to contact spacing including etching to thin the spacers | |
| KR100562710B1 (ko) | 반도체 장치의 제조 방법 | |
| US6727165B1 (en) | Fabrication of metal contacts for deep-submicron technologies | |
| KR20030001038A (ko) | 반도체 소자의 실리사이드막 제조 방법 | |
| KR100513803B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100190060B1 (ko) | 실리사이드 형성 방법 | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| JP2007134705A (ja) | 半導体素子及びその製造方法 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| JP2004140374A (ja) | コバルトシリサイド形成方法及びこれを用いた半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |