KR20000047911A - 전자 디바이스의 제조 방법 - Google Patents

전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20000047911A
KR20000047911A KR1019990054827A KR19990054827A KR20000047911A KR 20000047911 A KR20000047911 A KR 20000047911A KR 1019990054827 A KR1019990054827 A KR 1019990054827A KR 19990054827 A KR19990054827 A KR 19990054827A KR 20000047911 A KR20000047911 A KR 20000047911A
Authority
KR
South Korea
Prior art keywords
organic acid
composition
gap
less
treatment
Prior art date
Application number
KR1019990054827A
Other languages
English (en)
Inventor
에스포시토크리스토퍼피.
고바야시다카히로
곤도마사키
베이스마틴더블유.
Original Assignee
마티네즈 길러모
쉬플리 캄파니, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마티네즈 길러모, 쉬플리 캄파니, 엘.엘.씨. filed Critical 마티네즈 길러모
Publication of KR20000047911A publication Critical patent/KR20000047911A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate

Abstract

본 발명은 전자 패키징 디바이스, 특히 인쇄회로판을 제조하는 신규 방법에 관한 것이다. 본 발명의 방법은 선행기술의 방법에 의해 생산되는 것 보다 실질적으로 튼튼하고 신뢰성이 있는 인쇄회로판 및 다른 디바이스를 생산할 수 있는 pH 감소 팽창제와 에칭액 처리의 이용을 포함한다.

Description

전자 디바이스의 제조 방법{Methods for manufacture of electronic devices}
본 발명은 전자 디바이스, 특히 인쇄회로판 및 다른 패키징(packaging) 디바이스를 제조하는 신규 방법에 관한 것이다. 본 발명의 방법은 선행 기술의 방법에 의해 제조된 디바이스 보다 실질적으로 튼튼하고 신뢰성이 있는 인쇄회로판 및 다른 디바이스를 제조하는 팽창제(sweller) 및 에칭액(etch) 처리를 포함한다.
이중면 및 다층 인쇄회로판은 다양한 응용예를 위해 사용되며 중량과 스페이스(space)의 보존에 대해 주목할 만한 장점을 제공한다. 다층판은 두 개 이상의 회로층으로 구성되며, 각 회로층은 하나 이상의 유전물질층에 의해 서로 분리되어 있으며, 일반적으로 수지/프리프레그(prepreg) 복합체이다. 회로층은 구리 피복 (clad) 적층체로부터 형성된다. 그후 본 기술에 잘 알려진 기술, 예를들어 인쇄 및 에칭에 의해 구리층상에 인쇄 회로를 형성하여 회로 선(traces)을 정의하고 생성한다. 본 발명에서 지칭한, "다층 인쇄회로판"이란 이중면 판 및 두 개 이상의 회로 층을 가진 판 모두를 포함한다.
다층판을 조립하기 위한 종래의 방법 하나는 다층판 표면 위에 배열된 회로 패턴을 가진 분리된 내부층의 조립을 포함한다. 구리 피복 내부층 물질의 구리 표면 위에 감광성 물질을 코팅하고, 이미지화하고, 현상한 다음 에칭하여 감광성 코팅에 의해 보호된 구리 피복재에 컨덕터(conductore) 패턴을 형성한다. 에칭한 후, 감광성 코팅을 구리로부터 벗겨내어 기저 물질의 표면상에 회로 패턴을 남겨둔다. 내부층 형성에 이어서, 유전 프리프레그(부분적으로 경화된 물질, 전형적으로 B-단계 에폭시 수지가 함침된 유리섬유직물(glass cloth)를 함유한 층)에 의해 전형적으로 서로 분리된, 내부층, 접지면층, 파워(power)면층, 등의 레이 업(lay up)을 제조함으로써 다층 스택(stack)을 형성한다. 스택을 적층시켜 B-단계 수지를 완전히 경화시킨다.
상호연결구 또는 관통공, 매몰된 바이어스(vias) 및 폐쇄 홀(bland hole) 상호연결구(일반적으로, "틈"(aperture))가 다층판내에서 회로층을 전기적으로 상호접속하는데 사용된다. 매몰된 바이어스는 내부층의 두 측면을 연결하는 홀을 통해 도금된다. 폐쇄 바이어스는 전형적으로 스택의 일 표면을 통과하며 스택을 관통하고 스택내에 정지된다. 상호연결구의 형태에 관계없이, 홀은 일반적으로 스택을 통해 적합한 위치에서 천공되고, 도금 촉매와 접촉에 의해 촉매작용이 있고 금속화하여 층 사이의 전기 접속을 제공한다. 이러한 제조 방법은 천공판 방법에서 원래 있는, 드릴 마모, 얼룩 및 홀 크기 제한과 같은 몇가지 주목할 만한 문제점을 제기할 수 있다.
이러한 천공판 문제점을 피할 수 있는 다층 회로판 제작에 대해 보다 최근의 방법은 미세 선 해상도와 회로 사이의 상호 접속을 얻도록 도금 기술과 이미지화 또는 유전 물질의 레이저 제거를 이용한 판층의 순차적 형성을 포함한다. 이러한 제조 방법은 미국 특허 제 4,902,610 호에 기술되어 있다.
회로판과 다른 전자 패키징 디바이스의 제조에 있어서, 관통공 및 다른 틈의 금속 도금전에 이들의 표면 거칠기 및 수지 얼룩제거를 수행하여 전기 상호접속을 제공한다. 이러한 거칠기 및 얼룩제거 화학적 처리는 틈 표면상에 침착된 금속의 결합 강도와 전기적 성능을 증가시킨다. 화학적 처리는 또한 이를테면 판내부층으로부터 수지 얼룩을 제거하여, 금속-위-금속 결합을 증가시킨다. 본 발명에서 수지 얼룩은 드릴링(drilling), 사진평판(photolithography)으로부터 불완전한 현상, 레이저 제거로부터 잔류물, 등에서 발생될 수 있는, 회로판 또는 다른 디바이스의 구리 또는 내부층상의 잔류 수지를 포함하는 것으로 인정된다. 거칠기 및 얼룩제거 처리는 때로 "팽창과 에칭" 화학 또는 처리로서 지칭한다. 팽창제 배합물은 회로판 또는 다른 디바이스의 수지로 침투하여 연화시킨다. 이어서 도포된 수지 에칭액이 산화되고 일부 경우에 폴리머를 용해시킬 수 있다.
본 발명자들은 선행기술의 방법에 의해 제조된 디바이스 보다 실질적으로 튼튼하고 신뢰성이 있는 인쇄회로판과 다른 전자 패키징 디바이스를 제조하는 새로운 방법을 알아냈다.
보다 구체적으로, 본 발명의 제 1 일예에서, 팽창제 및/또는 에칭제 화학을 이용하는 본 발명의 방법은 선행기술의 시스템에 비해 pH를 감소시킨다(즉 염기성이 적음). 전자 디바이스 기판의 수지 틈벽을 도금전에 이러한 조성물과 접촉시킨다. 일반적으로 적어도 하나의 팽창제 및 에칭액 배합물의 pH(25℃에서 측정)가 13 이하, 보다 바람직하게는 약 12 이하, 더욱 바람직하게는 약 11, 10, 9, 8 이하, 또는 심지어 실질적으로 중성인 것이 바람직하다. 바람직하게는, 팽창제 및 에칭액 조성물 모두는 이러한 감소된 pH를 가지고 있다. 놀랍게도 이러한 알칼리성이 적은 화학제를 사용하면 선행기술의 방법에 의해 제조된 디바이스 보다 튼튼하고 신뢰성이 있는 디바이스를 제조할 수 있다는 사실을 알아냈다.
이론에 매이지는 않지만, 본 발명의 pH가 감소된 팽창제 및 에칭액 처리는 가공된 전자 패키징 디바이스상에 또는 이 디바이스내에 남아 있는 이온성 종류(특히 Na+, K+, 등과 같은 양이온성 종류)의 농도가 감소된다고 믿어진다. 또한 인쇄회로판 및 패키징 디바이스 제조에서 이온성 오염은 이동 전류, 유전체 파괴, 감도 감소, 단속 및 기포로서의 문제점을 비롯한, 성능상 중요한 문제점을 유발할 수 있다(참조, 예를들어 하기 실시예에 제시된 비교 결과).
본 발명의 다른 일예에서, 회로판 또는 다른 디바이스를 수지 에칭 단계 후에 유기산으로 처리한다. 본 발명자들은 이러한 에칭후 유기산 처리가 또한 선행기술의 방법에 의해 제조된 디바이스 보다 튼튼하고 신뢰성이 있는 디바이스를 제조할 수 있다는 사실을 알아냈다.
이론에 매이지는 않지만, 유기산은 예를들어 틈벽의 유전층 수지로 침투하고 처리전에 전반적으로 침착될 수 있는 이온 종류를 제거함으로써 처리된 디바이스상에 존재한 이온 농도를 감소시킨다고 믿어진다. 상기에 논의한 바와 같이, 인쇄회로판과 다른 전자 디바이스 제작에서 이온 오염은 성능상 중요한 문제를 유발할 수 있다고 믿어진다.
또한 본 발명자들은 본 발명의 팽창제 및 에칭액 조성물과 방법은 회로판과 다른 디바이스에 있는 소직경 틈을 효과적으로 처리할 수 있다는 사실을 알아냈다. 현재 개선된 제품은 때로 매우 적은 직경의 관통공 및 다른 틈, 예를들어 직경이 0.5 mm 미만인 틈, 및 심지어 0.4 mm, 0.3 mm 또는 0.2 mm 정도의 직경이 적은 틈, 또는 0.1 mm 이하, 예를들어 약 0.05 mm의 직경과 같은 더욱 적은 치수의 틈을 가지고 있다. 선행기술의 처리 시스템은 이러한 소직경 선폭(features)을 효과적으로 처리하지 못하며, 이상적이지 못한 선폭의 도금 및 이어서 완성된 디바이스의 열악한 전기 성능을 초래한다. 본 발명의 바람직한 팽창제와 에칭액 조성물은 표면장력이 약 60 dynes/cm 이하, 보다 바람직하게는 약 50 dynes/cm 이하, 더욱 바람직하게는 약 40 dynes/cm 이하이다. 전형적으로 본 발명의 바람직한 팽창체 및 에칭액 조성물은 약 30 내지 40 또는 50 dynes/cm의 표면장력을 나타낸다.
또한 놀랍게도 본 발명의 팽창제 및/또는 에칭액 조성물을 사용하면 이전의 pH가 높은 조성물로 달성된 에칭 속도에 비해 수지 에칭 속도를 증가시킬 수 있다는 사실을 알아냈다.
본 발명에서, 디바이스 기판의 "틈"이란 도금되는 다양한 개구부, 이를테면 인쇄회로판의 천공되거나, 포토이미지화되거나 레이저 천공된 관통공, 천공되거나, 포토이미지화되거나 레이저 천공된 매몰된 바이어스, 폐쇄 홀 상호연결구, 등을 뜻하나, 이들에 한정되지 않는다. 추가로, 본 발명에서 조성물의 pH 치에 대한 의미는 25℃에서 특정 조성물로서 측정된 pH 치를 나타낸다.
본 발명의 다른 일예는 하기에 논의한다.
도 1은 본 발명의 바람직한 방법을 개략적으로 도시한 도면.
상기에 논의한 바와 같이, 본 발명의 제 1 일예에서, 팽창제 및 에칭액 조성물을 사용하며 여기서 이들 조성물 중 적어도 하나는 선행기술의 팽창제 및 에칭액 시스템에 비해 pH가 감소되어 있다. 전형적으로 본 발명의 팽창제 및/또는 에칭엑 조성물은 pH가 약 13 이하이며, NaOH 또는 KOH와 같은 첨가된 수산화물 성분이 적어도 실질적으로, 반드시 또는 완전히 없다. 본 발명에서 "첨가된" 수산화물 성분은 팽창제 또는 에칭액 조성물에서 현장에서 형성될 수 있는 수산화물 종류라기 보다는, 팽창제 또는 에칭제 조성물에 고의로 첨가되는 NaOH 또는 KOH와 같은 수산화물원을 뜻한다.
본 발명의 다른 일예에서, 회로판 또는 다른 전자 디바이스를 수지 에칭 단계 후에 유기산으로 처리한다. 이러한 이온 제거를 위한 바람직한 유기산은 분자량이 비교적 낮아서 유전층으로 산의 침투를 용이하게 한다. 예를들어, 바람직한 산은 분자량이 약 500 이하, 보다 바람직하게는 약 300 이하, 더욱 바람직하게는 약 200 이하, 심지어 더 바람직하게는 분자량이 약 30에서 약 150 내지 200인 산을 포함한다. 약 80 또는 85 내지 약 150 또는 200의 분자량이 특히 바람직하다.
일반적으로 바람직한 유기산은 탄소원자수가 2 내지 약 20 개이며, 보다 바람직하게는 탄소원자수가 2 내지 약 10 또는 12 개이다. 하나 이상의 카복실(즉 -COOH) 그룹을 가지는 산이 일반적으로 바람직하다. 바람직한 유기산은 또한 하나 이상의 히드록시 그룹을 함유할 수 있다. 술폰산(-SO3) 그룹을 포함하는 유기산이 약간 바람직하지 않다. 특히 바람직한 산은 예를들어 프로판산, 락트산 및 아세트산을 포함하며, 적합하게는 글리콜산과 조합하여 사용된다.
또한 기판을 비교적 농축된 양의 유기산으로 처리하는 것이 바람직하다. 예를들어, 유기산 적어도 약 5 중량%, 보다 바람직하게는 유기산 적어도 약 10 중량%, 더욱 바람직하게는 유기산 적어도 약 15, 20, 25, 30 또는 40 중량%를 함유하는 배합물로서 기판을 처리하는 것이 바람직하다. 이러한 농도로 유기산을 함유하는 수성 배합물이 일반적으로 바람직하다.
전형적인 공정에서, 회로판 또는 다른 전자 디바이스의 기판을 팽창과 에칭 처리한 다음 유기산 수용액으로 처리한다. 바람직하게는 회로판 또는 다른 디바이스의 기판을 산 수용액에 함침시킨다. 적합한 함침 체류 시간은 예를들어 0.5 또는 1 분 내지 5 분 이상, 또는 심지어 10 분 이상으로 달라질 수 있다. 적합한 체류 시간은 산성 용액을 처리된 기판의 수지 층으로 침투시키는데에 따라 달라질 수 있으며, 바람직한 체류 시간은 특정 기판에 대해 실험적으로 쉽게 측정될 수 있다. 산 수용액을 상승 온도에서, 예를들어 적어도 약 30℃, 보다 바람직하게는 적어도 약 40℃에서 사용할 수 있다. 약 45℃의 용액 온도가 특히 바람직하다. 락트산 수용액은 30 중량%의 락트산 수용액으로서 특히 바람직하다는 것을 알아냈다.
본 발명의 유기산 처리는 에칭후 중화 단계 전에 또는 이 단계 후에 일어날 수 있거나, 에칭후 중화 단계와 결합할 수 있다. 바람직하게는, 유기산 처리를 중화 단계와 결합한다. 에칭후 중화 단계는 전형적으로 황산과 같은 강산으로 처리하여 이전의 에칭 단계에서 디바이스상에 존재한 망간 종류를 감소시키고 제거하는 것을 포함한다. 바람직하게는 상기에 논의된 비교적 높은 농도로 존재한 유기산을 이러한 강산과 배합할 수 있다.
본 발명의 바람직한 공정을 도시한 도면 도 1에 관련하여, 단계 1에서, 기판(10)을 구비하며, 이 기판은 적합하게는 구리 호일 또는 구리 피복 기판, 예를들어, 수지-프리프레그 층(14)를 싸고 있는 외부 구리 층(12a 및 12b)이 있는 이중면 인쇄회로기판일 수 있다. 도 1은 인쇄회로기판의 처리를 도시하고 있지만, 광범위한 다른 전자 디바이스 기판이 본 발명에 따라 처리될 수 있다는 사실이 이해된다. 예를들어, "MID" 기판, 즉 성형된 상호연결 디바이스 기판은 본 발명에 따라 본 발명에서 인쇄회로판의 처리를 위해 설명한 동일한 방식으로 처리될 수 있다. 컴퓨터 하우징을 위해 사용될 수 있는 전자 차단 디바이스 또는 다른 전자 디바이스가 또한 본 발명에 따라 처리될 수 있다. 본 발명의 처리 방법 및 조성물은 또한 KGD 마이크로일렉트로닉(microelectric) 웨이퍼 시험기 조립에 사용될 수 있으며 전자 디바이스용 탭 톱(tab tops)을 조립하는데 사용될 수 있다. 본 발명의 처리 방법 및 조성물은 또한 낮은 유전체 웨이퍼 제조와 웨이퍼 수준 CSP(칩 스케일 패키지)에 사용될 수 있다. 일반적으로, 본 발명의 방법과 조성물은 플라스틱 응용예에 광범위한 도금을 위해 사용될 수 있으며, 전자 디바이스 제작에 특히 유용하다.
단계 2에서, 회로 기판(10)의 절단도를 도시하고 있으며, 여기서 관통공(16)이 층(12a 및 12b) 사이에 구성되어 그 사이의 전기 상호접속을 가능하게 한다. 관통공은 기판 층을 통해 직접 드릴링에 의해, 또는 연속 다층판 제조 방법으로 관통공을 포토이미지화 또는 레이저 이미지화에 의해 생성될 수 있다(참조, 이러한 관통공 구성의 논의에 대해, 미국특허 제 4,902,610 호; C. Coombs, Printed Circuits Handbook (3rded. McGraw-Hill); 및 T. Kiko, Printed Circuit Board Basics(1sted. PMS Indus.)).
관통공(16)의 벽을 도금하기 전에 이들 관통공(16)의 표면을 본 발명의 조성물로 처리한다.
따라서, 본 발명의 제 1 일예에서, 관통공(16) 또는 다른 틈이 형성된 후, 이들 틈의 노광된 수지(유전체) 벽을 상기에 논의한 바와 같이 pH가 감소된 본 발명의 팽창제 및 에칭액으로 처리한다.
상기에 논의한 바와 같이, 본 발명의 바람직한 팽창제 용액은 pH(25℃에서 측정)가 13 이하, 보다 바람직하게는 약 12 이하, 더욱 바람직하게는 약 11, 10, 9, 8 이하, 또는 더욱 실질적으로 중성이거나, 심지어 산성, 예를들어 약 6 이하의 pH, 또는 심지어 약 4, 3, 2 이하의 pH를 가진다.
본 발명의 적합한 팽창제 조성물은 수성 배합물일 수 있거나, 극성 유기 용매 배합물일 수 있거나, 물 및 바람직하게는 수혼화성이 있는 극성 유기 용매의 조합물인 용액일 수 있다. 일반적으로 배합물내에 유기 용매를 포함하여 유기 유전층의 처리를 용이하게 하는 것이 바람직하다. 팽창제 조성물에 사용하기 위한 적합한 유기 용매는 바람직하게는 수혼화성이 있으며 예를들어 에테르, 알코올, 아미드, 등을 포함하며, 이를테면 글리콜, 예를들어 디에틸렌 글리콜; 부틸 에테르와 같은 에테르; N-메틸 피롤리디논과 같은 이극성 비양자성 용매; 등이다. 팽창제 용액은 임의로 염기 성분을 함유할 수 있다. 알칼리 성분이 팽창제 조성물에 포함되면, 바람직하게는 상기에 언급한 바와 같이 바람직한 pH에서 조성물을 유지하는 비교적 약한 염기이다. 예를들어, 팽창제 조성물에 사용하기 위한 적합한 염기는 예를들어 Na2CO3또는 NaHCO3와 같은 카보네이트; 유기 아민 예를들어 트리에탄올아민 및 모노에탄올아민과 같은 유기 염기; 수산화테트라메틸암모늄과 같은 치환된 암모늄 화합물; 등을 포함한다. 추가로, 덜 바람직하지만, 팽창제 조성물은 보다 강한 염기(예를들어 KOH 또는 NaOH)를 함유할 수 있으며 단 에칭액 조성물은 감소된 pH로 존재한다.
적합하게는 인쇄회로판 또는 다른 기판은 본 발명의 팽창제 조성물로 바람직하게는 팽창제 조성물의 교반과 함께, 함침에 의해 처리된다. 팽창제 조성물은 적합하게는 상승 온도, 예를들어 적어도 약 40℃, 50℃ 또는 60℃, 보다 전형적으로는 약 70℃ 또는 그 이상에서 사용된다. 팽창제 조성물내에서 기판의 체류 시간은 예를들어 1 분 이상에서 3, 4, 5, 6, 7, 8, 9 또는 10 분 이상으로 달라질 수 있다. 본 발명의 바람직한 팽창제 조성물과 조성물의 바람직한 사용 조건에 대해 다음 실시예 1을 참조한다.
팽창제 처리 후에, 인쇄회로기판(10) 또는 다른 전자 디바이스 기판을 본 발명의 에칭액으로 처리하여 관통공 형성 중에 발생될 수 있는 수지 얼룩을 제거하고, 후속 도금을 위한 관통공(16)과 다른 틈을 다르게 조절한다.
본 발명의 바람직한 에칭액은 pH(25℃에서 측정)가 13 이하, 보다 바람직하게는 약 12 이하, 더욱 바람직하게는 약 11, 10, 9, 8 이하가거나, 심지어 실질적으로 중성이거나, 심지어 산성, 예를들어 약 6 이하의 pH, 또는 심지어 약 4, 3, 2 이하의 pH를 가진 과망간산염 수용액이다.
에칭액은 전형적으로 과망간산 나트륨 또는 과망간산 칼륨과 같은 과망간산염을 약 5 내지 20 중량% 이상 함유하는 수용액이다. 과망간산염이 10 중량%인 수용액이 일반적으로 바람직하다. 에칭액은 비교적 약한 알칼리 성분을 함유한다. 본 발명의 에칭액 조성물에 사용되는 적합한 염기는 예를들어 Na2CO3또는 NaHCO3와 같은 탄산염; 메타실리케이트, 특히 나트륨 메타실리케이트; 인산나트륨과 같은 인산염; 등을 포함한다.
적합하게는 인쇄회로판 또는 다른 기판은 본 발명의 에칭액 조성물로서 바람직하게는 에칭액 조성물의 교반과 함께, 함침에 의해 처리된다. 에칭액 조성물은 적합하게는 상승 온도에서, 예를들어 적어도 약 50℃ 또는 60℃, 보다 전형적으로는 약 70℃ 이상에서 존재한다. 에칭액 조성물내에서 기판의 체류 시간은 예를들어 1 분 이상의 함침에서 3, 4, 5, 6, 7, 8, 9 또는 10 분 또는 그 이상으로 달라질 수 있다. 본 발명의 바람직한 에칭액 조성물과 조성물의 바람직한 사용 조건에 대해 다음 실시예 1을 참조한다.
본 발명의 팽창제 및 에칭액 조성물 중 적어도 하나, 및 바람직하게는 두가지 모두가 적어도 실질적으로 NaOH 또는 KOH와 같은 첨가된 수산화물 성분이 없다. 보다 구체적으로는, 팽창제 및/또는 에칭액은 전형적으로 0.5 N 또는 0.01 N 미만인 첨가된 수산화물 농도를 가지고 있다. 보다 바람직하게는, 팽창제 및/또는 에칭액 조성물은 적어도 반드시 첨가된 수산화물 성분이 없으며, 0.01 N 또는 0.001 N 미만의 첨가된 수산화물 성분 농도를 가진다. 본 발명의 팽창제 및/또는 에칭액이 첨가된 수산화물 성분이 전혀 없는 것이 특히 바람직하다.
본 발명의 제 2 일예에서, 종래의 화학제에 의해 에칭 처리하든지 팽창제 및 에칭액에 의해 에칭 처리하여 에칭 처리를 완료하고 본 발명의 제 1 일예에 따라 처리한 후, 기판(10)을 산성 수용액으로 처리하여 상기에 논의한 바와 같이 이전 처리 중에서 기판상에 그리고 기판내에 침착된 이온(특히 양이온)을 걸러내거나 달리 제거한다. 이러한 산성 처리 후에, 바람직하게는 기판(10)을 물로, 바람직하게는 45℃의 물과 같은 온수로 린스한다.
바람직하게는 각 처리 단계(즉 팽창제 처리, 에칭액 처리, 등) 후에, 기판을 함침 또는 분무 적용에 의해 물로서, 전형적으로는 가열된 물, 예를들어 약 40℃ 또는 45℃ 또는 그 이상의 물로 린스한다.
추가 처리 단계는 또한 팽창제 및 에칭액 처리 단계와 조합하여 이용될 수 있다. 예를들어, 에칭액 조성물로 처리한 후, 전자 디바이스 기판을 황산 및 하나 이상의 다른 산의 수용액과 같은 중화제 조성물로 처리할 수 있다.
상기에 논의한 바와 같이, 본 발명의 유기산 처리를 중화제로서 처리 단계 전 또는 후에 수행할 수 있으며, 바람직하게는 중화 단계와 같이 수행한다. 또한 중화제 및 유기산 처리를 단일 단계로 수행할 수 있으며, 여기서 유기산을 중화제 배합물에 첨가하며, 이것은 일반적으로 처리 단계의 전체 수를 줄이기 위해 바람직하다.
기판을 도금 전에 표면 세정 조성물, 예를들어 수산화테트라알킬암모늄 용액, 예를들어 0.36 N 수산화테트라메틸암모늄 수용액, 수산화나트륨 수용액, 트리에탄올아민, 등과 같은 알칼리 수용액으로 처리할 수 있다. 에칭액 처리 후 어떠한 단계에서 이러한 표면 세정 처리하는 것이 적합하며, 바람직하게는 중화 단계 후에 수행할 수 있다.
단계 3에서, 이러한 처리 후에, 관통공과 디바이스 평면을 공지 방법으로 금속화하여 회로층(12a 및 12b) 사이의 전기 상호접속을 제공한다. 전형적인 과정은 틈 벽상에 제 1 무전해(elecrtoless) 구리 침착물을 구비하고 이어서 무전해 층 위해 전해 구리 침착물을 구비하여 최초 무전해 층을 증강한다. 구리층은 또한 유전체 관통공 벽상에 바로 전해 침착될 수 있다. 적합한 구리 도금 제품, 및 다른 금속 도금 제품은 매사추세츠 말보로 소재 쉬플리 캄파니(Shipley Company)에서 상용할 수 있다(참조, 전자 디바이스의 틈 도금과 다른 인쇄회로판 제작 방법에 대한 논의에 대해, 또한 상기에 인용한 Printed Circuits Handbook and Printed Circuit Board Basics). 다음 실시예는 또한 바람직한 도금 프로토콜을 기술한다.
상기에 논의한 바와 같이, 본 발명의 방법에 의해 제조된 전자 디바이스는 선행기술의 도금전 조절 방법을 이용하여 제조된 비교 디바이스 보다 실질적으로 튼튼하고 신뢰성이 있다. 예를들어, 표준 압력솥(pressure cooker) 처리에서, 관통공 도금 전에 본 발명의 팽창제 및 에칭액 조성물 및/또는 본 발명의 후기-에칭액 유기산 처리로서 처리되는 다층 인쇄회로판은 전형적으로 표준 압력솥 처리 전후에 측정된 저항에서 크기 약 2 차수 이하의 하강, 보다 전형적으로는 표준 압력솥 처리전후에 측정된 저항에서 크기 약 1 차수 이하의 하강, 바람직하게는 표준 압력솥 처리 전후에 측정된 저항에서 크기 약 1/2 차수 이하의 하강을 나타낸다. 본 발명에서 언급된, "표준 압력솥 처리"란 디바이스를 압력솥에서 121℃에 100% 상대습도에서 48 시간의 조건에 노출하기 전 및 후에 처리된 디바이스의 1 cm 패드(pad) 사이의 저항을 측정하는 것을 뜻한다. 표준 압력솥 처리에 대한 프로토콜의 추가 설명에 대해 다음 실시예 1을 참조한다.
관통공 도금 전에 본 발명의 팽창제 및 에칭액 조성물 및/또는 본 발명의 후기-에칭액 유기산 처리로 처리되는 다층 인쇄회로판은 또한 전형적으로 표준 압력솥 처리 후에 외관 검사시 구리 층 사이에 기포가 없거나 다른 문제점이 없음을 보여준다.
본 발명에서 언급된 모든 문헌은 본 발명에서 참고내용에 속한다. 다음 비제한적인 실시예는 본 발명의 예시이다.
<실시예 1>
유리가 충진된 18 μM 구리 피복 BT 수지(Mitsubishi사제 수지) 기판인 이중면 회로기판의 제 1 세트 및 제 2 세트를 사용하였다. 제 1 및 제 2 세트의 회로 기판 각각에 대한 구리층을 네가티브-작용 포토레지스트로 코팅하고, 그 레지스트를 활성 조사선에 노광시키고 현상하여 폭 1 mm 및 길이 약 1.5 cm인 구리 "기선"(tail)(납)을 에칭한 1 cm 직경의 원형 릴리프(relief) 이미지를 제공하였다. 그후 레지시트를 각 기판에서 벗겨냈다.
그후 각 기판상에 남은 구리를 화학적으로 거칠게 하고 네가티브-작용 포토이미지성 유전체(에폭시 및 페놀 수지)를 각 기판에 두께 40 μM로 코팅하고, 코팅층을 열경화시켰다.
그후 각 기판 샘플을 다음과 같이 정의되는 팽창제와 에칭액 배합물로 처리하였다: 제 1 세트의 기판을 다음에 정의되는 표준 팽창제와 에칭액 배합물로 처리하고; 제 2 세트의 기판을 다음에 정의되는 본 발명의 팽창제와 에칭액 배합물로 처리하였다.
표준 팽창제와 에칭액 배합물:
팽창제: 수산화나트륨과 디에틸렌 글리콜/n-부틸 에테르를 함유한 수용액
수지 에칭액: 10 중량% 과망간산나트륨과 10중량% NaOH의 수용액
중화제: 글리콜산과 황산을 함유한 수용액
본 발명의 팽창제와 에칭액 배합물:
팽창제: 디에틸렌 글리콜/n-부틸 에테르 및 물
수지 에칭액: 10 중량% 과망간산나트륨과 10 중량% Na2CO3의 수용액
중화제: 글리콜산과 황산을 함유한 수용액
제 1 세트의 기판을 표준 팽창제와 에칭액 배합물 및 중화제에 의해 다음과 같이 처리하였다. 제 1 세트의 기판을 80℃인 표준 팽창제 배합물(NaOH 용액)에 2.5 분간 교반하면서 함침시킨 다음; 70℃인 표준 에칭액 배합물(과망간산염 및 NaOH)에 2.5 분간 교반하면서 함침시키고; 45℃인 중화제 용액(글리콜산과 황산)에서 5 분간 교반하면서 함침시켰다. 각 함침 처리후에 기판을 45℃ 물로 린스하였다.
제 2 세트의 기판을 본 발명의 팽창제와 에칭액 배합물 및 중화제에 의해 다음과 같이 처리하였다. 제 1 세트의 기판을 80℃인 본 발명의 팽창제 배합물(염기가 첨가되지 않은 디에틸렌 글리콜/n-부틸 에테르 수용액)에 5 분간 교반하면서 함침시키고; 70℃인 본 발명의 에칭액 배합물(과망간산염 및 Na2CO3)에 7.5 분간 교반하면서 함침시킨 다음; 45℃인 중화제 용액(글리콜산과 황산)에서 5 분간 교반하면서 함침시켰다. 그후 처리된 기판을 35℃인 표면 세정 배합물(0.36N 수산화테트라메틸암모늄 용액)에서 5 분간 교반하면서 함침 처리하였다. 기판을 상온의 물로서 린스한 표면 세정 처리 후를 제외하고, 각 함침 처리 후에 45℃ 물로 기판을 린스하였다.
그후, 제 1 및 제 2 기판을 무전해 및 그후 전해 과정에 의해 다음과 같이 구리 도금하였다. 기판을 무전해 구리 328(Shipley Company 제)로 도금한 다음, 120℃에서 1 시간 굽고(baked), 10% 황산 세정제 수용액에 넣은 다음 바로(린스 없이) 구리 전해 도금액 EP 1100(Shipley Company 제)에 넣어 무전해 층 위에 25 마이크론의 전해 구리층을 침착시켰다. 그후 기판을 150℃에서 1 시간 구운 다음 네가티브 포토레지스트로서 패턴화하였다. 다음의 고전압 시험에서 원하는대로 그 위에 납땜하고, 고전압 시험을 수행하였다.
고전압 시험: 제 1 및 제 2 기판 구리층의 각각에 존재한 "기선"에 납땜하였다. 각 기판 상의 1 cm 패드 사이에 2000 V를 통과시켰다. 결함이 있는 샘플은 단속되었다. 표준 팽창제와 에칭액 배합물로서 처리된 샘플의 15%(n=20)가 단속되었고, 이에 비해 본 발명의 팽창제와 에칭액 배합물로 처리된 샘플은 전혀(n=20) 단속되지 않았다.
부피 저항율/압력솥 처리: 제 1 및 제 2 층 각각의 1 cm 패드 사이에서 저항을 측정한 다음, 샘플을 100% 상대 습도, 121℃ 및 2.1 atm의 압력솥에 48 시간 넣었다. 그후 샘플을 압력솥에서 꺼내 저항을 다시 측정하였다. 표준 팽창제와 에칭액 배합물을 이용하여 제작된 샘플은 압력솥 처리 전에 저항이 1 x 1013이었고, 압력솥 처리 후에 저항이 1 x 1010로서, 크기 3 차수가 떨어졌다. 본 발명의 팽창제와 에칭액 배합물을 이용하여 제작된 샘플은 압력솥 처리 전에 저항이 2 x 1013이었고, 압력솥 처리 후에 5 x 1012으로서, 크기가 단지 1/2 차수 떨어졌다.
압력솥 처리 외관 검사: 시험된 샘플을 또한 상기에 기재된 압력솥 처리 전후에 외관으로 평가하였다. 표준 팽창제와 에칭액 배합물 또는 본 발명의 팽창제와 에칭액 배합물을 사용하여 제작된 압력솥 샘플은 기포의 증가를 나타내지 않았다. 압력솥 처리(다시, 100% RH, 121℃, 2.2 atm) 후에, 샘플을 검사하였고 표준 팽창제와 에칭액 배합물을 이용하여 제작한 모든 샘플은 제 1 및 제 2 수지층 사이에 심한 수지 대 수지 기포를 나타냈다. 본 발명의 팽창제와 에칭액 배합물을 이용하여 제작한 샘플을 압력솥 처리 후에 외관 검사하였고, 기포나 다른 문제점을 관찰하지 못했다.
<실시예 2>
유리가 충진된 18 μM 구리 피복 BT 수지(Mitsubishi 사제) 기판인 제 1 세트 및 제 2 세트의 이중면 회로기판을 사용하였다. 제 1 및 제 2 기판 세트를 표준 팽창제와 에칭액 배합물 및 중화제로서 상기 실시예 1에서 기재한 바와 같이 처리하였다. 제 2 세트의 기판을 상기 실시예 1의 중화제로 처리하였다. 제 1 세트의 기판을 다음 조성을 가진 중화제 조성물로 처리하였다: 락트산 30 중량%인 수용액, 및 상기 실시예 1의 중화제 조성물과 동일한 농도로 황산과 글리콜산.
제 1 및 제 2 기판을 상기 실시예 1에서 기재한 압력솥 시험에 의해 분석하였다. 압력솥 시험 후에, 제 1 세트의 기판은 제 2 세트의 기판 보다 부피 저항율과 외관 검사가 양호함을 나타냈다. 제 1 세트의 기판은 또한 제 2 세트의 기판에 비해 EPX(에너지 소산성 X-선 마이크로분석)에 의해 측정된 이온 오염도가 낮음을 나타냈다.
본 발명의 이전의 상세한 설명은 단지 그의 예시에 지나지 않으며, 다음 청구범위에 제시된 본 발명의 정신 또는 범위로부터 일탈함이 없이 본 발명이 변형 또는 수정될 수 있음이 이해된다.
상기에 논의한 바와 같이, 본 발명의 방법에 의해 제조된 전자 디바이스는 선행기술의 도금전 조절 방법을 이용하여 제조된 비교 디바이스 보다 실질적으로 튼튼하고 신뢰성이 있다. 예를들어, 표준 압력솥 처리에서, 관통공 도금 전에 본 발명의 팽창제 및 에칭액 조성물 및/또는 본 발명의 후기-에칭액 유기산 처리로서 처리되는 다층 인쇄회로기판은 전형적으로 표준 압력솥 처리 전후에 측정된 저항에서 크기 약 2 차수 이하의 하강, 보다 전형적으로는 표준 압력솥 처리전후에 측정된 저항에서 크기 약 1 차수 이하의 하강, 바람직하게는 표준 압력솥 처리 전후에 측정된 저항에서 크기 약 1/2 차수 이하의 하강을 나타낸다.

Claims (21)

  1. (a) 틈(aperture) 벽을 제 1 수용액과 접촉시킨 후,
    (b) 틈 벽을 과망간산염을 포함한 제 2 수용액과 접촉시키며, 여기서 제 1 및 제 2 수용액 중 적어도 하나의 pH가 약 13 이하이고 첨가된 수산화물 성분이 적어도 실질적으로 없음을 특징으로 하는, 노출된 수지 물질의 벽을 가진 전자 디바이스(device) 기판의 하나 이상의 틈을 후속 도금을 위해 처리하는 방법.
  2. 제 1 항에 있어서, 하나 이상의 틈이 인쇄회로판의 관통공인 방법.
  3. 제 1 항에 있어서, 제 1 및 제 2 조성물 모두의 pH가 약 13 이하인 방법.
  4. 제 1 항에 있어서, 제 1 용액의 pH가 약 12 이하인 방법.
  5. 제 1 항에 있어서, 제 1 용액의 pH가 약 10 이하인 방법.
  6. 제 1 항에 있어서, 제 1 및 제 2 용액 모두의 pH가 약 12 이하인 방법.
  7. 제 1 항에 있어서, 제 1 용액이 수혼화성 유기 용매를 포함하는 방법.
  8. 제 1 항에 있어서, 제 1 용액이 첨가된 알칼리 성분을 포함하지 않는 방법.
  9. 제 1 항에 있어서, 제 2 용액이 첨가된 탄산염 성분, 첨가된 유기 염기 성분 또는 첨가된 치환 암모늄 성분을 포함하는 방법.
  10. 제 1 항에 있어서, 틈 벽을 제 2 조성물로 처리한 후에 유기산과 접촉시키는 방법.
  11. 제 10 항에 있어서, 제 2 조성물로 처리한 후, 틈 벽을 중화제 조성물과 접촉시시키고, 그후 틈 벽을 별도의 유기산과 접촉시키는 방법.
  12. 제 10 항에 있어서, 틈 벽을 유기산의 수용액과 접촉시키는 방법.
  13. 제 10 항에 있어서, 틈 벽을 유기산과 접촉시킨 후에 구리로 도금하는 방법.
  14. (a) 틈 벽으로부터 수지 얼룩을 제거할 수 있는 에칭액 조성물과 틈 벽을 접촉시킨 다음,
    (b) 틈 벽을 유기산과 접촉시키는 것을 특징으로 하여, 노출된 수지 물질의 벽을 가진 전자 디바이스 기판의 하나 이상의 틈을 그 디바이스의 후속 도금을 위해 처리하는 방법.
  15. 제 14 항에 있어서, 유기산이 하나 이상의 카르복실 그룹과 하나 이상의 히드록실 그룹을 포함하는 방법.
  16. 제 14 항에 있어서, 유기산이 프로판산, 락트산 또는 아세트산인 방법.
  17. 제 14 항에 있어서, 에칭액 조성물로 처리한 후, 유기산의 농도가 적어도 약 10 중량%인 수용액으로 조제된 유기산과 틈 벽을 접촉시키는 방법.
  18. 제 14 항에 있어서, 에칭액 조성물로 처리한 후, 틈 벽을 중화제 조성물과 접촉시킨 다음, 유기산과 접촉시키는 방법.
  19. 제 14 항에 있어서, 틈 벽을 유기산과 접촉시킨 후 구리로 도금하는 방법.
  20. pH가 13 이하이고, 첨가된 수산화물 성분이 적어도 실질적으로 없는 과망간산염 에칭액을 포함하는, 인쇄회로판의 관통공 벽을 도금하기 전에 이 관통공 벽을 처리하기 위한 시스템.
  21. 제 20 항에 있어서, pH가 13 이하이고, 첨가된 수산화물 성분이 적어도 실질적으로 없는 수용액을 포함하는 팽창제 조성물을 추가로 포함하는 시스템.
KR1019990054827A 1998-12-11 1999-12-03 전자 디바이스의 제조 방법 KR20000047911A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/210,555 US6139762A (en) 1998-12-11 1998-12-11 Methods for manufacture of electronic devices
US09/210,555 1998-12-11

Publications (1)

Publication Number Publication Date
KR20000047911A true KR20000047911A (ko) 2000-07-25

Family

ID=22783372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054827A KR20000047911A (ko) 1998-12-11 1999-12-03 전자 디바이스의 제조 방법

Country Status (4)

Country Link
US (1) US6139762A (ko)
EP (1) EP1009203A3 (ko)
JP (1) JP2000315862A (ko)
KR (1) KR20000047911A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804881B1 (en) * 2000-05-12 2004-10-19 Shipley Company, L.L.C. Multilayer circuit board manufacturing process
JP4912985B2 (ja) * 2007-08-27 2012-04-11 新光電気工業株式会社 エッチング処理方法
US8186955B2 (en) * 2007-11-08 2012-05-29 General Electric Company Rotating machine balancing member assembly including multiple interlocking balancing members
US20150034369A1 (en) * 2011-07-14 2015-02-05 Mitsubishi Gas Chemical Company, Inc. Resin composition for printed wiring boards
CN105057442A (zh) * 2015-08-04 2015-11-18 深圳市景旺电子股份有限公司 一种pcb金属化半孔加工方法
CN105128454B (zh) * 2015-08-24 2017-01-04 浙江展邦电子科技有限公司 一种led灯具用的双面铝基覆铜板
JPWO2017056285A1 (ja) * 2015-10-01 2018-10-04 株式会社Ｊｃｕ 樹脂成形体用エッチング液およびその用途
CN112323136A (zh) * 2020-10-26 2021-02-05 深圳市裕展精密科技有限公司 退镀液以及退镀方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042729A (en) * 1972-12-13 1977-08-16 Kollmorgen Technologies Corporation Process for the activation of resinous bodies for adherent metallization
US4054693A (en) * 1974-11-07 1977-10-18 Kollmorgen Technologies Corporation Processes for the preparation of resinous bodies for adherent metallization comprising treatment with manganate/permanganate composition
US3962496A (en) * 1974-11-07 1976-06-08 Photocircuits Division Of Kollmorgen Composition and method for neutralizing and sensitizing resinous surfaces and improved sensitized resinous surfaces for adherent metallization
US4227963A (en) * 1978-09-07 1980-10-14 Standard Oil Company Chemical etching of polymers for metallizing utilizing an aqueous sulfuric-carboxylic acid etchant
US4316322A (en) * 1979-10-25 1982-02-23 Burroughs Corporation Method of fabricating electrical contacts in a printed circuit board
US4425380A (en) * 1982-11-19 1984-01-10 Kollmorgen Technologies Corporation Hole cleaning process for printed circuit boards using permanganate and caustic treating solutions
US4597988A (en) * 1983-06-06 1986-07-01 Macdermid, Incorporated Process for preparing printed circuit board thru-holes
US4515829A (en) * 1983-10-14 1985-05-07 Shipley Company Inc. Through-hole plating
US4639380A (en) * 1985-05-06 1987-01-27 International Business Machines Corporation Process for preparing a substrate for subsequent electroless deposition of a metal
GB8613960D0 (en) * 1986-06-09 1986-07-16 Omi International Gb Ltd Treating laminates
US5132038A (en) * 1988-04-25 1992-07-21 Macdermid, Incorporated Composition for preparing printed circuit through-holes for metallization
DE4108461C1 (ko) * 1991-03-13 1992-06-25 Schering Ag Berlin Und Bergkamen, 1000 Berlin, De
US5747098A (en) * 1996-09-24 1998-05-05 Macdermid, Incorporated Process for the manufacture of printed circuit boards

Also Published As

Publication number Publication date
JP2000315862A (ja) 2000-11-14
US6139762A (en) 2000-10-31
EP1009203A2 (en) 2000-06-14
EP1009203A3 (en) 2002-07-10

Similar Documents

Publication Publication Date Title
US6017613A (en) Method for photoselective seeding and metallization of three-dimensional materials
KR100780973B1 (ko) 연성 회로용 액정 중합체
CA2405830C (en) Process for the manufacture of printed circuit boards with plated resistors
JPH06314869A (ja) プリント配線板のスルーホール形成方法
KR20000047911A (ko) 전자 디바이스의 제조 방법
US3483615A (en) Printed circuit boards
US7214304B2 (en) Process for preparing a non-conductive substrate for electroplating
KR100797708B1 (ko) 인쇄회로기판의 제조방법
CN103188887B (zh) 在电路板中形成通孔的方法
JPH04100294A (ja) プリント配線板の製造方法
US4978422A (en) Method for improving insulation resistance of printed circuits
US5221418A (en) Method for improving the surface insulation resistance of printed circuits
KR100251831B1 (ko) 다층인쇄회로기판의 비아홀 형성방법
KR101170753B1 (ko) 연성회로기판의 제조 방법
JPH0964538A (ja) プリント配線板の製造方法
JP2009267001A (ja) 配線基板の製造方法
JP2944416B2 (ja) 混成集積回路の製造方法
JP3405473B2 (ja) 耐熱性樹脂のレ−ザ加工法
KR100403761B1 (ko) 고 신뢰성 인쇄회로기판의 제조방법
JP2000332418A (ja) レーザ残膜の除去方法
KR20080007146A (ko) 구리 및 수지 복합체의 제조방법
JPH06244528A (ja) プリント配線基板の製造方法
KR101607821B1 (ko) 미세패턴 인쇄회로기판 제조방법
JP2571867B2 (ja) プリント配線板の製造法
KR20010077676A (ko) 알에프 전력증폭기용 다층 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid