KR20000046963A - 메모리 소자의 데이터폭 설정회로 - Google Patents

메모리 소자의 데이터폭 설정회로 Download PDF

Info

Publication number
KR20000046963A
KR20000046963A KR1019980063704A KR19980063704A KR20000046963A KR 20000046963 A KR20000046963 A KR 20000046963A KR 1019980063704 A KR1019980063704 A KR 1019980063704A KR 19980063704 A KR19980063704 A KR 19980063704A KR 20000046963 A KR20000046963 A KR 20000046963A
Authority
KR
South Korea
Prior art keywords
signal
data width
memory device
programming
fuse
Prior art date
Application number
KR1019980063704A
Other languages
English (en)
Other versions
KR100564421B1 (ko
Inventor
구기봉
김태윤
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980063704A priority Critical patent/KR100564421B1/ko
Priority to US09/475,425 priority patent/US6141273A/en
Publication of KR20000046963A publication Critical patent/KR20000046963A/ko
Application granted granted Critical
Publication of KR100564421B1 publication Critical patent/KR100564421B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 데이터폭을 설정하기 위해 메모리소자의 생산단계에서 메탈/폴리 퓨즈를 와이어본딩하여 설정하던 것을 패키지 단계에서 앤티퓨즈를 사용하여 용이하게 데이터폭을 설정하도록 하는 메모리소자의 데이터폭 설정회로에 관한 것으로, 메모리소자의 데이터폭을 스페셜 모드에서 설정하기 위한 스페셜모드 설정신호 발생부(40)와, 스페셜모드 설정신호 발생부(40)의 출력신호와 외부의 입력신호를 받아들여 앤티퓨즈를 프로그래밍하기 위한 프로그래밍 신호를 출력하는 제어신호 발생부(50)와, 제어신호 발생부(50)의 신호를 입력받아 앤티퓨즈를 프로그래밍하는 다수개의 앤티퓨즈 프로그래밍부(60)(70)와, 다수개의 앤티퓨즈 프로그래밍부(60)(70)에서 출력되는 값을 입력받아 일정한 데이터폭을 설정하기위한 설정신호를 출력하는 디코딩부(80)로 이루어져 스페셜모드에서 외부의 입력신호를 제어하여 패키지 단계에서 메모리소자의 데이터폭을 설정하도록 한다.

Description

메모리 소자의 데이터폭 설정회로
본 발명은 메모리소자의 데이터폭 설정회로에 관한 것으로서, 보다 상세하게는 데이터폭을 설정하기 위해 메모리소자의 생산단계에서 메탈/폴리 퓨즈를 와이어본딩하여 설정하던 것을 패키지 단계에서 앤티퓨즈를 사용하여 용이하게 데이터폭을 설정하도록 하는 메모리소자의 데이터폭 설정회로에 관한 것이다.
메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이타나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이타 저장방식의 전기적 특성 등에 따라 구분되는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), Flash Memory, ROM(Read Only Memory) 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.
상기 DRAM은 저장전위가 시간에 따라 변화하기 때문에 주기적으로 저장전위를 원래의 상태로 회복하기 위해 주기적인 리프레쉬 동작이 필요하며, 캐패시터에 저장된 전하량이 데이타 판정기준이 되므로 읽기 동작에서 이 전하량의 차이에 따른 전압 차이를 유기하고 이 전압차이를 감지 증폭하여 데이타를 출력하기 때문에 파괴된 저장 데이타를 다시 복구하여 셀에 저장시켜야 하는 동적인 특성을 갖고 있다.
위와 같은 메모리소자를 실제 시스템에 장착하여 사용할 때 주로 CPU의 연산결과등을 저장해놓는 주기억장치로서 사용된다. 이 주기억장치는 클수록 좋으며 CPU와 주고 받는 데이터폭(DATA WIDTH)도 크면 클수록 그만큼 대역폭(BANDWIDTH; 동작주파수와 데이터폭의 곱)을 크게 가져갈 수 있다.
그러나, 시스템의 구성상 데이터폭이 달라지고 된다. 따라서, 메모리소자를 생산하는 생산자들은 메탈이나 폴리퓨즈를 선택적으로 단선시켜서 구현하거나 금속 마스크를 이용하거나, 패키지할 때 와이어로 연결하는 연결방식등을 이용하여 시스템의 구성에 맞도록 구현하고 있다.
도 1은 종래의 메모리소자의 데이터폭 설정회로를 나타낸 회로구성도이다.
여기에 도시된 바와 같이 외부 전원전압과 접지전압과 제 1패드(PAD1)에 인가된 신호를 입력받아 데이터경로를 설정하여 출력하는 제 1퓨즈부(10)와, 외부 전원전압(Vext)과 접지전압(Vss)과 제 2패드(PAD2)에 인가된 신호를 입력받아 데이터경로를 설정하여 출력하는 제 2퓨즈부(20)와, 제 1퓨즈부(10)와 제 2퓨즈부(20)의 출력값(pad2b)을 입력받아 디코딩하여 데이터폭 설정신호를 출력하는 디코딩부(30)로 이루어진다.
이때 제 1퓨즈부(10)와 제 2퓨즈부(10)의 폴리퓨즈를 외부 전원전압(Vext)과 접지전압(Vss)의 영향을 받지 않고 제 1패드(PAD1)와 제 2패드(PAD2)에 인가되는 전압이 출력되도록 레이저로 퓨즈를 절단한 후 와이어로 연결하여 데이터폭을 설정할 경우 표 1과 같이 인가하여 데이터폭을 설정하게 된다.
PAD1 PAD2
×16 VCC VCC
×8 VCC VSS
NC VSS VCC
×4 VSS VSS
위의 표 1과 같이 제 1패드(PAD1)와 제 2패드(PAD2)에 전원전압(VCC)과 접지전압(VSS)을 인가함에 따라 제 1퓨즈부(10)와 제 2퓨즈부(20)의 출력값은 디코딩부(30)에 의해 디코딩되어 4비트, 8비트, 16비트 데이터폭을 갖도록 하는 신호를 출력하게 된다.
또한, 제 1퓨즈부(10)와 제 2퓨즈부(20)의 폴리 퓨즈들을 레이저로 절단하여 제 1패드(PAD1) 신호와 제 2패드(PAD2) 신호의 입력이 출력에 영향을 미치지 못하도록 한 후 표 1과 같이 외부 전원전압(Vext)과 접지전압(Vss)이 출력되도록 절단하여 4비트, 8비트, 16비트 데이터폭을 갖도록 설정할 수 있게 된다.
그런데, 위와 같이 메탈이나 폴리퓨즈를 이용하거나 금속마스크를 이용하거나 와이어로 연결하는 연결방식은 모두 패키지를 하기 전에 수행해야 하기 때문에 일단 제품이 완성된 후에는 데이터폭을 새롭게 설정할 수 없다는 문제점이 있다.
또한, 퓨즈를 레이저 장비를 통해 절단할 경우 고가의 장비가 필요할 뿐만아니라 퓨즈의 피치등으로 인하여 면적이 증가한다는 문제점이 있다.
이와 같이 제품이 완성된 후에는 데이터폭을 새롭게 설정할 수 었기 때문에 한 형태의 데이터폭을 갖는 메모리소자만을 많이 요구하거나 또한, 한 형태의 데이터폭을 갖는 메모리소자를 원하지 않을 경우에는 특정 데이터폭을 갖는 메모리만 품귀현상이 발생하거나 재고가 쌓이게 된다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리소자의 데이터폭을 패지지를 형성한 후 외부에서 강제적으로 프로그래밍을 수행하여 데이터폭을 설정할 수 있도록 하여 메모리소자의 면적을 줄일 수 있도록 할 뿐만아니라 소비자의 요구에 따라 데이터폭을 곧바로 설정할 수 있도록 한 메모리소자의 데이터폭 설정회로를 제공함에 있다.
도 1은 종래의 메모리소자의 데이터폭 설정회로를 나타낸 회로구성도이다.
도 2는 본 발명에 의한 실시예로서 메모리소자의 데이터폭 변경회로를 나타낸 도면이다.
도 3은 도 2의 앤티퓨즈 프로그래밍부는 상세하게 도시한 회로도이다.
- 도면의 주요부분에 대한 부호의 설명 -
40 : 스페셜모드 설정신호 발생부
50 : 제어신호 발생부
60 : 제 1앤티퓨즈 프로그래밍부
70 : 제 2앤티퓨즈 프로그래밍부
80 : 티코딩부
65, 75 : 제 1내지 제 2앤티퓨즈
상기와 같은 목적을 실현하기 위한 본 발명은 메모리소자의 데이터폭을 스페셜 모드에서 설정하기 위한 스페셜모드 설정신호 발생부와, 스페셜모드 설정신호 발생부의 출력신호와 외부의 입력신호를 받아들여 앤티퓨즈를 프로그래밍하기 위한 프로그래밍 신호를 출력하는 제어신호 발생부와, 제어신호 발생부의 신호를 입력받아 앤티퓨즈를 프로그래밍하는 다수개의 앤티퓨즈 프로그래밍부와, 다수개의 앤티퓨즈 프로그래밍부에서 출력되는 값을 입력받아 일정한 데이터폭을 설정하기위한 설정신호를 출력하는 디코딩부로 이루어진다.
위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.
데이터폭을 앤티퓨즈를 통해 설정하도록 구성한 후 패키지 단계에서 메모리소자를 스페셜모드로 진입시킨 다음 외부에서 임의의 핀을 사용하여 프로그래밍하고자 하는 앤티퓨즈를 선택하게 되면 제어신호 발생부에서 스페셜 모드상태에서 임의의 앤티퓨즈를 프로그래밍하도록 하는 신호를 입력받아 다수개의 앤티퓨즈 프로그래밍부로 앤티퓨즈를 프로그래밍하도록 제어신호를 출력한다. 그러면, 다수개의 앤티퓨즈 프로그래밍부에서 선택된 앤티퓨즈를 프로그래밍하여 출력값을 디코딩부로 출력하게 되면 디코딩부에서 일정한 형태의 데이터폭을 설정하기 위한 신호를 출력하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2는 본 발명에 의한 실시예로서 메모리소자의 데이터폭 변경회로를 나타낸 도면이다.
여기에 도시된 바와 같이 WEB가 로우인 상태에서 CASB가 RASB보다 먼저 인에이블되면 액티브되는 신호를 발생시키는 WCBR회로(402)와, 계속발진하여 128us이후에 BBU(Battery Back-Up)를 발생시키는 SR_SQST회로(404)와, WCBR회로(402)에서 액티브된 신호와 SR_SQST회로(404)에서 128us 이후에 발생되는 BBU신호를 입력받아 TTRB신호를 발생시키는 TTRB회로(406)로 이루어져 메모리소자의 데이터폭을 스페셜 모드에서 설정하도록 하기 위한 스페셜모드 설정신호 발생부(40)와, 스페셜모드 설정신호 발생부(40)의 출력신호와 생산자가 임의로 데이터폭을 설정하기 위한 선택신호를 어드레스 12번(A12)을 이용하여 입력할 때 이 두값을 받아들여 앤티퓨즈를 프로그래밍하기 위한 프로그래밍 신호를 출력하는 제어신호 발생부(50)와, 제어신호 발생부(50)의 신호를 입력받아 앤티퓨즈를 프로그래밍하는 제 1앤티퓨즈 프로그래밍부(60)과 제 2앤티퓨즈 프로그래밍부(70)와, 제 1앤티퓨즈 프로그래밍부(60) 과 제 2앤티퓨즈 프로그래밍부(80)에서 출력되는 값을 입력받아 일정한 데이터폭을 설정하기위한 설정신호를 출력하는 디코딩부(80)로 이루어진다.
도 3은 도 2의 앤티쥬프 프로그래밍부는 상세하게 도시한 회로도로써 본 출원인이 기출원한 특허출원 1998-26225(1998. 6. 30) "크로스커플드 피드백 루프를 갖는 앤티퓨즈의 프로그래밍 회로" 와 동일한 회로이다.
여기에 도시된 바와 같이 제 1내지 제 2앤티퓨즈 프로그래밍부(60)(70)는 일반적인 상태에서는 프로그래밍 신호(pgm)가 저전위이기 때문에 제4PMOS(P4)가 턴온되고, 노드'A'부는 상보 프리차지신호(prechb)에 의해 하프전원전압(HVCC)으로 프리차지 되어 있기 때문에 제1인버터(INV1)의 출력이 저전위가 되어 제5PMOS(P5)가 턴온된다. 그래서 하프전원전압(HVCC)이 노드'A'에 걸림으로서 안정된 상태를 유지한다.
그러나, 제 1내지 제 2앤티퓨즈(65)(75)를 프로그램시키기 위해 프로그래밍 신호(pgm)가 고전위로 변화되면 제4PMOS(P4)가 오프되고 또한 제5PMOS(P5)도 앤티퓨즈가 프로그래밍되면서 제1인버터(INV1)의 출력이 고전위로 바뀌어 오프된다. 따라서, 앤티퓨즈(90)를 프로그래밍하기 위해 노드'A'에 걸린 전원전압(VCC)이 하프전원전압(HVCC)으로 흐르는 전류패스를 차단하게 된다.
위에서 앤티퓨즈(90)의 프로그래밍된 상태를 확인하기 위한 출력단(repb)은 노드'C'로 한다.
위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.
메모리소자의 데이터폭을 설정하기 위해 스페셜모드 설정신호 발생부(40)를 통해 메모리소자를 스페셜모드로 설정하게 된다. 메모리소자가 스페셜모드라는 특수한 상태에서 어드레스 12번 핀에 토글 신호를 입력하면 제어신호 발생부(50)에서 앤티퓨즈(65)(75)를 프로그래밍하기 위한 제어신호를 출력하게 된다. 이때 어드레스 12번 핀을 한 번 토글시키면 PGM1신호가 출력되어 제 1앤티퓨즈 프로그래밍부(60)의 제 1앤티퓨즈(65)가 프로그래밍이 되고 어드레스 12번 핀을 다시 한번 토클시키게 되면 PGM2신호가 고전위로 출력되어 제 2앤티퓨즈 프로그래밍부(70)의 제 2앤티퓨즈(75)가 프로그래밍이 된다.
이렇게 제 1내지 제 2앤티퓨즈(65)(75)가 프로그래밍이 되어 제 1앤티퓨즈 프로그래밍부(60)와 제 2앤티퓨즈 프로그래밍부(70)의 출력신호를 입력받은 디코딩부(80)에서 일정한 데이터폭을 갖도록 하는 설정신호를 출력하게 된다.
따라서, 메모리소자는 기본적으로 16비트의 데이터폭을 갖도록 설정되어 있는 상태에서 어드레스 12번 핀에 토글 신호를 입력하게 되면 8비트의 데이터폭을 갖게 되고 어드레스 12번 핀에 다시 토글 신호를 입력하게 되면 4비트의 데이터폭을 갖게 된다. 이를 표로 정리하면 표2와 같다.
PGM1 PGM2
×16 VSS VSS
×8 VSS VCC
NC VCC VSS
×4 VCC VCC
위의 표2와 같이 제어신호 발생부(50)에서 발생되는 프로그래밍신호에 따라 제 1내지 제 2앤티퓨즈(65)(75)가 프로그래밍되어 패키지 단계에서 메모리소자의 데이터폭을 설정할 수 있게 된다.
상기한 바와 같이 본 발명은 메모리소자의 데이터폭 설정을 패키단계에서도 가능하도록 앤티퓨즈를 사용함으로써 일반적인 퓨즈를 사용하거거나 와이어 연결방식에 비하여 퓨즈부가 차지하는 공간을 줄일 수 있다는 이점이 있다.
또한, 본 발명은 앤티퓨즈를 사용함으로써 일반 퓨즈를 레이저 장비를 사용하여 절단할 때 발생되는 고비용 및 저신뢰성의 문제를 극복하여 외부에서 토글신호를 입력함으로써 앤티퓨즈를 프로그래밍할 수 있어 저비용 및 고신뢰성을 추구할 수 있다는 이점이 있다.
한편, 패키지 단계에서 데이터폭을 설정할 수 있기 때문에 소비자의 기호에 맞게 바로 데이터폭을 설정할 수 있어 특정 데이터폭을 갖는 메모리소자만의 품귀나 재고가 발생하지 않는다는 이점이 있다.

Claims (2)

  1. 메모리소자의 데이터폭을 스페셜 모드에서 설정하기 위한 스페셜모드 설정신호 발생부와,
    스페셜모드 설정신호 발생부의 출력신호와 외부의 입력신호를 받아들여 앤티퓨즈를 프로그래밍하기 위한 프로그래밍 신호를 출력하는 제어신호 발생부와,
    제어신호 발생부의 신호를 입력받아 앤티퓨즈를 프로그래밍하는 다수개의 앤티퓨즈 프로그래밍부와,
    상기 다수개의 앤티퓨즈 프로그래밍부에서 출력되는 값을 입력받아 일정한 데이터폭을 설정하기위한 설정신호를 출력하는 디코딩부
    로 이루어진 것을 특징으로 하는 메모리소자의 데이터폭 설정회로.
  2. 제 1항에 있어서, 상기 스페셜모드 설정신호 발생부는
    WEB가 로우인 상태에서 CASB가 RASB보다 먼저 인에이블되면 액티브되는 신호를 발생시키는 WCBR회로와,
    계속발진하여 128us이후에 BBU(Battery Back-Up)를 발생시키는 SR_SQST회로와,
    상기 WCBR회로에서 액티브된 신호와 상기 SR_SQST회로에서 128us 이후에 발생되는 BBU신호를 입력받아 TTRB신호를 발생시키는 TTRB회로
    이루어진 것을 특징으로 하는 메모리소자의 데이터폭 설정회로.
KR1019980063704A 1998-12-31 1998-12-31 메모리 소자의 데이터폭 설정회로 KR100564421B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980063704A KR100564421B1 (ko) 1998-12-31 1998-12-31 메모리 소자의 데이터폭 설정회로
US09/475,425 US6141273A (en) 1998-12-31 1999-12-30 Circuit for setting width of input/output data in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063704A KR100564421B1 (ko) 1998-12-31 1998-12-31 메모리 소자의 데이터폭 설정회로

Publications (2)

Publication Number Publication Date
KR20000046963A true KR20000046963A (ko) 2000-07-25
KR100564421B1 KR100564421B1 (ko) 2006-06-23

Family

ID=19570266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063704A KR100564421B1 (ko) 1998-12-31 1998-12-31 메모리 소자의 데이터폭 설정회로

Country Status (2)

Country Link
US (1) US6141273A (ko)
KR (1) KR100564421B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713064B1 (ko) * 2000-10-26 2007-05-02 주식회사 하이닉스반도체 반도체 메모리의 데이터폭 제어장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404660B1 (en) * 1999-12-23 2002-06-11 Rambus, Inc. Semiconductor package with a controlled impedance bus and method of forming same
US7610447B2 (en) * 2001-02-28 2009-10-27 Rambus Inc. Upgradable memory system with reconfigurable interconnect
US6889304B2 (en) 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
US7500075B1 (en) 2001-04-17 2009-03-03 Rambus Inc. Mechanism for enabling full data bus utilization without increasing data granularity
KR100589742B1 (ko) * 2001-07-31 2006-06-19 인피니언 테크놀로지스 아게 퓨즈 프로그램가능한 ι/ο 기구를 포함하는 반도체 회로
US6825841B2 (en) * 2001-09-07 2004-11-30 Rambus Inc. Granularity memory column access
US7519877B2 (en) * 2004-08-10 2009-04-14 Micron Technology, Inc. Memory with test mode output
US8190808B2 (en) * 2004-08-17 2012-05-29 Rambus Inc. Memory device having staggered memory operations
US7280428B2 (en) 2004-09-30 2007-10-09 Rambus Inc. Multi-column addressing mode memory system including an integrated circuit memory device
US7254075B2 (en) * 2004-09-30 2007-08-07 Rambus Inc. Integrated circuit memory system having dynamic memory bank count and page size
US8595459B2 (en) 2004-11-29 2013-11-26 Rambus Inc. Micro-threaded memory
US20060248305A1 (en) * 2005-04-13 2006-11-02 Wayne Fang Memory device having width-dependent output latency
CN1870873A (zh) * 2005-05-28 2006-11-29 深圳富泰宏精密工业有限公司 铰链装置及应用该铰链装置的便携式电子装置
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
KR100911186B1 (ko) * 2008-02-14 2009-08-06 주식회사 하이닉스반도체 반도체 장치 및 그 장치의 데이터 출력 방법
US8127049B1 (en) 2008-03-12 2012-02-28 Matrox Graphics Inc. Input/output pin allocation for data streams of variable widths
US9268719B2 (en) 2011-08-05 2016-02-23 Rambus Inc. Memory signal buffers and modules supporting variable access granularity

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367207A (en) * 1990-12-04 1994-11-22 Xilinx, Inc. Structure and method for programming antifuses in an integrated circuit array
US5371414A (en) * 1993-05-26 1994-12-06 Actel Corporation Simultaneous multiple antifuse programming method
US5426614A (en) * 1994-01-13 1995-06-20 Texas Instruments Incorporated Memory cell with programmable antifuse technology
AU3962995A (en) * 1994-10-19 1996-05-15 Micron Technology, Inc. An efficient method for obtaining usable parts from a partially good memory integrated circuit
US5751629A (en) * 1995-04-25 1998-05-12 Irori Remotely programmable matrices with memories
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
US5838625A (en) * 1996-10-29 1998-11-17 Micron Technology, Inc. Anti-fuse programming path
US5781483A (en) * 1996-12-31 1998-07-14 Micron Technology, Inc. Device and method for repairing a memory array by storing each bit in multiple memory cells in the array
US5877987A (en) * 1997-02-14 1999-03-02 Micron Technology, Inc. Method and circuit for self-latching data read lines in the data output path of a semiconductor memory device
US5848010A (en) * 1997-07-14 1998-12-08 Micron Technology, Inc. Circuit and method for antifuse stress test
US5892716A (en) * 1998-06-04 1999-04-06 Micron Technology, Inc. Method and apparatus for global testing the impedance of a programmable element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713064B1 (ko) * 2000-10-26 2007-05-02 주식회사 하이닉스반도체 반도체 메모리의 데이터폭 제어장치

Also Published As

Publication number Publication date
KR100564421B1 (ko) 2006-06-23
US6141273A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
KR100564421B1 (ko) 메모리 소자의 데이터폭 설정회로
US5825697A (en) Circuit and method for enabling a function in a multiple memory device module
US8743644B2 (en) Semiconductor integrated circuit having array E-fuse and driving method thereof
US20010006351A1 (en) Low current redundancy anti-fuse method and apparatus
KR100336838B1 (ko) 리프레시 주기 선택 회로 및 입/출력 비트 폭 선택 회로를 구비한 다이내믹 랜덤 액세스 메모리 장치
US6392909B1 (en) Semiconductor memory device having fixed CAS latency in normal operation and various CAS latencies in test mode
US6697289B1 (en) Redundant address setting circuit and semiconductor memory device including the same
US7796456B2 (en) Semiconductor device
KR100242720B1 (ko) 반도체 메모리 장치의 칼럼선택 제어회로
JP2003187578A (ja) 半導体記憶装置およびリフレッシュ制御方法
US5394369A (en) Semiconductor memory device incorporating redundancy memory cells having parallel test function
US6016265A (en) Fuse-latch circuit having high integration density
KR100297630B1 (ko) 품종전환가능한반도체장치및그동작테스트방법
US6424593B1 (en) Semiconductor memory device capable of adjusting internal parameter
US5612917A (en) Semiconductor memory device including improved redundancy circuit
US6327208B1 (en) Semiconductor memory device having self refresh mode
US6459636B2 (en) Mode selection circuit for semiconductor memory device
KR20000066938A (ko) 메모리소자의 데이터폭 설정회로
US6473872B1 (en) Address decoding system and method for failure toleration in a memory bank
KR100279293B1 (ko) 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치
KR100327591B1 (ko) 프로그래머블 셀프리프레쉬 기능을 갖는 동기식 디램
KR100383261B1 (ko) 반도체 메모리 장치 및 이 장치의 입력신호 버퍼방법
KR100188123B1 (ko) 입출력 데이타의 길이 선택이 가능한 스태틱 램 장치
KR20050062063A (ko) 내부 전원 공급 장치
KR19990074904A (ko) 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee