KR20000046571A - 비동기 전달 모드 셀의 다중화/역다중화 장치 - Google Patents

Abstract

본 발명은 다수 가입자와 비동기 전송 모드(ATM) 스위치간에 비동기 전송 모드 셀을 다중화/역다중화하는 장치에 관한 것으로서, 상위 스트림 처리부(20)는 정합부(10)로부터 인가되는 가입자들의 ATM 셀을 8비트 단위로 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)에 제공하며, 다중화 처리 회로(40)는 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)로부터의 ATM셀을 직렬 화하여 정합부(50)로 제공하며, ATM 스위치로부터의 ATM 셀은 다중화 처리 회로(40)에서 8비트로 병렬 화되어 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)에 제공되며, 하위 스트림 처리부(30)는 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)의 출력을 4비트로 변환시켜 해당 포트로 출력하고, 정합부(10)는 하위 스트림 처리부(30)의 ATM 셀을 직렬 화하여 해당 가입자로 제공한다.

Description

비동기 전달 모드 셀의 다중화/역다중화 장치

본 발명은 비동기식 전달 모드(Asynchronous Transfer Mode ; 이하, ATM이라함)에 관한 것으로서, 더욱 상세하게는 가입자로부터 직렬 상태로 인가되는 ATM 셀을 병렬로 처리 가능하도록 처리하는 장치에서 ATM 셀간의 동기를 간단히 맞출 수 있게 한 장치에 관한 것이다.

ATM 스위치를 이용하여 다수의 가입자간의 통신을 중재하기 위하여 다중화/역다중화 장치가 사용된다. 이 다중화/역다중화 장치에서는 가입자들로부터의 ATM 셀을 선택적으로 ATM 스위치로 제공하거나, ATM 스위치로부터의 ATM 셀을 역다중화하여 해당 단말에 전송한다.

한편, 다중화/역다중화 장치에 제공되는 ATM 셀들은 각각 시리얼(serial) 상태로 제공된다. 즉, 가입자로부터의 ATM 셀과 ATM 스위치로부터의 ATM셀은 시리얼 상태로 제공되나, 다중화/역다중화 장치는 ATM 셀의 특성상 8/4비트 단위로 처리하는 것이 편리하므로, 다중화/역다중화 장치로 제공되는 ATM 셀을 8/4비트의 병렬 신호로 처리하고 있다. 여기서, 다중화/역다중화 장치가 8/4비트의 병렬 신호를 ATM 셀 단위로 처리하기 위하여 ATM 셀의 정보를 ATM 셀 단위로 정확히 구분할 수 있어야 한다. 그러나, 이와 같이 ATM 셀 단위로 정확히 구분하기 위하여는 별도로 동기 신호를 생성시켜야 하는 등의 하드웨어적 구성이 필요하다는 문제가 있었다.

본 발명은 이러한 문제를 해결하기 위한 것으로서, 본 발명의 목적은, 다중화/역다중화 장치에 입력되는 ATM 셀을 ATM 셀 단위로 정확하고, 고속으로 판별하여 다중화/역다중화할 수 있는 장치를 제공하는데 있다.

이러한 목적을 달성하기 위하여 본 발명은, 다수 가입자와 비동기 전송 모드(ATM) 스위치간에 비동기 전송 모들 셀을 다중화/역다중화하는 장치로서, 가입자들로부터 시리얼로 입력되는 비동기 전송 모드 셀을 4 비트의 패러렐로 각각 변환시켜 출력하며, 비동기 전송 모드 셀의 시작 부분을 검출하여 셀 개시 신호를 출력하는 제 1 정합 수단과; 제 1 정합 수단으로부터의 패러렐 신호를 8비트의 패러렐 신호로 각각 변환시켜 가입자별로 출력하는 상위 스트림 처리부와; 9 비트의 저장 영역들을 구비하며, 상위 스트림 처리부로부터의 8비트 신호를 저장 영역의 하위 비트들에 각각 저장하되, 최상위 비트는 셀 개시 신호의 인가를 표시하는 가입자별의 상위 선입 선출 버퍼들과; 선입 선출 버퍼들의 저장 영역에 저장된 신호를 상위 선입 선출 버퍼별로 선택하여 독출하되, 셀 개시 신호에 따라 하나의 비동기 전송 모드의 셀의 독출이 종료된 후에 다른 상위 선입 선출 버퍼의 신호를 독출 하여 출력하며, 독출된 신호들을 직렬로 변환시켜 출력하되, 상위 선입 선출 버퍼의 최상위 비트에 대응하는 신호는 삭제하여 비동기 전송 모드 스위치 측으로 출력하는 제 1 다중화 수단과; 비동기 전송 모드 스위치 측으로부터 인가되는 시리얼 상태의 비동 기 전송 모드 셀을 8비트의 패러렐 상태로 변환시켜 출력하는 제 2 다중화 수단과; 9 비트의 저장 영역들을 구비하며, 제 2 다중화 수단으로부터의 8비트 신호를 저장 영역의 하위 비트들에 각각 저장하되, 최상위 비트는 셀 개시 신호의 인가를 표시하는 하위 선입 선출 버퍼들과; 하위 선입 선출 버퍼들의 저장 영역에 저장된 신호를 하위 선입 선출 버퍼별로 선택하여 독출하여 하위 선입 선출 버퍼별로 상이한 포트로 출력하되, 독출된 신호들을 4 비트로 분할하여 출력하되, 하위 선입 선출 버퍼의 최상위 비트에 대응하는 신호는 삭제하여 출력하는 하위 스트림 처리부와; 하위 스트림 처리부로부터의 입력되는 4 비트의 정보를 직렬 상태의 비동기 전송 모드 셀화하여 입력 포트에 대응하는 출력 포트와 연결된 가입자들에 전송하는 제 2 정합 수단을 구비한다.

도 1은 본 발명에 따른 비동기 전달 모드 셀의 다중화/역다중화 장치의 블록도.

〈도면의 주요부분에 대한 부호의 설명〉

10 : 정합부 20 : 상위 스트림 처리부

30 : 하위 스트림 처리부 40 : 다중화 처리 회로

50 : 정합부

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 발명에 따른 장치의 개략 블록도로서, 부호(10)는 정합부를 의미한다.

정합부(10)에는 가입자 링크(0-3)를 통하여 도시하지 않은 가입자의 단말과 연결되어 있으며, 이 가입자 링크(0-3)를 통하여 시리얼 상태의 ATM 셀이 정합부(10)와 단말들간에 송수신 된다.

정합부(10)는 단말로부터의 ATM 셀들을 수신하며, 수신된 ATM 셀들로부터 헤더가 검출되면 셀 개시 신호를 후술하는 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)에 제공한다. 그리고, 정합부(10)는 수신 ATM 셀들을 4비트의 병렬 신호로 변환시켜 상위 스트림 처리부(20)로 제공한다. 한편, 정합부(10)에는 하위 스트림 처리부(30)로부터 ATM 셀이 제공되나, 이때, 하위 스트림 처리부로부터는 4비트 단위의 ATM 셀이 제공되며, 이 ATM 셀의 헤더 등을 이용하여 해당 링크(0-3)로 해당 ATM 셀을 직렬로 제공한다.

상위 스트림 처리부(20)는 정합부(10)로부터 4비트 단위의 ATM 셀을 입력하고, 입력한 이 ATM 셀을 8 비트 단위로 조합하여 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)에 제공한다.

한편, 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)들은 9비트 단위의 저장 영역이 각각 구성되며, 상위 스트림 처리부(20)의 8비트 정보를 9비트의 메모리에 순차적으로 저장한다. 여기서, 상위 스트림 처리부(20)는 8비트의 정보를 인가하나, 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)의 각 저장 영역은 9비트의 정보를 저장할 수 있는 바, 1 비트가 남음을 알 수 있다. 본 발명에서는 이것을 이용한다. 즉, 선입 선출 버퍼(FIFO 0 - FIFO 3)내 저장 영역들의 최상위 비트들은 더미 비트로 작용하여 상기 정합부(10)로부터 셀 개시 신호가 인가될 때의 최상위 비트는 1로 그렇지 않은 비트는 0으로 설정한다. 따라서, ATM 셀이 시작되는 부분이 저장된 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)내 저장 영역의 최상위 비트는 0, 그렇지 않은 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)내 저장 영역의 최상위 비트는 0으로 설정될 것이다.

상위 선입 선출 버퍼(FIFO 0 - FIFO 3)들의 저장 영역에 저장된 ATM 셀 정보들은 그 저장 순서에 따라 다중화 처리 회로(40)에 각각 제공되며, 다중화 처리 회로(40)는 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)의 정보들을 순차적으로 정합부(50)에 제공한다. 여기서, 다중화 처리 회로(40)는 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)의 정보들을 ATM 셀 단위로 선택하여 출력하여야 할 것이며, 이와 같이 ATM 셀 단위의 여부는 수신된 9비트의 정보들 중의 최상위 비트의 0 또는 1인가를 판단하므로써 수행될 수 있다. 따라서, 다중화 처리 회로(40)는 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)의 출력을 선택하여 정합부(50)에 인가하되, 선택된 선입 선출 버퍼(FIFO 0 - FIFO 3)의 출력은 ATM 셀 단위로 출력되는 것이다. 여기서, 다중화 처리 회로(40)는 선입 선출 버퍼(FIFO 0 - FIFO 3)로부터의 9비트 단위의 정보들 중 최상위 비트는 ATM 셀의 개시 여부를 판단하는데 사용하며, 정합부(50)에 제공할 때에는 최상위 비트를 제거하여야 할 것이다. 또한, 다중화 처리 회로(40)는 이 ATM 셀을 직렬로 변환시켜 정합부(50)에 제공하며, 정합부(50)는 직렬 상태의 ATM 셀을 도시하지 않은 ATM 스위치로 제공한다.

한편, ATM 스위치로부터의 ATM 셀 역시 직렬 상태로 정합부(50)에 제공되며, 이 ATM 셀은 다중화 처리 회로(40)를 거쳐 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)로 제공된다. 이때, 다중화 처리 회로(40)는 ATM 셀의 헤더를 인식하여 셀 개시 신호를 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)에 제공하며, 직렬 상태의 ATM 셀을 8비트의 병렬로 변환시켜 출력한다.

하위 선입 선출 버퍼(FIFO 4 - FIFO 7) 역시 9비트의 단위의 저장 영역들을 각각 구비하며, 다중화 처리 회로(40)로부터의 8비트 정보를 저장 영역에 순차적으로 저장한다. 따라서, 여기서, 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)의 각 저장 영역은 9비트의 정보를 저장할 수 있는 바 1 비트가 남으며, 하위 선입 선출 버퍼(FIFO 4 - FIFO 7) 역시 상위 선입 선출 버퍼(FIFO 0 - FIFO 3)와 동일하게 각 저장 영역의 최상위 비트는 ATM 셀의 시작 여부를 표시하는데 사용한다.

즉, 다중화 처리 회로(40)로부터의 셀 개시 신호와 같이 인가되는 8비트의 정보가 저장되는 저장 영역의 최상위 비트에는 1을 저장하나, 셀 개시 신호가 같이 인가되지 않는 8비트의 정보가 저장되는 저장 영역의 최상위 비트에는 0을 저장한다.

하위 스트림 처리부(30)는 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)에 저장된 정보를 순차적으로 독출하며, 독출된 정보로부터 하나의 ATM셀을 형성하여 해당 포트로 ATM 셀을 제공한다. 즉, 하위 스트림 처리부(30)는 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)로부터 독출되는 9 비트의 정보들 중 최상위 비트의 로직을 이용하여 ATM 셀의 개시를 판단하여 ATM 셀단위로 하위 스트림 처리부(30)의 정보를 분할할 수 있다. 그리고, 하위 스트림 처리부(30)는 상술한 과정에 의하여 형성된 ATM 셀의 헤더를 이용하여 ATM 셀을 해당 포트로 제공한다. 여기서, 하위 스트림 처리부(30)의 포트는 후술하는 바와 같이 가입자 링크(0-3)에 해당하며, 하위 스트림 처리부(30)는 하위 선입 선출 버퍼(FIFO 4 - FIFO 7)의 9비트들 중 최상위 비트는 제거한 상태의 ATM 셀을 4 비트 단위로 분할하여 해당 포트에 제공한다.

정합부(10)는 하위 스트림 처리부(30)로부터의 ATM 셀을 직렬 상태로 변환시키고, ATM 셀이 입력한 입력 포트에 대응하는 출력 포트 즉 가입자 라인(0-3)에 제공하므로써 ATM 셀은 해당 가입자에게 전송된다.

즉, 본 발명에서는 직렬 상태의 ATM 셀을 다중화 또는 역다중화하는 과정에서 직렬 상태의 ATM 셀들을 8비트의 병렬 상태로 변환시켜 선입 선출 버퍼 내에 저장하되, 선입 선출 버퍼 내에는 ATM 셀의 시작 여부를 나타내는 비트의 저장 영역을 구성하므로써 다중화/역다중화시에 ATM 셀을 셀 단위별로 정확히 구별할 수 있다.

이와 같이 본 발명은 ATM 셀의 다중화/역다중화 시에 ATM 셀을 셀 단위별로 정확히 구별할 수 있다는 효과가 있다.

Claims (1)

1. 다수 가입자와 비동기 전송 모드(ATM) 스위치간에 ATM 셀을 다중화/역다중화하는 장치로서,

   가입자들로부터 시리얼로 입력되는 ATM 셀을 4 비트 단위의 병렬 상태로 각각 변환시켜 출력하며, ATM 셀의 시작 부분을 검출하여 셀 개시 신호를 출력하는 제 1 정합 수단과;

   상기 제 1 정합 수단으로부터의 4비트 병렬 신호를 8비트의 병렬 신호로 각각 변환시켜 가입자별로 출력하는 상위 스트림 처리부와;

   9 비트의 저장 영역들을 구비하며, 상기 상위 스트림 처리부로부터의 8비트 신호를 상기 저장 영역의 하위 비트들에 각각 저장하되, 상기 최상위 비트는 상기 셀 개시 신호의 인가를 표시하는 가입자별의 상위 선입 선출 버퍼들과;

   상기 선입 선출 버퍼들의 저장 영역에 저장된 신호를 상기 상위 선입 선출 버퍼별로 선택하여 독출하되, 상기 셀 개시 신호에 따라 하나의 ATM 셀의 독출이 종료된 후에 다른 상위 선입 선출 버퍼의 신호를 독출하여 출력하며, 상기 독출된 신호들을 직렬로 변환시켜 출력하되, 상기 상위 선입 선출 버퍼의 최상위 비트에 대응하는 신호는 삭제하여 ATM 스위치 측으로 출력하는 제 1 다중화 수단과;

   상기 ATM 스위치 측으로 인가되는 직렬 상태의 상기 ATM 셀을 8비트의 병렬 상태로 변환시켜 출력하는 제 2 다중화 수단과;

   9 비트의 저장 영역들을 구비하며, 상기 제 2 다중화 수단으로부터의 8비트 신호를 상기 저장 영역의 하위 비트들에 각각 저장하되, 상기 최상위 비트는 상기 셀 개시 신호의 인가를 표시하는 하위 선입 선출 버퍼들과;

   상기 하위 선입 선출 버퍼들의 저장 영역에 저장된 신호를 상기 하위 선입 선출 버퍼별로 선택, 독출하여 상기 하위 선입 선출 버퍼별로 상이한 포트로 출력하되, 상기 독출된 신호들을 4 비트로 분할하여 출력하며, 상기 하위 선입 선출 버퍼의 최상위 비트에 대응하는 신호는 삭제하여 출력하는 하위 스트림 처리부와;

   상기 하위 스트림 처리부로부터의 입력되는 4 비트의 정보를 직렬 상태의 ATM 셀 화하여 입력 포트에 대응하는 출력 포트와 연결된 가입자들에 전송하는 제 2 정합 수단을 구비하는 비동기 전송 모드 셀의 다중화/역다중화 장치.