KR20000046133A - Cdma 기지국의 수신신호 레벨 유지 장치 - Google Patents

Cdma 기지국의 수신신호 레벨 유지 장치 Download PDF

Info

Publication number
KR20000046133A
KR20000046133A KR1019980062809A KR19980062809A KR20000046133A KR 20000046133 A KR20000046133 A KR 20000046133A KR 1019980062809 A KR1019980062809 A KR 1019980062809A KR 19980062809 A KR19980062809 A KR 19980062809A KR 20000046133 A KR20000046133 A KR 20000046133A
Authority
KR
South Korea
Prior art keywords
value
base station
encoder
cdma base
constant
Prior art date
Application number
KR1019980062809A
Other languages
English (en)
Inventor
표병석
차영재
정요안
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980062809A priority Critical patent/KR20000046133A/ko
Publication of KR20000046133A publication Critical patent/KR20000046133A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/06TPC algorithms
    • H04W52/08Closed loop power control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/52TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 CDMA 기지국의 수신신호 레벨 유지 장치, 특히, CDMA 기지국의 역방향 경로에 수신되는 수신 신호의 레벨을 일정하게 유지해 주는 자동이득조절 RPROM을 로직화하여 FPGA 또는 EPLD로 구현할 수 있도록 하는 CDMA 기지국의 수신신호 레벨 유지 장치에 관한 것으로서, 본 발명 CDMA 기지국의 수신신호 레벨 유지 장치에 의하면, 기지국에 수신되는 수신신호의 레벨을 일정하게 유지하기 위한 기존의 RPROM 구성을 FPGA 또는 EPLD로 구현함으로써, 보드의 공간활용 및 전력 소모를 방지할 수 있고, 비용 절감을 할 수 있다는 효과가 있다.

Description

CDMA 기지국의 수신신호 레벨 유지 장치
본 발명은 CDMA 기지국의 수신신호 레벨 유지 장치에 관한 것으로, 특히, CDMA 기지국의 역방향 경로에 수신되는 수신 신호의 레벨을 일정하게 유지해 주는 AGC(Automatic Gain Control) RPROM(Registered Programmable Read Only Memory)을 로직화하여 FPGA(Field Programmable Gate Array) 또는 EPLD(Erasable Progra- mmable Logic Device)로 구현할 수 있도록 하는 CDMA 기지국의 수신신호 레벨 유지 장치에 관한 것이다.
종래의 CDMA 기지국의 수신신호 레벨 유지 장치는 도 1 에 도시한 바와 같이, 미리 저장되어 있는 수식을 이용하여 입력되는 값에 클럭이 입력될때마다 수식에 의해 결과값을 출력하는 RPROM으로 이루어지고, 입력되는 두신호 I[3 : 0]와 Q[3 : 0]는 각각 -8∼7의 값이라는 정수중 어느 한 값을 갖는다.
즉, P_CLK이 입력되면 상기에서 입력된 I[3 : 0]와 Q[3 : 0]의 값을 래치(Latch)하고, 상기에서 래치된 데이터는 상기 RPROM내부 레지스터의 어드레스가 된다.
이어서, 상기 RPROM내부 레지스터에는 [수식 1] = 127-{2(OFS_I2+ OFS_Q2)-72} 절대값 상수 127{절대값 상수 2*(시간에 따라 변화되는 입력신호의 값 OFS_I[3 :0]^2 + 시간에 따라 변화되는 입력신호의 값 OFS_Q[3 : 0]^2)-절대값 상수 72}이 저장되어 있고, 여기서, OFS_I[3 :0]^2 = I[3 :0]^2 + 0.5이고, 0.11[3 : 0]^2 = Q[3 : 0]^2 + 0.5이며, I 또는 Q는 정수(예를 들면 -8∼7 범위)를 나타내는 시그널명이다.
예를 들어 I[3 : 0]가 '-5', Q[3 : 0]가 '1'이라는 값으로 입력될 때, 상기 RPROM내부의 해당 레지스터에는 상기와 같은 [수식 1]이 저장되어 있어 아래와 같은 결과의 값 127-{2*(-4.52+1.52)-72}=154이 출력되고, 계산 결과가 '0' 미만이면 '0'이상으로 포화된다.
그러나, 상기와 같은 종래 CDMA 기지국 수신신호 레벨 유지 장치는 기지국에 수신되는 수신 신호의 레벨을 유지해 주는 RPROM의 구입 비용 및 면적이 많이 필요하고, 전력 소모량이 많은 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 RPROM을 사용하는 보드에 FPGA 또는 EPLD의 구성을 갖는 로직을 제작하여 원가 및 면적을 최소화할 수 있도록 한 CDMA 기지국의 수신신호 레벨 유지 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 CDMA 기지국의 수신신호 레벨 유지 장치는, 기지국에 입력되는 신호의 레벨을 일정하게 유지해 주도록 AGC 신호를 발생하는 장치에 있어서, 미리 저장된 수식에 시간에 따라 변화되어 입력되는 값을 대입하여 계산한 후 결과값을 출력하는 제 1 부호기와; 상기 제 1 부호기와 동일한 기능을 하는 제 2 부호기와; 상기 제 1, 제 2 부호기에서 전송된 결과값을 입력받아 가산하여 전송하는 전가산기와; 상기 전가산기를 통해 전송된 결과값을 입력받아 설정값 이상일때는 전송하고, 이하일때는 설정값만큼 포화시킨 후 전송하는 포화기로 구성된 것을 특징으로 한다.
도 1 은 종래의 CDMA 기지국의 수신신호 레벨 유지 장치를 나타낸 블록도,
도 2 는 본 발명의 일 실시예에 따른 CDMA 기지국의 수신신호 레벨 유지 장 치를 나타낸 블록도,
도 3 은 본 발명의 일 실시예에 따른 CDMA 기지국의 수신신호 레벨 유지 장 치에서 제 1 부호기의 입/출력 관계를 나타낸 맵이고,
도 4 는 본 발명의 일 실시예에 따른 CDMA 기지국의 수신신호 레벨 유지 장 치에서 제 2 부호기의 입/출력 관계를 나타낸 맵이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 제 1 부호기 200 : 제 2 부호기
300 : 가산기 400 : 포화기
이하, 상술한 내용을 본 발명에 따른 실시예를 통해 상세히 설명하면 다음과 같다.
도 2 은 CDMA 기지국의 수신신호 레벨 유지 장치를 나타낸 블록도이고, 도 3 는 CDMA 기지국의 수신신호 레벨 유지 장치에서 제 1 부호기의 입/출력 관계를 나타낸 맵(MAP)이며, 제 4 도는 CDMA 기지국의 수신신호 레벨 유지 장치에서 제 2 부호기의 입/출력 관계를 나타낸 맵이다.
본 발명은 도 2 에 도시한 바와 같이, 먼저, 제 1 부호기(100)는 미리 저장되어 있는 수식에 입력값을 대입하여 계산한 후 결과값을 출력하는 역할을 하고, 제 2 부호기(200)는 상기 제 1 부호기(100)와 동일한 역할을 한다.
또한, 전가산기(300)는 상기 제 1, 제 2 부호기(100, 200)에서 전송된 결과값을 입력받아 가산한 후 전송시켜 주는 역할을 하고, 포화기(400)는 상기 전가산기(300)를 통해 전송된 결과값을 입력받아 설정값 이상일때는 전송하고, 설정값 이하일때는 설정값만큼 포화시킨 후 전송하는 역할을 한다.
이하, 상기와 같이 구성된 CDMA 기지국의 수신신호 레벨 유지 장치의 동작과정을 도 2, 도 3, 도 4에 도시한 바와 같이 상세히 설명하면 다음과 같다.
먼저, 도 2 에 도시한 바와 같이, 제 1 부호기(100)에 설정값이 입력되면, 상기 제 1 부호기(100)에는 [수식 1] 127-{2*(OFS_I[3 :0]^2 + OFS_Q[3 : 0]^2)-72}에서 127-[{2*(OFS_I[3 : 0]^2-0.5-36} + {2*(OFS_Q[3 : 0]^2)+0.5-36}]의 식으로 분배된 [수식 2] 2*(OFS_I[3 : 0]^2)-0.5-36가 저장되어 있다.
또한, 제 2 부호기(200)에도 상기 제 1 부호기와 동일하게 시간에 따라 변화되는 입력신호의 값이 입력되고, 상기 [수식 1]에서 분배된 [수식 3] 2*(OFS_Q[3 : 0]^2)+0.5-36이 저장되어 있다,
즉, 시간에 따라 변화되어 입력된 신호 I[3 : 0) 및 Q[3 : 0]는 2의 보수 형태로 최상위 비트(BIT)인 I3 및 Q3은 부호비트이며, 여기서 OFS_I[3 : 0] 및 OFS_Q[3 : 0]의 제곱을 하는데 부호(+, -) 비트는 무의미 하다.
또한, OFS_I[3 : 0] 및 OFS_Q[3 : 0]의 제곱을 하면 "자연수 + 소수" 부분으로 구성되고, 소수 부분은 항상 0.25이며 0.25를 2두배하면 0.5가 되는데, 0.5는 표현하는데 번거롭기 때문에 0.5를 제거하기 위해 상기 [수식 2], [수식 3]과 같이 감산 및 가산을 해 준다.
즉, 상기 제 1, 부호기(100) 및 제 2 보호기(200)에 3비트의 설정값이 입력되면, 도 3, 도 4에 도시한 바와 같이 상기 제 1, 제 2 부호기에서 8비트의 값이 출력되고, 가산기(300)에서 상기 제 1, 제 2 부호기(100, 200)를 통해 전송된 값을 가산하여 결과값을 전송한다.
그러면, 포화기(400)에서 절대값 상수 127을 미리 저장하고 있는 상태에서 상기 전가산기(300)를 통해 전송된 결과값을 입력받아 미리 저장되어 있는 상수의 값에서 결과값을 감산한 후 그 결과값이 정수인 '0'이상이면 전송하고, '0'이하면 '0'으로 포화시킨 후 전송한다.
이상에서 살펴본 바와 같이 본 발명 CDMA 기지국의 수신신호 레벨 유지 장치는, 기지국에 수신되는 수신신호의 레벨을 일정하게 유지하기 위한 기존의 RPROM구성을 FPGA 또는 EPLD로 구현함으로써, 보드의 공간활용 및 전력 소모를 방지할 수 있고, 비용 절감을 할 수 있다는 효과가 있다.

Claims (3)

  1. 기지국에 입력되는 신호의 레벨을 일정하게 유지해 주도록 AGC 신호를 발생하는 장치에 있어서, 미리 저장된 수식에 시간에 따라 변화되어 입력되는 값을 대입하여 계산한 후 결과값을 출력하는 제 1 부호기와; 상기 제 1 부호기와 동일한 기능을 하는 제 2 부호기와; 상기 제 1, 제 2 부호기에서 전송된 결과값을 입력받아 가산하여 전송하는 전가산기와; 상기 전가산기를 통해 전송된 결과값을 입력받아 설정값 이상일때는 전송하고, 이하일때는 설정값만큼 포화시킨 후 전송하는 포화기로 구성된 것을 특징으로 하는 CDMA 기지국의 수신신호 레벨 유지 장치.
  2. 제 1 항에 있어서, 상기 제 1 부호기는 기지국에 시간에 따라 변화되어 입력되는 신호의 값을 내부에 미리 저장하고 있는 수식 : 절대값 상수 2*(시간에 따라 변화되는 입력신호의 값 OFS_I[3 : 0]^2)- 절대값 상수 0.5- 절대값 상수 36에 대입하여 결과값을 출력하는 것을 특징으로 하는 CDMA 기지국의 수신신호 레벨 유지 장치.
  3. 제 1 항에 있어서, 상기 제 2 부호기는 기지국에 시간에 따라 변화되어 입력되는 신호의 값을 내부에 미리 저장하고 있는 수식 : 절대값 상수 2*(시간에 따라 변화되는 입력신호의 값 OFS_Q[3 : 0]^2)+ 절대값 상수 0.5- 절대값 상수 36에 대입하여 결과값을 출력하는 것을 특징으로 하는 CDMA 기지국의 수신신호 레벨 유지 장치.
KR1019980062809A 1998-12-31 1998-12-31 Cdma 기지국의 수신신호 레벨 유지 장치 KR20000046133A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062809A KR20000046133A (ko) 1998-12-31 1998-12-31 Cdma 기지국의 수신신호 레벨 유지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062809A KR20000046133A (ko) 1998-12-31 1998-12-31 Cdma 기지국의 수신신호 레벨 유지 장치

Publications (1)

Publication Number Publication Date
KR20000046133A true KR20000046133A (ko) 2000-07-25

Family

ID=19569425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062809A KR20000046133A (ko) 1998-12-31 1998-12-31 Cdma 기지국의 수신신호 레벨 유지 장치

Country Status (1)

Country Link
KR (1) KR20000046133A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641338A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor ic device
US5546079A (en) * 1991-11-19 1996-08-13 Siemens Aktiengesellschaft Output circuit arrangement integrated in an integrated electric circuit for supplying an output signal determined by user selectable parameters
KR19990014355A (ko) * 1998-10-19 1999-02-25 장병극 무선호출기의 자동이득 조절방법
KR20000013424U (ko) * 1998-12-26 2000-07-15 서평원 씨디엠에이 알에스에스아이 전력 측정 회로의 검증장치
KR20000042658A (ko) * 1998-12-26 2000-07-15 서평원 디지털 수신기의 신호레벨 보상장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641338A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor ic device
US5546079A (en) * 1991-11-19 1996-08-13 Siemens Aktiengesellschaft Output circuit arrangement integrated in an integrated electric circuit for supplying an output signal determined by user selectable parameters
KR19990014355A (ko) * 1998-10-19 1999-02-25 장병극 무선호출기의 자동이득 조절방법
KR20000013424U (ko) * 1998-12-26 2000-07-15 서평원 씨디엠에이 알에스에스아이 전력 측정 회로의 검증장치
KR20000042658A (ko) * 1998-12-26 2000-07-15 서평원 디지털 수신기의 신호레벨 보상장치

Similar Documents

Publication Publication Date Title
GB1236961A (en) Improvements in or relating to electric impulse transmitters
GB1533831A (en) Fifo replacement data storage
Chein On the derived cuboid of an Eulerian triple
KR20000046133A (ko) Cdma 기지국의 수신신호 레벨 유지 장치
KR910006838A (ko) 디지탈 가산 회로
DK60488D0 (da) Chifrerings- og dechifreringsandordning
EP0288989A3 (en) Address generating circuit
KR840001977A (ko) 벡터성분 어드레싱을 갖는 디지탈 송신기
TW373401B (en) Image signal processing circuit
JPS648717A (en) Pseudo noise series code generating circuit
KR840002780A (ko) 페이지수 리시버(Receiver)
KR940010046A (ko) 변조 회로
KR880003474A (ko) 디지탈 서보 회로
JPS5780516A (en) Function converter
JPS5766597A (en) Error correction circuit
MX9804019A (es) Reduccion de la cantidad de memoria necesaria para un modular dsp.
JPS6423625A (en) Punctured encoding circuit
JPS5492144A (en) Generator for random number
GB976204A (en) Improvements in or relating to data coding apparatus
SU447723A1 (ru) Функциональный частотный преобразователь
JPS57109068A (en) Extended-address generator
SU871092A2 (ru) Цифровой панорамный измеритель частоты
JPS55125753A (en) Phase detection circuit
JPS55121543A (en) Area decision circuit
JPS55102046A (en) Logic circuit

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application