KR20000045980A - 와이어 본딩 장치 - Google Patents

와이어 본딩 장치 Download PDF

Info

Publication number
KR20000045980A
KR20000045980A KR1019980062640A KR19980062640A KR20000045980A KR 20000045980 A KR20000045980 A KR 20000045980A KR 1019980062640 A KR1019980062640 A KR 1019980062640A KR 19980062640 A KR19980062640 A KR 19980062640A KR 20000045980 A KR20000045980 A KR 20000045980A
Authority
KR
South Korea
Prior art keywords
substrate
heat block
bonding
semiconductor chip
conductive
Prior art date
Application number
KR1019980062640A
Other languages
English (en)
Inventor
김세일
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980062640A priority Critical patent/KR20000045980A/ko
Publication of KR20000045980A publication Critical patent/KR20000045980A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/787Means for aligning
    • H01L2224/78703Mechanical holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 와이어 본딩 장치에 관한 것으로, 볼 그리드 어레이 패키지용 서브스트레이트를 지지하는 히트블럭에 서브스트레이트의 솔더볼 랜드패턴들과 각각 전기적으로 연결하는 도전성 접촉수단을 설치하여, 와이어 본딩 상태 검출 신호를 히트블럭을 통해 검출함으로써, 와이어 본딩 검출을 위해 서브스트레이트에 별도로 연결패턴 형성이 필요치 않아, 서브스트레이트의 디자인을 보다 자유롭게 할 수 있다.
또한, 서브스트레이트의 솔더볼 랜드패턴들이 히트블럭에 전기적으로 각각 연결됨으로써, 서브스트레이트의 랜드패턴들과 반도체 칩의 본딩패드들에 대한 도전성 와이어 본딩을 랜덤(random)하게 할 수 있어, 이에 대한 와이어 본딩 프로그램 작성을 보다 용이하게 할 수 있다.

Description

와이어 본딩 장치
본 발명은 와이어 본딩 장치에 관한 것으로, 더욱 상세하게는 히트블럭에 도전성 접촉수단을 설치하여 서브스트레이트의 솔더볼 랜드패턴과 전기적으로 연결할 수 있도록 한 와이어 본딩 장치에 관한 것이다.
최근, 전자·정보기기의 메모리용량이 대용량화되어 감에 따라 DRAM 및 SRAM과 같은 반도체 칩이 고집적화되면서 반도체 칩의 사이즈가 점점 커지고 있다. 그럼에도 불구하고, 전자·정보기기의 소형화, 경량화의 추세에 따라 반도체 칩을 포장하는 패키지 기술은 경박단소화 및 고신뢰성이 요구되고 있는 실정이다.
또한, 전자·정보기기의 고기능화에 따라 반도체 칩 패키지의 하이핀(high pin)화가 진행되어 왔고 기존의 QFP(quad flat package)로써는 반도체 칩 사이즈를 그대로 유지하면서 반도체 칩의 하이핀 요구를 더 이상 충족시킬 수 없는 한계에 이르렀다.
그래서, 하이핀의 요구를 충족시키고 패키지 사이즈가 작으면서 제조원가가 낮은 BGA(ball grid array) 패키지와 같은 새로운 형태의 패키지가 개발되기 시작했다.
이러한 볼 그리드 어레이 패키지는 일례로 준비된 반도체 칩을 서브스트레이트에 본딩한 다음, 서브스트레이트와 반도체 칩을 도전성 와이어로 전기적으로 연결한 후, 반도체 칩을 몰딩하고 나서, 서브스트레이트에 솔더볼들을 본딩하는 공정 등과 같은 여러 공정들을 통하여 제조된다.
이러한 여러 공정 가운데 서브스트레이트와 반도체 칩을 전기적으로 연결하는 와이어 본딩 공정을 진행하는 과정에서 반도체 칩의 본딩패드와 서브스트레이트(substrate)의 본딩패드에 대한 도전성 와이어의 전기적인 연결상태가 체크된다.
물론, 리드 프레임을 이용하여 반도체 칩 패키지를 제조할 경우, 와이어 본딩 공정진행시에도, 반도체 칩의 본딩패드들과 리드 프레임의 내부리드들에 대한 도전성 와이어의 전기적인 연결 상태가 체크된다.
이때에는 리드 프레임 자체가 금속재질인 바, 금속재질로 이루어진 히트블럭상에 위치하는 리드 프레임이 히트 블럭과 전기적으로 도통이 이루어지기 때문에, 히트블럭을 통해 도전성 와이어의 전기적인 연결 상태 체크가 용이하게 이루어진다.
하지만, 볼 그리드 어레이 패키지용 서브스트레이트를 적용하여 와이어 본딩이 이루어질 경우, 솔더볼 랜드패턴 영역을 제외한 서브스트레이트의 이면은 일반적으로 절연막으로 커버된 상태이기 때문에, 히트블럭과 서브스트레이트간의 전기적인 연결이 이루어지지 않아, 도전성 와이어의 전기적인 연결 상태를 체크하는데 어려운 문제점이 있다.
이를 극복하기 위해서 서브스트레이트내에 형성되는 그라운드·파워 패턴에 전기적으로 연결된 특정한 본딩패드와 몰드 게이트를 연결패턴으로 전기적으로 연결하고, 몰드 게이트를 서브스트레이트를 클램핑하는 클램프에 전기적으로 연결시킨 상태에서 도전성 와이어의 전기적인 연결 상태 체크가 이루질 수 있도록 하였다.
그러나, 이와 같은 조건하에서 도전성 와이어의 전기적인 연결 상태를 체크할 경우, 그라운드·파워 패턴에 연결된 특정한 본딩패드와 몰드 게이트를 연결하는 연결패턴을 서브스트레이트에 별도로 형성해야 하기 때문에, 서브스트레이트를 디자인하는데 어려운 문제점이 야기된다.
또한, 와이어 연결 상태 체크 신호 검출 조건에 따라 본딩 그라운드·파워 패턴과 전기적으로 연결된 특정한 본딩패드에 대해 우선적으로 와이어 본딩이 이루어져야 하므로, 특정한 본딩패드에 대한 와이어 본딩 프로그램을 작성하는데 어려운 문제점이 야기된다.
따라서, 본 발명의 목적은 반도체 칩의 본딩패드들과 볼 그리드 어레이 패키지용 서브스트레이트의 본딩패드들을 와이어로 본딩할 경우, 히트블럭을 통해 와이어 본딩 상태를 체크하는 신호를 검출할 수 있도록 한다.
또한, 본 발명의 또 다른 목적은 다음의 상세한 설명 및 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 본 발명의 기술에 따른 실시예에 의한 와이어 본딩 장치의 히트블럭과 클램프 및 서브스트레이트를 나타낸 사시도.
도 2는 도 1의 결합사시도.
도 3은 도 Ⅲ-Ⅲ를 나타낸 단면도.
이와 같은 목적을 달성하기 위해서 본 발명은 히트블럭의 표면에는 서브스트레이트의 이면에 형성된 솔더볼 랜드패턴들과 일대일로 전기적으로 접촉하는 도전성 접촉수단이 설치되어 반도체 칩에서 서브스트레이트를 거쳐 히트블럭으로 인가되는 와이어 본딩 상태 체크 신호를 검출할 수 있도록 한다.
이때, 도전성 접촉수단은 솔더볼 랜드패턴들과 각각 대응되는 위치에 형성되는 수납홈들에 각각 수납되는 도전성 탄성부재들, 도전성 탄성부재들을 각각 개재하여 수납홈들에 수납되어 솔더볼 랜드패턴들과 각각 접촉되는 도전성 접촉볼들, 접촉볼들을 소정 길이 관통 돌출시켜 지지하여 히트블럭의 표면에 밀착 설치되는 접촉볼 지지플레이트를 포함할 수 있다.
탄성부재는 원통형 압축 스프링일 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 기술에 따른 실시예에 의한 와이어 본딩 장치를 살펴보면 다음과 같다.
도 1을 참조하면, 와이어 본딩 장치의 로딩부로부터 가이드 레일을 따라 이송되는 서브스트레이트(10)는 와이어 본딩 영역에서 일시 정지되어 클램프(12)와 히트블럭(14) 사이에 개재된 후, (12)클램프와 히트블럭(14)에 의해 가압 고정된 다음, 캐필러리(도시되지 않음)에 의해 반도체 칩(16)과 서브스트레이트(10)에 대한 와이어 본딩이 이루어지고 나서, 가이드 레일을 따라 언로딩부(도시되지 않음)로 언로딩된다.
여기서, 본 발명에 대한 설명을 보다 용이하게 할 수 있도록 다이 본딩을 완료한 서브스트레이트를 간략하게 살펴보면 다음과 같다.
도 1 또는 도 3을 참조하면, 서브스트레이트(10)는 복수개의 층으로 이루어진 사각형상의 얇은 플레이트로, 표면의 중심부에는 사각형상의 얇은 반도체 칩(16)이 부착되어 위치한다.
반도체 칩(16)의 표면에는 가장자리를 따라 본딩패드들(18)이 소정 간격 이격되어 형성된다.
서브스트레이트(10)의 표면에는 반도체 칩(16)의 측면을 따라 본딩패드들(20)이 소정 간격 이격되어 형성된다.
반도체 칩(16)의 일측면에 대향하는 서브스트레이트(10)의 표면의 일측 가장자리 영역에는 몰드 게이트(22)가 형성되며, 반도체 칩(16)의 일측면과 몰드 게이트(22) 사이에 본딩패드들(20)이 위치한다.
몰드 게이트(22)는 표면의 일측 가장자리의 선택된 영역에 금(Au)으로 코팅되어 형성된 패턴으로, 몰딩 공정을 진행할 경우, 성형수지(도시되지 않음)가 몰드 게이트(22)를 타고 몰딩금형 내부로 흘러들어가 반도체 칩(16)의 주변을 몰딩하게 된다.
도 3에 도시된 바와 같이, 서브스트레이트(16)의 이면에는 본딩패드들(20)과 전기적으로 연결되는 솔더볼 랜드패턴들(24)이 소정 간격 이격 배열되어 형성된다.
또한, 절연막(26)이 솔더볼 랜드패턴들(24)을 포함하여 서브스트레이트(10)의 이면을 커버한다.
솔더볼 랜드패턴들(24)에 각각 대응되는 절연막(26)에는 솔더볼 랜드패턴들(24)이 절연막(26) 외부로 표출되도록 솔더볼 랜드패턴들(24)과 대응되는 관통홀들(28)이 형성된다.
또한, 도 1을 참조하면, 히트블럭(14)은 평탄한 표면을 구비한 얇은 사각형상의 플레이트로, 와이어 본딩 설비에 전기적으로 연결된다.
또한, 히트블럭(14)은 와이어 본딩 영역에 일시 정지된 서브스트레이트(10)의 이면에 대향 위치하며, 소정의 구동신호에 의해 구동되어 서브스트레이트(10)를 표면에 탑재하여 지지함과 동시에 와이어 본딩 공정에서 요구되는 필요한 열을 발산한다.
본 발명에 따르면, 히트블럭(14)의 표면의 중심부에는 서브스트레이트(10)의 솔더볼 랜드패턴들(24)과 일대일로 접촉하여 서브스트레이트(10)와 히트블럭(14)을 전기적으로 연결시키는 도전성 접촉수단(30)이 설치된다.
도전성 접촉수단(30)은 솔더볼 랜드패턴들(24)과 각각 대응되는 위치에 형성되는 수납홈들(32)에 원통형 압축 스프링과 같은 도전성 탄성부재들(34)이 각각 수납되고, 솔더볼 랜드패턴들(24)과 각각 접촉되는 구형의 도전성 접촉볼들(36)이 도전성 탄성부재들(34)을 각각 개재하여 수납홈들(32)에 각각 수납되며, 접촉볼 지지플레이트(38)는 히트블럭(14)의 표면 전체를 커버하여 히트블럭(14)의 표면에 밀착 설치되는 구조로 이루어진다.
이때, 접촉볼 지지플레이트(38)의 접촉볼들(36)과 각각 대응하는 부분에는 접촉볼들(36)의 직경보다 작은 직경을 갖는 관통공들(39)이 형성되며, 관통공들(39)을 통해 접촉볼들(36)이 솔더볼 랜드패턴들(24)과 접촉되도록 접촉볼 지지플레이트(38)의 외측으로 소정 길이 돌출된다.
클램프(12)는 히트블럭(14)과 대응되는 사각형상의 플레이트로, 반도체 칩(16) 및 서브스트레이트(10)의 본딩패드들(20)을 수용할 수 있도록 중심부에 사각형상의 개구(40)를 갖는다.
이와 같은 와이어 본딩 장치의 히트블럭의 작용을 보다 상세하게 설명하면 다음과 같다.
먼저, 로딩부로부터 가이드 레일을 따라 이송되는 다이 본딩이 완료된 서브스트레이트(10)가 와이어 본딩 영역에서 일시 정지된다.
이어서, 히트블럭(14)이 상승하여 서브스트레이트(10)의 이면을 지지한다.
이때, 서브스트레이트(10)의 본딩패드들(20)과 히트블럭(14)의 접촉볼들(36)이 접촉되어 서브스트레이트(10)와 히트블럭(14)이 전기적인 연결 상태가 된다.
히트블럭(14)이 서브스트레이트(10)의 이면을 지지한 후, 클램프(12)가 하강하여 반도체 칩(16)과 서브스트레이트(10)의 본딩패드들(20)을 개구(40)에 수용하여 서브스트레이트(10)의 표면을 가압한다.
그러면, 클램프(14)의 가압력에 의해 서브스트레이트(10)는 히트블럭(14)에 완전히 밀착 지지됨과 동시에 서브스트레이트(10)의 솔더볼 랜드패턴들(24)과 접촉볼들(36)간의 접촉력이 향상된다.
이렇게 클램프(12)와 히트블럭(14)에 의해 서브스트레이트(10)가 고정되면, 캐필러리가 클램프(12)의 개구(40)를 통해 반도체 칩(16)의 본딩패드들(18)과 서브스트레이트(10)의 본딩패드들(20)을 도전성 와이어(42)로 각각 연결한다.
이때, 와이어(42)가 세팅된 부분에 안정적으로 본딩되면, 캐필러리로부터 발생되는 와이어 본딩 상태 검출 신호가 와이어(42)를 통해 서브스트레이트(10)와 전기적으로 연결된 히트블럭(14)을 거쳐 와이어 본딩 설비의 신호 검출부(도시되지 않음)에 의해 검출된다.
만약, 와이어(42)가 세팅된 부분에 불안정하게 본딩되면, 캐필러리로부터 발생되는 와이어 본딩 상태 검출 신호가 와이어(42)를 통해 서브스트레이트(10)를 통과하지 못하므로써, 히트블럭(14)을 통해 검출되지 않아, 와이어 본딩 불량에 대한 알람신호가 발생된다.
이렇게 와이어 본딩이 완료된 후, 서브스트레이트(10)는 가이드 레일을 따라 언로딩부로 언로딩된다.
이와 같이, 종래에는 서브스트레이트와 히트블럭이 전기적으로 연결이 되지 않아, 서브스트레이트의 그라운드·파워 패턴을 몰드 게이트에 전기적으로 연결하는 연결패턴을 서브스트레이트에 별도로 형성하고, 몰드 게이트에 콘택바를 접속시켜 클램프에 연결하여 와이어 본딩 상태 검출 신호를 검출하는 경로를 만들었지만, 본 발명에서는 서브스트레이트(10)와 히트블럭(14)을 전기적으로 연결함으로써, 서브스트레이트(10)에 별도로 형성되는 연결패턴을 제거할 수 있어, 서브스트레이트(10)의 디자인을 보다 원활히 할 수 있다.
또한, 종래에는 그라운드·파워 패턴과 연결된 특정한 본딩패드에 대해 와이어 본딩이 우선적으로 이루어지며, 이러한 본딩 조건에 따라 본딩 프로그램 작성이 이루어졌지만, 본 발명에서는 서브스트레이트(10)의 솔더볼 랜드패턴들(24)이 각각 히트블럭(14)에 전기적으로 연결된 상태이므로, 서브스트레이트(10)의 본딩패드들(20)과 반도체 칩(16)의 본딩패드들(18)에 대한 와이어 본딩이 랜덤하게 이루어질 수 있어, 본딩 프로그램 작성을 보다 용이하게 할 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 볼 그리드 어레이 패키지용 서브스트레이트를 지지하는 히트블럭에 서브스트레이트의 솔더볼 랜드패턴들과 각각 전기적으로 연결하는 도전성 접촉수단을 설치하여 와이어 본딩 검출 신호를 히트블럭을 통해 검출함으로써, 와이어 본딩 검출을 위해 서브스트레이트에 별도로 연결패턴 형성이 필요치 않아, 서브스트레이트의 디자인을 보다 자유롭게 할 수 있는 효과가 있다.
또한, 서브스트레이트의 솔더볼 랜드패턴들이 히트블럭에 전기적으로 각각 연결됨으로써, 서브스트레이트의 본딩패드들과 반도체 칩의 본딩패드들을 도전성 와이어로 랜덤(random)하게 본딩할 수 있어, 와이어 본딩 프로그램 작성을 용이하게 할 수 있는 효과가 있다.

Claims (3)

  1. 표면에 반도체 칩이 부착된 서브스트레이트를 히트블럭으로 지지하고, 클램프로 상기 서브스트레이트를 가압 고정한 상태에서 상기 반도체 칩의 본딩패드들과 상기 서브스트레이트의 본딩패드들을 도전성 와이어들로 전기적으로 각각 연결함과 동시에 와이어 본딩 상태 검출 신호를 인가받아 상기 와이어의 본딩 상태를 체크하는 와이어 본딩 장치에 있어서,
    상기 히트블럭의 표면에는 상기 서브스트레이트의 이면에 형성된 솔더볼 랜드패턴들과 일대일로 대응하여 전기적으로 접촉하는 도전성 접촉수단이 설치되어, 상기 반도체 칩에서 상기 서브스트레이트를 거쳐 상기 히트블럭로 인가되는 와이어 본딩 상태 체크 신호를 검출하는 것을 특징으로 하는 와이어 본딩 장치.
  2. 제 1 항에 있어서, 상기 도전성 접촉수단은 상기 솔더볼 랜드패턴들과 각각 대응되는 위치에 형성되는 수납홈들에 각각 수납되는 도전성 탄성부재들;
    상기 도전성 탄성부재들을 각각 개재하여 상기 수납홈들에 각각 수납되어 상기 솔더볼 랜드패턴들과 각각 접촉되는 도전성 접촉볼들;
    상기 접촉볼들을 소정 길이 관통 돌출시켜 지지하여 상기 히트블럭의 표면에 밀착 설치되는 접촉볼 지지플레이트를 포함하는 것을 특징으로 하는 와이어 본딩 장치.
  3. 제 2 항에 있어서, 상기 탄성부재는 원통형 압축 스프링인 것을 특징으로 하는 와이어 본딩 장치.
KR1019980062640A 1998-12-31 1998-12-31 와이어 본딩 장치 KR20000045980A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062640A KR20000045980A (ko) 1998-12-31 1998-12-31 와이어 본딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062640A KR20000045980A (ko) 1998-12-31 1998-12-31 와이어 본딩 장치

Publications (1)

Publication Number Publication Date
KR20000045980A true KR20000045980A (ko) 2000-07-25

Family

ID=19569272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062640A KR20000045980A (ko) 1998-12-31 1998-12-31 와이어 본딩 장치

Country Status (1)

Country Link
KR (1) KR20000045980A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078900A1 (en) * 2006-12-27 2008-07-03 Lg Innotek Co., Ltd Semiconductor light emitting device package
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078900A1 (en) * 2006-12-27 2008-07-03 Lg Innotek Co., Ltd Semiconductor light emitting device package
KR100851183B1 (ko) * 2006-12-27 2008-08-08 엘지이노텍 주식회사 반도체 발광소자 패키지
US8158996B2 (en) 2006-12-27 2012-04-17 Lg Innotek Co., Ltd. Semiconductor light emitting device package
US9166115B2 (en) 2006-12-27 2015-10-20 Lg Innotek Co., Ltd. Semiconductor light emitting device package
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package

Similar Documents

Publication Publication Date Title
US6674175B2 (en) Ball grid array chip packages having improved testing and stacking characteristics
US5334857A (en) Semiconductor device with test-only contacts and method for making the same
US6995026B2 (en) Methods for coupling a flowable conductive material to microelectronic substrates
US5824569A (en) Semiconductor device having ball-bonded pads
US5969426A (en) Substrateless resin encapsulated semiconductor device
US6062873A (en) Socket for chip package test
EP0329317A2 (en) Semiconductor device having an insulating sheet
US5523586A (en) Burn-in socket used in a burn-in test for semiconductor chips
JPH07221146A (ja) 半導体デバイス用非破壊相互接続システム
US5893508A (en) Circuit board having a terminal for detecting disconnection of a bonding wire and a wire bonding apparatus using such a board
US5568057A (en) Method for performing a burn-in test
US6903464B2 (en) Semiconductor die package
US5808877A (en) Multichip package having exposed common pads
US6495400B1 (en) Method of forming low profile semiconductor package
KR20000045980A (ko) 와이어 본딩 장치
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
US6632996B2 (en) Micro-ball grid array package tape including tap for testing
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
KR0161621B1 (ko) 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
KR100519969B1 (ko) 다이/와이어 본딩 장치
KR20010055261A (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
JP3024046B2 (ja) 半導体パッケージ
KR19990005522A (ko) 돌기가 형성된 몰딩 금형을 이용한 칩 사이즈 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid